KR100596781B1 - 온 다이 터미네이션의 종단 전압 조절 장치 - Google Patents

온 다이 터미네이션의 종단 전압 조절 장치 Download PDF

Info

Publication number
KR100596781B1
KR100596781B1 KR1020040029606A KR20040029606A KR100596781B1 KR 100596781 B1 KR100596781 B1 KR 100596781B1 KR 1020040029606 A KR1020040029606 A KR 1020040029606A KR 20040029606 A KR20040029606 A KR 20040029606A KR 100596781 B1 KR100596781 B1 KR 100596781B1
Authority
KR
South Korea
Prior art keywords
voltage
termination
signal
odt
counter
Prior art date
Application number
KR1020040029606A
Other languages
English (en)
Other versions
KR20050104236A (ko
Inventor
신보현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040029606A priority Critical patent/KR100596781B1/ko
Priority to US10/999,500 priority patent/US7170313B2/en
Publication of KR20050104236A publication Critical patent/KR20050104236A/ko
Application granted granted Critical
Publication of KR100596781B1 publication Critical patent/KR100596781B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명에 따른 DLL 소자를 갖는 반도체 메모리 장치용 온 다이 터미네이션의 종단 전압 조절 장치는 DLL Reset EMRS 인가시 ODT 동작을 위한 ODT 인에이블 신호를 출력하는 ODT 인에이블 신호 발생부(도 2)와, 복수개의 카운터 신호를 출력하는 카운터 회로(도 3)와, 상기 카운터 회로로부터 출력되는 상기 복수개의 카운터 회로에 의하여 제어되는 가변 저항부(1, 2, 3, 4, 5)를 구비하며, 상기 가변 저항부의 저항값에 따라 가변 가능한 종단 전압을 출력하는 ODT 장치(도 4)와, 기준전압과 상기 종단전압을 비교하고, 그 비교 결과에 따라 상기 카운터 회로를 제어하기 위한 제어 신호를 출력하는 제 1 제어부(도 5)를 구비한다.

Description

온 다이 터미네이션의 종단 전압 조절 장치{Device for Calibrating the termination voltage of a on die termination}
도 1은 ODT 장치의 개념을 나타내는 일반적인 회로이다.
도 2는 본 발명에 따른 제어 신호 발생기의 일예이다
도 3은 ODT 장치의 저항의 턴온/오프를 제어하는 카운터 회로도이다.
도 4는 종단전압의 발생을 설명하기 위한 ODT 장치를 도시한다.
도 5는 종단 전압을 조절하기 위한 제어 신호를 발생하는 회로도이다.
도 6은 도 5의 회로 동작을 제어하는 회로도이다.
도 7은 지금까지 설명한 본 발명의 신호 타이밍도이다.
본 발명은 온 다이 터미네이션의 종단 전압 조절 장치에 관한 것이다.
일반적으로, 소정의 임프던스를 갖는 버스 라인을 통하여 전달되는 펄스 또는 신호(이하, 신호)가 임피던스가 다른 버스 라인을 만나는 경우, 신호의 일부는 반사하게 된다. 온 다이 터미네이션(이하, ODT)은 이와같은 신호의 반사를 감소시키기 위한 장치를 의미한다.
주지된 바와같이, 메모리 장치와 같은 반도체 장치는 외부 시스템과 데이타 등을 수수한다. 그런데, 반도체 장치와 시스템사이를 연결하는 버스 라인의 임피던스와 상기 버스 라인과 직접 연결된 반도체 장치내의 신호 라인의 임피던스가 서로 다른 경우, 데이타의 반사가 초래될 수 있다. 최근의 고속 반도체 장치에는 이러한 데이타 반사를 방지하기 위하여 임피던스를 매칭시키는 장치가 제공되는 것이 일반적이다. 임피던스 매칭을 위하여 제공되는 회로가 ODT 장치이다.
최근들어, 고속 동작하는 DDR2 SDRAM 에는 신호의 반사를 차단하기 위하여 ODT 장치가 제공되고 있다.
동작에 있어서, 메모리 콘트롤러로부터 ODT 핀으로 소정의 제어신호가 인가되면 반도체 장치내의 전압 분배기에 의하여 약 VDDQ/2 인 종단 전압(Vtt)가 반도체 장치의 내부로 드라이브된다. 이 때, EMRS 에 의하여 선택되는 ODT 저항은 70ohm 또는 150ohm 이다. 이는 반도체 장치에 따라 차이가 있을 수 있다.
도 1은 ODT 장치의 개념을 나타내는 일반적인 회로이다.
도 1에서, 라인(ZQ)의 종단 전압(Vtt)은 VDDQ/2 가 되는 것이 바람직하므로, 전압 분배기(10, 11)에서 사용되는 각 저항값(R1, R2)이 일치하여야 종단전압(Vtt)은 정확히 VDDQ/2 가 될 것이다.
이 때문에, 종단 전압을 제어하기 위한 다양한 회로들이 제공되고 있다.
본 발명은 전술한 문제점을 해결하기 위하여 제안된 것으로, 종단 전압을 정확히 조절할 수 있는 회로를 제공한다.
본 발명은 ODT 동작에 의한 종단 전압 형성시, ODT 임피던스를 조절하여 조종단 전압을 조절하는 회로를 제안한다.
본 발명에 따른 DLL 소자를 갖는 반도체 메모리 장치용 온 다이 터미네이션의 종단 전압 조절 장치는
DLL Reset EMRS 인가시 ODT 동작을 위한 ODT 인에이블 신호를 출력하는 ODT 인에이블 신호 발생부(도 2)와,
복수개의 카운터 신호를 출력하는 카운터 회로(도 3)와,
상기 카운터 회로로부터 출력되는 상기 복수개의 카운터 회로에 의하여 제어되는 가변 저항부(1, 2, 3, 4, 5)를 구비하며, 상기 가변 저항부의 저항값에 따라 가변 가능한 종단 전압을 출력하는 ODT 장치(도 4)와,
기준전압과 상기 종단전압을 비교하고, 그 비교 결과에 따라 상기 카운터 회로를 제어하기 위한 제어 신호를 출력하는 제 1 제어부(도 5)를 구비한다.
본 발명에서, 상기 반도체 장치에 전윈이 인가되는 경우 상기 카운터 회로로부터 출력되는 상기 복수개의 카운터 신호는 초기에 세팅된 초기값을 출력하며,
상기 제 1 제어부에서 비교되는 상기 종단전압이 상기 기준전압보다 높은 경우, 상기 제 1 제어부에 의하여 제어되는 상기 카운터 회로는 상기 종단전압이 낮아지도록 상기 가변 저항부의 저항값을 재조절하며,
상기 제 1 제어부에서 비교되는 상기 종단전압이 상기 기준전압보다 낮은 경우, 상기 제 1 제어부에 의하여 제어되는 상기 카운터 회로는 상기 종단전압이 높 아지도록 상기 가변 저항부의 저항값을 재조절한다.
본 발명에 있어서,
상기 제 1 제어부(도 5)의 동작을 제어하는 제 2 제어부(도 6)를 더 구비하며,
상기 제 2 제어부는 상기 종단전압이 상기 기준전압보다 높은 상태에 있다가 처음으로 낮아지는 시점, 또는 상기 종단전압이 기준전압보다 낮은 상태에 있다가 처음으로 높아지는 시점을 검출하는 검출 신호를 출력하며,
상기 제 2 제어부의 검출신호가 인에이블되는 경우, 상기 제 1 제어부에 의하여 제어되는 상기 카운터 회로의 카운터 신호는 직전 카운터 신호를 유지하여 상기 종단 전압을 고정시키는 것을 특징으로 하는 온 다이 터미네이션의 종단 전압 조절 장치.
(실시예)
이하, 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명하기로 한다.
도 2는 본 발명에 따른 제어 신호 발생기의 일예이다
도 2에서, RST 는 초기에 반도체 장치에 파워가 인가되는 경우에 하이 레벨로 인에이블되는 신호이다. DLL_RST는 DLL Reset EMRS 인가시에 인에이블되는 신호이다. MRS 는 DLL Reset EMRS 이후에 인가되는 MRS 신호로서, 활성화된 ODT 신호를 디스에이블시키는 신호이다. ODT 는 외부에서 인가되는 신호로서, 내부 동작에 의한 ODT 수행 후 인가되는 신호이다.
동작에 있어서, DDR2 SDRAM 동작중 DLL RESET을 위한 EMRS가 인가되는 데, 이 신호를 수신하여 내부적으로 ODT 인에이블 신호인 ODT_EN 신호를 발생시키고, 이후에 인가되는 MRS 신호로 내부적으로 발생된 ODT_EN 신호를 디스에이블시킨다.
도 3은 ODT 장치의 저항의 턴온/오프를 제어하는 카운터 회로도이다.
도 3에서 카운터부(31, 32, 33)의 회로 구성은 카운터부(300)와 동일하며, 카운터부(34, 35)의 회로 구성은 카운터부(310)와 동일하다.
카운터부(31~35)의 출력신호(A~E)는 도 4의 트랜지스터를 제어하여 종단전압(Vtt)을 조절한다.
도 4는 종단전압의 발생을 설명하기 위한 ODT 장치를 도시한다.
도 4에서, 선택적으로 턴온되는 PMOS 트랜지스터들에 의하여 종단전압(Vtt)을 조절할 수 있음을 알 수 있다.
도 5는 종단 전압을 조절하기 위한 제어 신호를 발생하는 회로도이다. 즉, 도 5의 회로의 출력신호는 도 3의 회로에 인가되어 도 3 의 회로 동작을 제어한다. 도 3의 회로 동작이 제어되는 결과, 도 4의 종단 전압을 조절할 수 있다.
도 6은 도 5의 회로 동작을 제어하는 회로도이다.
도시된 바와같이, 도 6 의 출력신호(COM_EN)이 하이 레벨이 되면, 도 5의 출력신호(INCD, DECD)는 로우 레벨로 디스에이블된다.
이하, 도 2내지 6과 관련하여 본 발명 장치의 동작을 설명한다.
예를들어, 도 3에서 초기에 세팅된 카운터부(31~33)의 출력신호(A~C)가 모두 하이 레벨이고, 카운터부(34~35)의 출력신호(D~E)가 모두 로우 레벨이이면, 도 4의 저항(1, 2, 3, 6)은 전압(VDDQ)과 연결되고, 저항(4, 5)는 전압(VDDQ)과 연결되지 않는다. 따라서, 도 3의 출력신호의 논리 레벨을 조절하여 도 4의 종단전압을 조절할 수 있다.
도 5에 도시된 기준전압(VREF)은 외부의 메모리 콘트롤러로부터 인가되는 전압으로, 전압 레벨은 VDDQ/2이다. 기준전압(VREF)은 ODT_EN 신호에 의하여 초기에 세팅된 종단전압(Vtt)과 비교된다.
먼저, 종단전압(Vtt)이 기준전압(VREF)보다 높은 경우, 도 5의 비교기의 출력신호(Compare)는 하이 레벨이고 되고, 이 때 반도체 장치 내부에서 발생되는 내부 클락(INT_CLK)신호에 의하여 증가신호(INCD)가 매 클락마다 발생한다.
다음, 종단전압(Vtt)이 기준전압(VREF)보다 낮은 경우, 도 5의 비교기의 출력신호(Compare)는 로우 레벨이고 되고, 이 때 반도체 장치 내부에서 발생되는 내부 클락(INT_CLK)신호에 의하여 감소신호(DECD)가 매 클락마다 발생한다.
예컨대, 종단전압(Vtt)이 기준전압(VREF)보다 높은 경우, 매 클락마다 발생하는 증가신호(INCD)에 의하여 도 3 의 회로가 제어된다(참고로, 이 경우, 도 5의 INC는 하이 레벨이다.). 즉, 초기에 로우 레벨로 세팅되어 있던 카운터부(34)의 출력신호(D)가 하이 레벨이 된다. 따라서, 도 4의 저항(4)와 연결된 PMOS 트랜지스터가 턴온된다. 그 결과, 종단전압(Vtt)의 전압 레벨은 다운된다. 이 때, 낮아진 전압 레벨을 갖는 종단전압(Vtt)은 도 5의 비교기에서 다시 비교된다. 만약, 종단전압(Vtt)이 기준전압(VREF)보다 높으면, 비교기의 출력신호(Compare)는 하이 레벨이다. 이 때, 내부 클락(INT_CLK) 신호에 의하여 발생되는 증가신호(INCD)에 의하여 도 3의 카운터부(35)의 출력신호는 최초 세팅된 로우 레벨에서 하이 레벨로 변한다(참고로, 이 경우, 도 5의 INC는 하이 레벨이다). 그 결과, 도 4의 저항(5)과 연결된 PMOS 트랜지스터가 턴온된다. 따라서, 종단전압(Vtt)의 전압 레벨은 또 다시 다운된다. 다운된 종단전압(Vtt)은 도 5의 비교기에서 기준전압(VREF)과 다시 비교된다. 만약, 종단전압(Vtt)이 기준전압(VREF)보다 낮으면, 비교기의 출력신호(Compare)는 로우 레벨이다. 그 결과, 도 5의 DEC는 하이 레벨이 된다. 도 6의 INC_DEC 는 도 5의 INC 인에이블된 후, DEC가 인에이블되는 경우, 또는 DEC가 인에이블된 후, INC가 인에이블되는 경우에만 하이 레벨로 인에이블되는 신호이다. 즉, 도 6의 INC_DEC는 종단전압(Vtt)이 기준전압(VREF)보다 높은 상태에 있다가 처음으로 낮아지는 시점, 또는 종단전압(Vtt)이 기준전압(VREF)보다 낮은 상태에 있다가 처음으로 높아지는 시점을 검출하여 인에이블되는 신호이다. 따라서, 도 6의 INC_DEC의 논리 레벨이 하이 레벨로 되는 경우, 도 6의 출력신호(COM_EN)은 로우 레벨이 된다. 그 결과, 도 5의 출력신호(INCD, DECD)는 모두 하이 레벨이 된다. 따라서, 도 3의 카운터 회로의 출력신호는 직전의 논리 레벨을 그대로 유지한다.
도 7은 지금까지 설명한 본 발명의 신호 타이밍도이다.
도 7에서, INC_SHIFT는 INC 신호에 동기되어 발생되는 논리 레벨 신호이고, INC_DEC는 DEC 신호와 INC_SHIFT 신호의 앤드 연산에 의하여 발생된 신호를 나타낸다.
이상에서 알 수 있는 바와같이, 본 발명은 메모리 콘트롤러에서 ODT 신호가 인가되기 전에 DLL RESET EMRS 신호에 의하여 미리 최적화된 종단전압을 설정할 수 있으므로 저항값의 미스매치로 인한 종단전압의 전압 레벨의 변동을 방지할 수 있다.

Claims (3)

  1. DLL 소자를 갖는 반도체 메모리 장치용 온 다이 터미네이션의 종단 전압 조절 장치에 있어서,
    DLL Reset EMRS 인가시 ODT 동작을 위한 ODT 인에이블 신호를 출력하는 ODT 인에이블 신호 발생부와,
    복수개의 카운터 신호를 출력하는 카운터 회로와,
    상기 카운터 회로로부터 출력되는 상기 복수개의 카운터 신호에 의하여 제어되는 가변 저항부를 구비하며, 상기 가변 저항부의 저항값에 따라 가변 가능한 종단 전압을 출력하는 ODT 장치와,
    기준전압과 상기 종단전압을 비교하고, 그 비교 결과에 따라 상기 카운터 회로를 제어하기 위한 제어 신호를 출력하는 제 1 제어부를 구비하며,
    상기 반도체 장치에 전윈이 인가되는 경우 상기 카운터 회로로부터 출력되는 상기 복수개의 카운터 신호는 초기에 세팅된 초기값을 출력하며,
    상기 제 1 제어부에서 비교되는 상기 종단전압이 상기 기준전압보다 높은 경우, 상기 제 1 제어부에 의하여 제어되는 상기 카운터 회로는 상기 종단전압이 낮아지도록 상기 가변 저항부의 저항값을 재조절하며,
    상기 제 1 제어부에서 비교되는 상기 종단전압이 상기 기준전압보다 낮은 경우, 상기 제 1 제어부에 의하여 제어되는 상기 카운터 회로는 상기 종단전압이 높아지도록 상기 가변 저항부의 저항값을 재조절하는 것을 특징으로 하는 온 다이 터미네이션의 종단 전압 조절 장치.
  2. 제 1 항에 있어서,
    상기 종단전압이 상기 기준전압보다 높은 상태에 있다가 처음으로 낮아지는 시점 또는 상기 종단전압이 기준전압보다 낮은 상태에 있다가 처음으로 높아지는 시점을 검출하여 인에이블되는 신호가 입력되어 래치됨으로써 검출신호를 출력하는 제 2 제어부를 더 구비하며,
    상기 검출신호에 의하여 상기 제 1 제어부의 상기 기준전압과 상기 종단 전압의 비교가 제어되고, 상기 검출신호의 인에이블에 대응한 상기 제 1 제어부의 동작으로 상기 카운터 회로의 카운터 신호는 직전 카운터 신호를 유지하여 상기 종단 전압을 고정시키는 것을 특징으로 하는 온 다이 터미네이션의 종단 전압 조절 장치.
  3. 제 1 항에 있어서,
    상기 ODT 인에이블 신호 발생부는 상기 ODT 인에이블 신호를 디스에이블시키는 MRS 신호를 수신하는 것을 특징으로 하는 온 다이 터미네이션의 종단 전압 조절 장치.
KR1020040029606A 2004-04-28 2004-04-28 온 다이 터미네이션의 종단 전압 조절 장치 KR100596781B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040029606A KR100596781B1 (ko) 2004-04-28 2004-04-28 온 다이 터미네이션의 종단 전압 조절 장치
US10/999,500 US7170313B2 (en) 2004-04-28 2004-11-30 Apparatus for calibrating termination voltage of on-die termination

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040029606A KR100596781B1 (ko) 2004-04-28 2004-04-28 온 다이 터미네이션의 종단 전압 조절 장치

Publications (2)

Publication Number Publication Date
KR20050104236A KR20050104236A (ko) 2005-11-02
KR100596781B1 true KR100596781B1 (ko) 2006-07-04

Family

ID=35186441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040029606A KR100596781B1 (ko) 2004-04-28 2004-04-28 온 다이 터미네이션의 종단 전압 조절 장치

Country Status (2)

Country Link
US (1) US7170313B2 (ko)
KR (1) KR100596781B1 (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7574634B2 (en) * 2004-06-21 2009-08-11 Micron Technology, Inc. Real time testing using on die termination (ODT) circuit
JP4159553B2 (ja) 2005-01-19 2008-10-01 エルピーダメモリ株式会社 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法
US7560956B2 (en) * 2005-08-03 2009-07-14 Micron Technology, Inc. Method and apparatus for selecting an operating mode based on a determination of the availability of internal clock signals
US7429871B2 (en) * 2005-09-29 2008-09-30 Hynix Semiconductor Inc. Device for controlling on die termination
JP4524662B2 (ja) * 2005-10-21 2010-08-18 エルピーダメモリ株式会社 半導体メモリチップ
TWI323467B (en) * 2005-12-27 2010-04-11 Hynix Semiconductor Inc On-die termination circuit for semiconductor memory apparatus
KR100681881B1 (ko) 2006-04-06 2007-02-15 주식회사 하이닉스반도체 반도체 메모리의 온 다이 터미네이션 장치 및 방법
US7268712B1 (en) * 2006-04-18 2007-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for calibrating on-die components
KR100734320B1 (ko) 2006-06-16 2007-07-02 삼성전자주식회사 신호 라인을 공유하는 메모리 장치들의 온-다이 터미네이션제어 방법
KR100829453B1 (ko) * 2006-08-11 2008-05-15 주식회사 하이닉스반도체 Ｄｌｌ 회로의 기준 클럭 생성 장치 및 방법
KR100810073B1 (ko) * 2006-09-29 2008-03-05 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
KR100807116B1 (ko) * 2006-10-31 2008-02-26 주식회사 하이닉스반도체 지연 고정 루프
KR100780646B1 (ko) * 2006-10-31 2007-11-30 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이를 포함하는 반도체장치.
KR100866928B1 (ko) * 2006-10-31 2008-11-04 주식회사 하이닉스반도체 적은 전류를 소모하는 온 다이 터미네이션 장치.
US7755403B2 (en) * 2006-11-14 2010-07-13 Hynix Semiconductor Inc. Apparatus and method of setting operation mode in DLL circuit
KR100837810B1 (ko) * 2006-11-14 2008-06-13 주식회사 하이닉스반도체 Ｄｌｌ 회로 및 그 제어 방법
KR100906998B1 (ko) * 2006-12-07 2009-07-08 주식회사 하이닉스반도체 Ｄｌｌ 회로의 동작 주파수 제어 장치 및 방법
KR100857429B1 (ko) * 2006-12-18 2008-09-09 주식회사 하이닉스반도체 반도체 메모리 장치의 지연 고정 루프 회로
KR100834401B1 (ko) * 2007-01-08 2008-06-04 주식회사 하이닉스반도체 반도체 메모리 소자와 그의 구동 방법
KR100837822B1 (ko) * 2007-01-10 2008-06-16 주식회사 하이닉스반도체 Ｄｌｌ 회로 및 그 제어 방법
KR100857854B1 (ko) * 2007-01-10 2008-09-10 주식회사 하이닉스반도체 효과적으로 온다이 터미네이션 동작 타이밍 조절이 가능한반도체 메모리 장치
KR100909251B1 (ko) * 2007-01-31 2009-07-23 주식회사 하이닉스반도체 아날로그-디지털 변환기 및 이를 포함하는 온도정보출력장치
KR100853466B1 (ko) * 2007-03-02 2008-08-21 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이의 캘리브래이션 동작을빠르게 하기 위한 방법
KR100821585B1 (ko) * 2007-03-12 2008-04-15 주식회사 하이닉스반도체 반도체 메모리 장치의 온 다이 터미네이션 회로
KR100897253B1 (ko) * 2007-04-11 2009-05-14 주식회사 하이닉스반도체 반도체 집적 회로 및 그의 제어 방법
KR100884603B1 (ko) * 2007-05-09 2009-02-19 주식회사 하이닉스반도체 반도체소자의 버퍼장치
KR100875673B1 (ko) * 2007-05-14 2008-12-24 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이의 캘리브래이션 방법
US7602224B2 (en) * 2007-05-16 2009-10-13 Hynix Semiconductor, Inc. Semiconductor device having delay locked loop and method for driving the same
KR100902104B1 (ko) * 2007-06-08 2009-06-09 주식회사 하이닉스반도체 반도체 메모리장치
US20080315927A1 (en) * 2007-06-11 2008-12-25 Hynix Semiconductor Inc. Frequency adjusting apparatus and dll circuit including the same
KR100845807B1 (ko) * 2007-06-13 2008-07-14 주식회사 하이닉스반도체 온 다이 터미네이션 제어신호 생성회로
KR100879782B1 (ko) * 2007-06-26 2009-01-22 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
KR100879783B1 (ko) * 2007-06-26 2009-01-22 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
KR100907002B1 (ko) * 2007-07-12 2009-07-08 주식회사 하이닉스반도체 지연 동기 루프 및 그의 제어 방법
KR100884591B1 (ko) * 2007-07-20 2009-02-19 주식회사 하이닉스반도체 온 다이 터미네이션 회로
KR100886644B1 (ko) * 2007-08-29 2009-03-04 주식회사 하이닉스반도체 온 다이 터미네이션 장치의 캘리브래이션 회로
KR100845811B1 (ko) 2007-09-05 2008-07-14 주식회사 하이닉스반도체 디지털/아날로그 변환회로 및 이를 이용한 온 다이터미네이션 조정 장치
US20090080266A1 (en) * 2007-09-25 2009-03-26 Zumkehr John F Double data rate (ddr) low power idle mode through reference offset
KR20090045773A (ko) * 2007-11-02 2009-05-08 주식회사 하이닉스반도체 고속으로 동작하는 반도체 장치의 지연 고정 회로
KR100892687B1 (ko) * 2007-11-09 2009-04-15 주식회사 하이닉스반도체 반도체 집적회로의 온 다이 터미네이션 보정 장치 및 방법
KR20090121470A (ko) 2008-05-22 2009-11-26 주식회사 하이닉스반도체 임피던스 교정 회로를 포함하는 반도체 메모리 장치
KR20100003065A (ko) * 2008-06-30 2010-01-07 주식회사 하이닉스반도체 아날로그-디지털 변환기 및 이를 포함하는 온도정보출력장치
KR101053530B1 (ko) * 2009-07-31 2011-08-03 주식회사 하이닉스반도체 반도체 메모리 장치의 온도 측정 범위 보정 회로
KR101027689B1 (ko) * 2009-09-30 2011-04-12 주식회사 하이닉스반도체 데이터 드라이빙 임피던스 자동 조정 회로 및 이를 이용한 반도체 집적회로
US8451021B1 (en) 2012-05-10 2013-05-28 International Business Machines Corporation Calibrating on-chip resistors via a daisy chain scheme
CN105575419B (zh) * 2015-12-17 2018-04-27 上海斐讯数据通信技术有限公司 同步动态随机存储器
DE102016200245B3 (de) * 2016-01-12 2016-09-29 Siemens Aktiengesellschaft Verfahren zur Einstellung der Pull-Widerstände eines elektronischen Bausteins
US10630289B1 (en) * 2019-03-01 2020-04-21 Realtek Semiconductor Corp. On-die-termination circuit and control method for of the same
KR20220005813A (ko) 2020-07-07 2022-01-14 삼성전자주식회사 캘리브레이션 제어 회로 및 이를 포함하는 메모리 장치
CN115599196A (zh) * 2021-07-09 2023-01-13 长鑫存储技术有限公司（Cn） 使能控制电路以及半导体存储器
KR102347253B1 (ko) * 2021-07-21 2022-01-04 (주) 제이엠반도체 복수의 종단 전압과 이종 종단 저항을 구비한 반도체 메모리 모듈

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5666078A (en) * 1996-02-07 1997-09-09 International Business Machines Corporation Programmable impedance output driver
JP3515025B2 (ja) * 1999-09-22 2004-04-05 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20050242832A1 (en) 2005-11-03
US7170313B2 (en) 2007-01-30
KR20050104236A (ko) 2005-11-02

Similar Documents

Publication Publication Date Title
KR100596781B1 (ko) 온 다이 터미네이션의 종단 전압 조절 장치
KR100532972B1 (ko) 온 다이 터미네이션 임피던스 조절 장치
KR101024244B1 (ko) 임피던스 조절 장치
KR100744039B1 (ko) 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
US7773440B2 (en) ZQ calibration controller and method for ZQ calibration
KR100660907B1 (ko) 스탠바이 전류를 감소시키는 내부 기준전압 발생회로 및이를 구비하는 반도체 메모리장치
US20070263459A1 (en) Method and apparatus for output driver calibration
US6885959B2 (en) Circuit and method for calibrating DRAM pullup Ron to pulldown Ron
KR101145333B1 (ko) 임피던스 조절 장치
US7576560B2 (en) Apparatus for measuring on-die termination (ODT) resistance and semiconductor memory device having the same
US8278973B2 (en) Impedance control circuit and semiconductor device including the same
KR20100131746A (ko) 터미네이션 회로 및 이를 포함하는 임피던스 매칭 장치
US20080100333A1 (en) Impedance matching circuit of semiconductor memory device
US20020050847A1 (en) Semiconductor device with dummy interface circuit
KR100933676B1 (ko) 캘리브래이션 회로, 이를 포함하는 반도체 메모리장치, 및캘리브래이션 회로의 동작 방법
US8441283B2 (en) Integrated circuit
KR20100077556A (ko) 반도체 메모리 장치
CN111406285B (zh) 用于在存储器件中产生交错延迟的系统和方法
KR100976414B1 (ko) 캘리브래이션 회로, 온 다이 터미네이션 장치 및 반도체 메모리 장치
KR100893579B1 (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로 및캘리브래이션 방법
KR20090022043A (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로
KR20120099908A (ko) 임피던스 조절회로
KR100498437B1 (ko) 종단회로를구비하는반도체장치및스윙전압매칭방법
KR20190029205A (ko) 임피던스 조절 회로 및 이를 포함하는 집적 회로
KR20080076194A (ko) 셀프 캘리브레이션 동작 테스트 방법 및 테스트회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130523

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 9

FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160520

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180521

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 14