KR20190029205A

KR20190029205A - 임피던스 조절 회로 및 이를 포함하는 집적 회로

Info

Publication number: KR20190029205A
Application number: KR1020170116487A
Authority: KR
Inventors: 채주형; 정덕균; 김수환
Original assignee: 에스케이하이닉스 주식회사; 서울대학교산학협력단
Priority date: 2017-09-12
Filing date: 2017-09-12
Publication date: 2019-03-20
Also published as: KR102310508B1; US10693436B2; US20190081609A1

Abstract

임피던스 조절 회로는, 외부 저항이 연결되는 제1노드; 제1임피던스 코드에 의해 결정되는 임피던스 값을 가지고, 제1전압단과 제2노드 사이에 연결되는 제1임피던스부; 클럭에 응답해 상기 제1노드와 상기 제2노드를 전기적으로 연결하기 위한 제1스위칭부; 상기 제1노드의 평균 전압을 생성하기 위한 제1전압 평균부; 상기 제1노드의 평균 전압과 제1기준 전압을 비교하는 제1비교기; 및 상기 제1비교기의 비교 결과에 응답해 상기 제1임피던스 코드를 생성하는 제1코드 생성기를 포함할 수 있다.

Description

임피던스 조절 회로 및 이를 포함하는 집적 회로 {CIRCUIT FOR IMPEDANCE ADJUSTING AND INTEGRATED CIRCUIT INCLUDING THE SAME}

본 특허 문헌은 임피던스 조절 회로에 관한 것이다.

CPU, 메모리 및 게이트 어레이 등과 같이 집적회로 칩으로 구현되는 다양한 반도체장치들(semiconductor devices)은 퍼스널 컴퓨터, 서버 또는 워크스테이션과 같은 다양한 전기적 제품 내로 합체되어 진다. 대부분의 경우에, 반도체장치는 외부에서 전송되는 각종 신호들을 입력패드를 통해 수신하기 위한 수신회로와 내부의 신호를 출력패드를 통해 외부로 제공하기 위한 출력회로를 가지고 있다.

한편, 전기적 제품의 동작 스피드가 고속화 됨에 따라 반도체장치들간에 인터페이스되는 신호의 스윙(swing)폭은 점차로 줄어들고 있다. 그 이유는 신호전달에 걸리는 지연시간을 최소화하기 위해서이다. 그러나 신호의 스윙 폭이 줄어들수록 외부 노이즈에 대한 영향은 증가되고, 인터페이스단에서 임피던스 미스매칭(impedancd mismatching, '부정합'이라고도 함)에 따른 신호의 반사도 심각해진다. 상기 임피던스 미스매칭은 외부 노이즈나 전원전압의 변동, 동작온도의 변화, 제조공정의 변화등에 기인하여 발생한다. 임피던스 미스매칭이 발생되면 데이터의 고속전송이 어렵게 되고 반도체장치의 데이터 출력단으로부터 출력되는 출력데이터가 왜곡될 수 있다.

ZQ캘리브래이션(ZQ calibration)이란 PVT(Process, Voltage, Temperature: 프로세스, 전압, 온도) 조건이 변함에 따라 변화하는 임피던스 코드를 생성하는 과정을 말하는데, ZQ캘리브래이션 결과로 생성된 임피던스 코드를 이용하여 출력 드라이버 회로(송신 회로)의 풀업 임피던스 값과 풀다운 임피던스 값을 조절하게 된다. 이하, 임피던스 코드를 생성하는 임피던스 조절 회로와 임피던스 코드에 의해 임피던스 값이 조절되는 출력 드라이버 회로에 대해 알아보기로 한다.

도 1은 종래의 임피던스 조절 회로의 구성도이다.

도 1을 참조하면, 임피던스 조절 회로는, 풀업 임피던스부들(110, 120), 풀다운 임피던스부(130), 비교기들(102, 103), 코드 생성기들(104, 105)를 포함할 수 있다.

도 1을 참조하여 캘리브래이션 회로의 동작을 살펴보면, 비교기(102)는 캘리브래이션 패드(ZQ PAD)에 연결된 외부저항(101, 이하 240Ω이라 가정함)과 풀업 임피던스부(110)의 전압분배에 의해 생성되는 캘리브래이션 노드(ZQ)의 전압과 기준전압(VREF 보통 VDD/2로 설정됨)을 비교할 수 있다.

코드 생성기(104)는 비교기(102)의 비교 결과에 응답하여 풀업 임피던스 코드(PCODE<0:N>)를 생성한다. 풀업 임피던스 코드(PCODE<0:N>)는 풀업 임피던스부(110) 내의 병렬 저항들(각각의 임피던스 값은 binary weight에 맞게 설계됨)을 온/오프하여 풀업 임피던스부(110)의 임피던스 값을 조절한다. 조절된 풀업 임피던스부(110)의 임피던스 값은 다시 캘리브래이션 노드(ZQ)의 전압에 영향을 주고 상기한 바와 같은 동작이 반복된다. 결과적으로, 풀업 임피던스부(110)의 전체 임피던스 값이 외부 저항(101)의 임피던스 값과 같아질 때까지 캘리브래이션 동작이 반복된다. (풀업 캘리브래이션 동작)

풀업 임피던스 코드(PCODE<0:N>)는 풀업 임피던스부(120)에 입력되어 풀업 임피던스부(120)의 임피던스 값을 결정하게 된다. 즉, 풀업 임피던스부(120)의 임피던스 값은 풀업 임피던스부(110)의 임피던스 값과 동일하게 될 수 있다. 이제 풀다운 캘리브래이션 동작이 시작되는데 풀업 캘리브래이션의 경우와 비슷하게, 비교기(103)와 코드 생성기(105)를 사용하여 노드(A)의 전압이 기준전압(VREF)과 같아지도록 캘리브래이션된다. (풀다운 캘리브래이션)

결국, 풀업 및 풀다운 캘리브래이션 동작이 완료되면, 외부 저항(101)과 풀업 임피던스부(110)가 동일한 임피던스 값을 가질 수 있도록 풀업 임피던스 코드(PCODE<0:N>)가 생성되고, 풀업 임피던스부(120)와 풀다운 임피던스부(130)가 동일한 임피던스 값을 가질 수 있도록 풀다운 임피던스 코드가 생성될 수 있다.

도 2는 종래의 출력 드라이버 회로의 구성도이다. 출력 드라이버 회로는 데이터를 집적회로 외부로 송신하는 송신 회로를 의미한다.

도 2를 참조하면, 출력 드라이버 회로는, 드라이버 제어기(210), 풀업 드라이버(220) 및 풀다운 드라이버(230)를 포함할 수 있다.

드라이버 제어기(210)는 데이터(DATA), 풀업 임피던스 코드(PCODE<0:N>) 및 풀다운 임피던스 코드(NCODE<0:N>)를 입력받을 수 있다. 드라이버 제어기(210)는 데이터(DATA)가 하이 레벨인 경우에 풀업 임피던스 코드(PCODE<0:N>)를 풀업 드라이버(220)로 전달해, 풀업 드라이버(220)가 풀업 임피던스 코드(PCODE<0:N>)에 의해 정해지는 임피던스 값으로 출력 노드(OUTPUT)를 통해 하이 데이터를 출력할 수 있도록 할 수 있다. 즉, 데이터(DATA)가 하이인 경우에 PCODE'<0:N> = PCODE<0:N>일 수 있다. 이때 드라이버 제어기(210)는 풀다운 드라이버(230) 내의 병렬 저항들은 모두 오프시킬 수 있다. 즉, 데이터(DATA)가 하이인 경우에 NCODE'<0:N>은 모두 로우 레벨일 수 있다.

드라이버 제어기(210)는 데이터(DATA)가 로우 레벨인 경우에 풀다운 임피던스 코드(NCODE<0:N>)를 풀다운 드라이버(230)로 전달해, 풀다운 드라이버(220)가 풀다운 임피던스 코드(NCODE<0:N>)에 의해 정해지는 임피던스 값으로 출력 노드(OUTPUT)를 통해 로우 데이터를 출력할 수 있도록 할 수 있다. 즉, 데이터(DATA)가 로우인 경우에 NCODE'<0:N> = NCODE<0:N>일 수 있다. 이때 드라이버 제어기(210)는 풀업 드라이버(220) 내의 병렬 저항들을 모두 오프시킬 수 있다. 즉, 데이터(DATA)가 로우인 경우에 PCODE'<0:N>은 모두 하이 레벨일 수 있다.

풀업 드라이버(220)는 풀업 임피던스부(110)와 유사하게 설계되고, 풀다운 드라이버(220)는 풀다운 임피던스부(130)와 유사하게 설계될 수 있다. 하이 데이터 출력시에 풀업 드라이버(220)는 풀업 임피던스부(110)와 동일한 임피던스 값(240Ω)을 가질 수도 있으나, 스케일링에 의해 120Ω 또는 60Ω 등의 임피던스 값을 갖도록 조절될 수도 있다. 마찬가지로 로우 데이터 출력시에 풀다운 드라이버(230)는 풀다운 임피던스부(130)와 동일한 임피던스 값(240Ω)을 가질 수도 있으나, 스케일링에 의해 120Ω 또는 60Ω 등의 임피던스 값을 갖도록 조절될 수도 있다.

본 발명의 실시예들은 출력 드라이버의 임피던스 값을 정확히 조절하는 기술을 제공할 수 있다.

본 발명의 일실시예에 따른 임피던스 조절 회로는, 외부 저항이 연결되는 제1노드; 제1임피던스 코드에 의해 결정되는 임피던스 값을 가지고, 제1전압단과 제2노드 사이에 연결되는 제1임피던스부; 클럭에 응답해 상기 제1노드와 상기 제2노드를 전기적으로 연결하기 위한 제1스위칭부; 상기 제1노드의 평균 전압을 생성하기 위한 제1전압 평균부; 상기 제1노드의 평균 전압과 제1기준 전압을 비교하는 제1비교기; 및 상기 제1비교기의 비교 결과에 응답해 상기 제1임피던스 코드를 생성하는 제1코드 생성기를 포함할 수 있다.

본 발명의 일실시예에 따른 집적 회로는, 외부 저항이 연결되는 제1노드; 제1임피던스 코드에 의해 결정되는 임피던스 값을 가지고, 제1전압단과 제2노드 사이에 연결되는 제1임피던스부; 클럭에 응답해 상기 제1노드와 상기 제2노드를 전기적으로 연결하기 위한 제1스위칭부; 상기 제1노드의 평균 전압을 생성하기 위한 제1전압 평균부; 상기 제1노드의 평균 전압과 제1기준 전압을 비교하는 제1비교기; 상기 제1비교기의 비교 결과에 응답해 상기 제1임피던스 코드를 생성하는 제1코드 생성기; 제2임피던스 코드에 의해 결정되는 임피던스 값을 가지고, 제2전압단과 제3노드 사이에 연결되는 제2임피던스부; 상기 클럭에 응답해 상기 제1노드와 상기 제3노드를 전기적으로 연결하기 위한 제2스위칭부; 상기 제1노드의 평균 전압과 제2기준 전압을 비교하는 제2비교기; 상기 제2비교기의 비교 결과에 응답해 상기 제2임피던스 코드를 생성하는 제2코드 생성기; 상기 제1임피던스 코드와 상기 제2임피던스 코드에 의해 구동력이 조절되고, 제1출력 데이터를 제4노드로 출력하는 제1출력 드라이버 회로; 상기 제1임피던스 코드와 상기 제2임피던스 코드에 의해 구동력이 조절되고, 제2출력 데이터를 제5노드로 출력하는 제2출력 드라이버 회로; 상기 클럭에 응답해 상기 제4노드와 출력 노드를 전기적으로 연결하기 위한 제3스위칭부; 및 반전 클럭에 응답해 상기 제5노드와 상기 출력 노드를 전기적으로 연결하기 위한 제4스위칭부를 포함할 수 있다.

본 발명의 다른 실시예에 따른 집적 회로는, 외부 저항이 연결되는 제1노드; 제1임피던스 코드에 의해 결정되는 임피던스 값을 가지고, 제1전압단과 제2노드 사이에 연결되는 제1임피던스부; 클럭에 응답해 상기 제1노드와 상기 제2노드를 전기적으로 연결하기 위한 제1스위칭부; 상기 제1노드의 평균 전압을 생성하기 위한 제1전압 평균부; 상기 제1노드의 평균 전압과 제1기준 전압을 비교하는 제1비교기; 상기 제1비교기의 비교 결과에 응답해 상기 제1임피던스 코드를 생성하는 제1코드 생성기; 상기 제1임피던스 코드에 의해 결정되는 임피던스 값을 가지고, 상기 제1전압단과 제3노드 사이에 연결된 제2임피던스부; 제2임피던스 코드에 의해 결정되는 임피던스 값을 가지고, 제2전압단과 제4노드 사이에 연결된 제3임피던스부; 상기 클럭에 응답해 상기 제5노드와 상기 제3노드를 전기적으로 연결하기 위한 제2스위칭부; 상기 클럭에 응답해 상기 제5노드와 상기 제4노드를 전기적으로 연결하기 위한 제3스위칭부; 상기 제5노드의 평균 전압을 생성하기 위한 제2전압 평균부; 상기 제5노드의 평균 전압과 제2기준 전압을 비교하는 제2비교기; 상기 제2비교기의 비교 결과에 응답해 상기 제2임피던스 코드를 생성하는 제2코드 생성기; 상기 제1임피던스 코드와 상기 제2임피던스 코드에 의해 구동력이 조절되고, 제1출력 데이터를 제4노드로 출력하는 제1출력 드라이버 회로; 상기 제1임피던스 코드와 상기 제2임피던스 코드에 의해 구동력이 조절되고, 제2출력 데이터를 제5노드로 출력하는 제2출력 드라이버 회로; 상기 클럭에 응답해 상기 제4노드와 출력 노드를 전기적으로 연결하기 위한 제3스위칭부; 및 반전 클럭에 응답해 상기 제5노드와 상기 출력 노드를 전기적으로 연결하기 위한 제4스위칭부를 포함할 수 있다.

본 발명의 실시예들에 따르면 출력 드라이버의 임피던스 값을 정확히 조절할 수 있다.

도 1은 종래의 임피던스 조절 회로의 구성도.
도 2는 종래의 출력 드라이버 회로의 구성도.
도 3은 본 발명의 일실시예에 따른 집적 회로에서 신호(데이터)가 송신되는 송신 회로(300)를 도시한 도면.
도 4는 본 발명의 일실시예에 따른 임피던스 조절 회로(400)의 구성도.
도 5는 본 발명의 다른 실시예에 따른 임피던스 조절 회로(500)의 구성도.
도 6은 도 3의 부트스트래핑부(331)의 일실시예 구성도.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.

도 3은 본 발명의 일실시예에 따른 집적 회로에서 신호(데이터)가 송신되는 송신 회로(300)를 도시한 도면이다.

도 3을 참조하면, 집적 회로의 송신 회로(300)는, 제1출력 드라이버 회로(310), 제2출력 드라이버 회로(320) 및 스위칭부들(330, 340)을 포함할 수 있다.

제1출력 드라이버 회로(310)는 제1데이터(DATA0)를 노드(OUT_0)로 구동할 수 있다. 제1출력 드라이버 회로(310)의 임피던스 값은 제1임피던스 코드(PCODE<0:N>)와 제2임피던스 코드(NCODE<0:N>)에 의해 조절될 수 있다. 제1출력 드라이버 회로(310)는 제1드라이버 제어기(311), 제1풀업 드라이버(312) 및 제1풀다운 드라이버(313)를 포함할 수 있다.

제1드라이버 제어기(311)는 제1데이터(DATA0), 제1임피던스 코드(PCODE<0:N>) 및 제2임피던스 코드(NCODE<0:N>)를 입력받을 수 있다. 제1드라이버 제어기(311)는 제1데이터(DATA0)가 하이 레벨인 경우에 제1임피던스 코드(PCODE<0:N>)를 제1풀업 드라이버(312)로 전달해, 제1풀업 드라이버(312)가 제1임피던스 코드(PCODE<0:N>)에 의해 정해지는 임피던스 값으로 노드(OUT_0)를 풀업 구동하게 할 수 있다. 즉, 제1데이터(DATA0)가 하이인 경우에 PCODE'<0:N> = PCODE<0:N>일 수 있다. 이때 제1드라이버 제어기(311)는 제1풀다운 드라이버(313) 내의 병렬 저항들은 모두 오프시킬 수 있다. 즉, 제1데이터(DATA0)가 하이인 경우에 NCODE'<0:N>은 모두 로우 레벨일 수 있다.

제1드라이버 제어기(311)는 제1데이터(DATA0)가 로우 레벨인 경우에 제2임피던스 코드(NCODE<0:N>)를 제1풀다운 드라이버(313)로 전달해, 제1풀다운 드라이버(313)가 제2임피던스 코드(NCODE<0:N>)에 의해 정해지는 임피던스 값으로 노드(OUT_0)를 풀다운 구동하게 할 수 있다. 즉, 제1데이터(DATA0)가 로우인 경우에 NCODE'<0:N> = NCODE<0:N>일 수 있다. 이때 제1드라이버 제어기(311)는 제1풀업 드라이버(312) 내의 병렬 저항들을 모두 오프시킬 수 있다. 즉, 제1데이터(DATA0)가 로우인 경우에 PCODE'<0:N>은 모두 하이 레벨일 수 있다.

제2출력 드라이버 회로(320)는 제2데이터(DATA1)를 노드(OUT_1)로 구동할 수 있다. 제2출력 드라이버 회로(320)의 임피던스 값은 제1임피던스 코드(PCODE<0:N>)와 제2임피던스 코드(NCODE<0:N>)에 의해 조절될 수 있다. 제2출력 드라이버 회로(320)는 제2드라이버 제어기(321), 제2풀업 드라이버(322) 및 제2풀다운 드라이버(323)를 포함할 수 있다.

제2드라이버 제어기(321)는 제2데이터(DATA1), 제1임피던스 코드(PCODE<0:N>) 및 제2임피던스 코드(NCODE<0:N>)를 입력받을 수 있다. 제2드라이버 제어기(321)는 제2데이터(DATA1)가 하이 레벨인 경우에 제1임피던스 코드(PCODE<0:N>)를 제2풀업 드라이버(322)로 전달해, 제2풀업 드라이버(322)가 제1임피던스 코드(PCODE<0:N>)에 의해 정해지는 임피던스 값으로 노드(OUT_1)를 풀업 구동하게 할 수 있다. 즉, 제2데이터(DATA1)가 하이인 경우에 PCODE''<0:N> = PCODE<0:N>일 수 있다. 이때 제2드라이버 제어기(321)는 제2풀다운 드라이버(323) 내의 병렬 저항들은 모두 오프시킬 수 있다. 즉, 제2데이터(DATA1)가 하이인 경우에 NCODE''<0:N>은 모두 로우 레벨일 수 있다.

제2드라이버 제어기(321)는 제2데이터(DATA1)가 로우 레벨인 경우에 제2임피던스 코드(NCODE<0:N>)를 제2풀다운 드라이버(323)로 전달해, 제2풀다운 드라이버(323)가 제2임피던스 코드(NCODE<0:N>)에 의해 정해지는 임피던스 값으로 노드(OUT_1)를 풀다운 구동하게 할 수 있다. 즉, 제2데이터(DATA1)가 로우인 경우에 NCODE''<0:N> = NCODE<0:N>일 수 있다. 이때 제2드라이버 제어기(321)는 제2풀업 드라이버(322) 내의 병렬 저항들을 모두 오프시킬 수 있다. 즉, 제2데이터(DATA1)가 로우인 경우에 PCODE''<0:N>은 모두 하이 레벨일 수 있다.

스위칭부(330)는 클럭(CLK)에 응답해 노드(OUT_0)와 출력 노드(OUTPUT)(데이터 출력을 위한 패드(pad)(or 핀(pin))가 연결되는 노드)를 전기적으로 연결할 수 있다. 스위칭부(330)는 부트스트래핑(bootstrapping)부(331)와 스위치(332)를 포함할 수 있다. 부트스트래핑부(331)는 클럭(CLK)의 전압 레벨을 높여 출력할 수 있다. 예를 들어, 클럭(CLK)이 로우 레벨일 때 0V 하이 레벨일 때 1V의 레벨을 가진다면, 부트스트래핑부(331)에서 출력되는 클럭(CLKG)은 로우 레벨일 때 0.2V 하이 레벨일 때 1.2V의 레벨을 가질 수 있다. 스위치(332)는 부트스트래핑부(331)에서 출력되는 클럭(CLKG)에 응답해 노드(OUT_0)와 출력 노드(OUTPUT)를 전기적으로 연결할 수 있다. 스위치(332)는 NMOS 트랜지스터일 수 있다. 부트스트래핑부(331)는 클럭(CLK)의 전압 레벨을 높여 스위치(332)가 강하게 턴온될 수 있도록 하기 위해 사용되는데, 설계에 따라 부트스트래핑부(331)가 생략될 수도 있다.

스위칭부(340)는 반전 클럭(CLKB)에 응답해 노드(OUT_1)와 출력 노드(OUTPUT)를 전기적으로 연결할 수 있다. 스위칭부(340)는 부트스트래핑부(341)와 스위치(342)를 포함할 수 있다. 부트스트래핑부(341)는 반전 클럭(CLKB)의 전압 레벨을 높여 출력할 수 있다. 예를 들어, 반전 클럭(CLKB)이 로우 레벨일 때 0V 하이 레벨일 때 1V의 레벨을 가진다면, 부트스트래핑부(341)에서 출력되는 반전 클럭(CLKBG)은 로우 레벨일 때 0.2V 하이 레벨일 때 1.2V의 레벨을 가질 수 있다. 스위치(342)는 부트스트래핑부(341)에서 출력되는 반전 클럭(CLKBG)에 응답해 노드(OUT_1)와 출력 노드(OUTPUT)를 전기적으로 연결할 수 있다. 스위치(342)는 NMOS 트랜지스터일 수 있다. 스위칭부(340)에서 부트스트래핑부(341)는 생략될 수 있다.

스위칭부들(330, 340)에 의해 제1출력 드라이버 회로(310)의 출력 노드(OUT_0)와 제2출력 드라이버 회로(320)의 출력 노드(OUT_1)는 번갈아가며, 출력 노드(OUTPUT)에 전기적으로 연결될 수 있다. 즉, 클럭(CLK)이 하이 레벨인 동안에는 제1데이터(DATA0)가 출력 노드(OUTPUT)로 출력되고 클럭(CLK)이 로우 레벨인 동안에는 제2데이터(DATA1)가 출력 노드(OUTPUT)로 출력될 수 있다.

송신 회로(300)가 도 3과 같은 구조를 가지는 경우에 송신 회로(300)의 출력 드라이버 회로들(310, 320)의 임피던스 값을 조절하기 위한 임피던스 코드들(PCODE<0:N>, NCODE<0:N>)을 생성하는 임피던스 조절 회로도 종래(예 도 1)과는 다른 구조를 가져야 하는데, 이하에서는 이에 대해 알아보기로 한다.

도 4는 본 발명의 일실시예에 따른 임피던스 조절 회로(400)의 구성도이다. 임피던스 조절 회로(400)와 송신 회로(300)는 동일한 집적 회로(예, 메모리, 프로세서 등)에 포함되고, 임피던스 조절 회로(400)에서 생성된 임피던스 코드들(PCODE<0:N>, NCODE<0:N>)은 송신 회로(300)의 임피던스 값을 조절하기 위해 사용될 수 있다.

도 4를 참조하면, 임피던스 조절 회로(400)는, 외부 저항(R_EXT)이 연결되는 노드(ZQ), 제1임피던스부(410_0), 제1스위칭부(420_0), 전압 평균부(430), 제1비교기(440_0), 제1코드 생성기(450_0), 제2임피던스부(410_1), 제2스위칭부(420_1), 제2비교기(440_1) 및 제2코드 생성기(450_1)를 포함할 수 있다.

노드(ZQ)에는 외부 저항(R_EXT)이 연결될 수 있다. 외부 저항(R_EXT)은 집적 회로의 외부에 존재하고 노드(ZQ)에 형성된 패드에 연결될 수 있다. 외부 저항(R_EXT)은 규정된 값의 저항값을 가질 수 있는데 일반적으로 240Ω의 저항값을 가질 수 있다.

제1임피던스부(410_0)는 제1임피던스 코드(PCODE<0:N>)에 의해 결정되는 임피던스 값을 가지고, 노드(A)를 제1레벨(VDD)로 구동할 수 있다. 제1임피던스부(410_0)는 제1임피던스 코드(PCODE<0:N>)에 의해 온/오프되는 다수의 트랜지스터들과 다수의 트랜지스터들 각각에 연결된 다수의 저항들을 포함할 수 있다.

제1스위칭부(420_0)는 는 클럭(CLK)에 응답해 노드(A)와 노드(ZQ)를 전기적으로 연결할 수 있다. 제1스위칭부(420_0)는 제1부트스트래핑부(421_0)와 제1스위치(422_0)를 포함할 수 있다. 제1부트스트래핑부(421_0)는 클럭(CLK)의 전압 레벨을 높여 출력할 수 있다. 예를 들어, 클럭(CLK)이 로우 레벨일 때 0V 하이 레벨일 때 1V의 레벨을 가진다면, 제1부트스트래핑부(421_0)에서 출력되는 클럭(CLKG)은 로우 레벨일 때 0.2V 하이 레벨일 때 1.2V의 레벨을 가질 수 있다. 제1스위치(422_0)는 제1부트스트래핑부(421_0)에서 출력되는 클럭(CLKG)에 응답해 노드(A)와 노드(ZQ)를 전기적으로 연결할 수 있다. 제1스위치(422_0)는 NMOS 트랜지스터일 수 있다. 스위칭부(330)에서 부트스트래핑부(331)가 생략된 경우에, 제1스위칭부(420_0)에서도 제1부트스트래핑부(421_0)가 생략될 수 있다.

전압 평균부(430)는 노드(ZQ)의 평균 전압(ZQ_LPF)을 생성할 수 있다. 제1스위칭부(420_0)의 제1스위치(422_0)의 온/오프 및 제2스위칭부(420_1)의 제2스위치(422_1)의 온/오프에 따라 노드(ZQ)의 전압은 변동되는데, 전압 평균부(430)는 노드(ZQ)의 평균 전압(ZQ_LPF)을 생성할 수 있다. 예를 들어, 노드(ZQ)의 전압이 0V와 0.7V로 변동된다면 전압 평균부(430)에서 생성된 평균 전압(ZQ_LFP)은 0.35V일 수 있다. 전압 평균부(430)는 저항들(431, 432)과 캐패시터들(433, 434)을 포함하는 로우 패스 필터(LPF: Low Pass Filter)일 수 있다.

제1비교기(440_0)는 평균 전압(ZQ_LFP)의 레벨과 제1기준 전압(VREF_PU)의 레벨을 비교하고 제1비교 결과(COMP_0)를 생성할 수 있다.

제1코드 생성기(450_0)는 제1비교 결과(COMP_0)에 응답해 제1임피던스코드(PCODE<0:N>)의 코드 값을 늘리거나 줄일 수 있다. 제1코드 생성기(450_0)는 제1비교 결과(COMP_0)가 평균 전압(ZQ_LPF)이 제1기준 전압(VREF_PU)보다 높다는 것을 나타내는 경우에는 제1임피던스부(410_0)의 임피던스 값이 늘어나도록, 즉 평균 전압(ZQ_LPF)이 낮아지도록, 제1임피던스 코드(PCODE<0:N>)의 코드 값을 조절할 수 있다. 또한, 제1코드 생성기(450_0)는 제1비교 결과(COMP_0)가 제1기준 전압(VREF_PU)이 평균 전압(ZQ_LPF)보다 높다는 것을 나타내는 경우에는 제1임피던스부(410_0)의 임피던스 값이 줄어들도록, 즉 평균 전압(ZQ_LPF)이 높아지도록, 제1임피던스 코드(PCODE<0:N>)의 코드 값을 조절할 수 있다. 제1코드 생성기(450_0)는 제1활성화 신호(EN1)에 응답해 활성화/비활성화될 수 있다. 제1활성화 신호(EN1)는 제1임피던스 코드(PCODE<0:N>)를 생성하기 위한 구간 동안에 활성화되는 신호일 수 있다. 제1코드 생성기(450_0)는 비활성화시에 제1임피던스 코드(PCODE<0:N>)의 값을 고정시킬 수 있다. 즉, 제1코드 생성기(450_0)의 비활성화 직전의 제1임피던스 코드(PCODE<0:N>)의 값이 제1코드 생성기(450_0)가 비활성화된 동안에 그대로 유지될 수 있다.

제2임피던스부(410_1)는 제2임피던스 코드(NCODE<0:N>)에 의해 결정되는 임피던스 값을 가지고, 노드(B)를 제2레벨(접지전압)로 구동할 수 있다. 제2임피던스부(410_1)는 제2임피던스 코드(NCODE<0:N>)에 의해 온/오프되는 다수의 트랜지스터들과 다수의 트랜지스터들 각각에 연결된 다수의 저항들을 포함할 수 있다.

제2스위칭부(420_1)는 클럭에 응답해 노드(B)와 노드(ZQ)를 전기적으로 연결할 수 있다. 제2스위칭부(420_1)는 제2부트스트래핑부(421_1), 제2스위치(422_1) 및 선택부(423_1)를 포함할 수 있다. 제2부트스트래핑부(421_1)는 클럭(CLK)의 전압 레벨을 높여 출력할 수 있다. 예를 들어, 클럭(CLK)이 로우 레벨일 때 0V 하이 레벨일 때 1V의 레벨을 가진다면, 제2부트스트래핑부(421_1)에서 출력되는 클럭(CLKG)은 로우 레벨일 때 0.2V 하이 레벨일 때 1.2V의 레벨을 가질 수 있다. 선택부(423_1)는 제2활성화 신호(EN2)의 활성화시에는 제2부트스트래핑부(421_1)에서 출력되는 클럭(CLKG)을 제2스위치(422_1)로 전달하고, 제2활성화 신호(EN2)의 비활성화시에는 접지전압을 제2스위치(422_1)로 전달할 수 있다. 여기서 제2활성화 신호(EN2)는 제2코드(NCODE<0:N>)를 생성하기 위한 구간 동안에 활성화되는 신호일 수 있다. 제2스위치(422_1)는 선택부(423_1)에의해 선택된 전압에 응답해 노드(B)와 노드(ZQ)를 전기적으로 연결할 수 있다. 제2스위치(422_1)는 NMOS 트랜지스터일 수 있다. 제2활성화 신호(EN2)의 활성화시에 제2스위치(422_1)는 클럭(CLKG)에 의해 온/오프되며, 제2활성화 신호(EN2)의 비활성화시에 제2스위치(422_1)는 오프 상태를 유지할 수 있다.

제2비교기(440_1)는 평균 전압(ZQ_LPF)의 레벨과 제2기준 전압(VREF_PD)의 레벨을 비교하고 제2비교 결과(COMP_1)를 생성할 수 있다.

제2코드 생성기(450_1)는 제2비교 결과(COMP_1)에 응답해 제2코드(NCODE<0:N>)의 코드 값을 늘리거나 줄일 수 있다. 제2코드 생성기(450_1)는 제2비교 결과(COMP_)가 평균 전압(ZQ_LPF)이 제2기준 전압(VREF_PD)보다 높다는 것을 나타내는 경우에는 제2임피던스부(410_1)의 임피던스 값이 줄어들도록, 즉 평균 전압(ZQ_LPF)이 낮아지도록, 제2코드(NCODE<0:N>)의 코드 값을 조절할 수 있다. 또한, 제2코드 생성기(450_1)는 제2비교 결과(COMP_1)가 제2기준 전압(VREF_PD)이 평균 전압(ZQ_LPF)보다 높다는 것을 나타내는 경우에는 제2임피던스부(410_1)의 임피던스 값이 늘어나도록, 즉 평균 전압(ZQ_LPF)이 높아지도록, 제2코드(NCODE<0:N>)의 코드 값을 조절할 수 있다. 제2코드 생성기(450_1)는 제2활성화 신호(EN2)에 응답해 활성화/비활성화될 수 있다. 제2코드 생성기(450_1)는 비활성화시에 제2코드(NCODE<0:N>)의 값을 고정시킬 수 있다. 즉, 제2코드 생성기(450_1)의 비활성화 직전의 제2코드(NCODE<0:N>)의 값이 제2코드 생성기(450_1)가 비활성화된 동안에 그대로 유지될 수 있다.

이제, 도 4의 임피던스 조절 회로(400)에서 제1임피던스 코드(PCODE<0:N>)와 제2임피던스 코드(NCODE<0:N>)가 생성되는 과정에 대해 알아보기로 한다.

제1임피던스 코드( PCODE < 0:N >)의 생성 동작

제1임피던스 코드(PCODE<0:N>)의 생성을 위한 구간 동안에 제1활성화 신호(EN1)가 활성화되고, 제2활성화 신호(EN2)가 비활성화될 수 있다. 제2활성화 신호(EN2)가 비활성화되므로, 제2코드 생성기(450_1)가 비활성화되고 제2스위치(422_1)가 오프된 상태를 유지할 수 있다. 제1활성화 신호(EN1)는 제1임피던스 코드(PCODE<0:N>)가 목표 값을 가지도록 하기 위한 충분한 시간 동안 활성화될 수 있다.

제1스위치(422_0)가 턴온된 경우에 노드(ZQ)는 VDD*REXT/(RPU+REXT)의 전압 레벨을 가지고, 제1스위치(422_0)가 오프된 경우에 노드(ZQ)는 0의 전압 레벨을 가질 수 있다. 그러므로 평균 전압(ZQ_LPF)은 (VDD*REXT/(RPU+REXT))/2 전압 레벨이 될 수 있다. 여기서 REXT는 외부 저항(R_EXT)의 임피던스 값이고, RPU는 제1임피던스부(410_0)의 임피던스 값이다.

제1기준 전압(VREF_PU)의 레벨은 (VDD*REXT/(T_RPU+REXT))/2로 설정된다. 여기서 T_RPU는 제1임피던스부(410_0)의 목표 임피던스 값을 나타내는데, 제1임피던스부(410_0)의 목표 임피던스 값은 일반적으로 REXT와 동일하므로, 결국 제1기준 전압(VREF_PU)의 레벨은 VDD/4로 설정될 수 있다.

제1코드 생성기(450_0)는 평균 전압(ZQ_LPF)이 제1기준 전압(VREF_PU)과 동일해질 수 있도록, 즉 제1임피던스부(410_0)의 임피던스 값이 REXT와 동일해질 수 있도록, 제1임피던스 코드(PCODE<0:N>)의 코드값을 늘리거나 줄인다. 이러한 동작의 반복에 의해, 제1임피던스 코드(PCODE<0:N>)는 제1임피던스부(410_0)가 외부 저항(R_EXT)과 거의 동일한 임피던스 값을 가지게 하는 코드 값을 가지도록 생성될 수 있다.

제2임피던스 코드( NCODE < 0:N >)의 생성 동작

제2임피던스 코드(NCODE<0:N>)의 생성 동작은 제1임피던스 코드(PCODE<0:N>)가 생성된 이후에 수행될 수 있다. 제2임피던스 코드(NCODE<0:N>)의 생성을 위한 구간 동안에 제1활성화 신호(EN1)가 비활성화되고, 제2활성화 신호(EN2)가 활성화될 수 있다. 제1임피던스 코드(PCODE<0:N>)가 생성된 이후에 제1활성화 신호(EN1)가 비활성화되므로, 제1임피던스 코드(PCODE<0:N>) 값은 고정되고, 제1임피던스부(410_0)의 임피던스 값도 외부 저항(R_EXT)과 동일한 임피던스 값, 즉 REXT, 로 고정된 상태에서 제2임피던스 코드(NCODE<0:N>)의 생성 동작이 진행될 수 있다.

제1스위치(422_0)와 제2스위치(422_1)가 턴온된 경우에 노드(ZQ)는 VDD*(REXT||REXT)/(REXT+(RPD||REXT))의 전압 레벨을 가질 수 있고, 제1스위치(422_0)와 제2스위치(422_1)가 오프된 경우에 노드(ZQ)는 0의 전압 레벨을 가질 수 있다. 그러므로 평균 전압(ZQ_LPF)은 (VDD*(REXT||REXT)/(REXT+(RPD||REXT)))/2의 전압 레벨이될 수 있다. 여기서 RPD는 제2임피던스부(410_1)의 임피던스 값이고, 제1임피던스부(410_0)는 REXT의 임피던스 값을 가진다고 가정했다.

제2기준 전압(VREF_PD)의 레벨은 (VDD*(REXT||REXT)/(REXT+(T_RPD||REXT)))/2로 설정된다. 여기서 T_RPD는 제2임피던스부(410_1)의 목표 임피던스 값을 나타내는데, 제2임피던스부(410_1)의 목표 임피던스 값(T_RPD)은 일반적으로 REXT와 동일하므로, 결국 제2기준전압(VREF_PD)의 레벨은 VDD/6으로 설정될 수 있다.

제2코드 생성기(450_1)는 평균 전압(ZQ_LPF)이 제2기준 전압(VREF_PU)과 동일해질 수 있도록, 즉 제2임피던스부(410_1)의 임피던스 값이 REXT와 동일해질 수 있도록, 제2임피던스 코드(NCODE<0:N>)의 코드 값을 늘리거나 줄인다. 이러한 동작의 반복에 의해, 제2임피던스 코드(NCODE<0:N>)는 제2임피던스부(410_1)가 외부 저항(R_EXT)과 거의 동일한 임피던스 값을 가지게 하는 코드 값을 가지도록 생성될 수 있다.

도 4의 실시예에서는 제1레벨은 전원전압(VDD)의 레벨, 제2레벨은 접지전압의 레벨, 제1임피던스 코드는 풀업 임피던스 코드(PCODE<0:N>), 제2임피던스 코드는 풀다운 임피던스 코드(NCODE<0:N>)인 것으로 예시했다. 그러나 이와 반대로, 외부 저항(R_EXT)이 풀업 저항으로 노드(ZQ)에 연결되는 경우에는 제1레벨은 접지 전압의 레벨, 제2레벨은 전원 전압(VDD)의 레벨, 제1임피던스 코드는 풀다운 임피던스 코드(NCODE<0:N>), 제2임피던스 코드는 풀업 임피던스 코드(PCODE<0:N>)일 수 있다.

도 5는 본 발명의 다른 실시예에 따른 임피던스 조절 회로(500)의 구성도이다. 임피던스 조절 회로(500)와 송신 회로(300)는 동일한 집적 회로에 포함되고, 임피던스 조절 회로(500)에서 생성된 임피던스 코드들(PCODE<0:N>, NCODE<0:N>)은 송신 회로(300)의 임피던스 값을 조절하기 위해 사용될 수 있다. 도 4의 임피던스 조절 회로(400)에서는 제1임피던스 코드(PCODE<0:N>)가 생성된 이후에 제2임피던스 코드(NCODE<0:N>)가 생성되었는데, 도 5의 임피던스 조절 회로에서는 제1임피던스 코드(PCODE<0:N>)와 제2임피던스 코드(NCODE<0:N>)가 동시에 생성될 수 있다.

도 5를 참조하면, 임피던스 조절 회로(500)는, 외부 저항(R_EXT)이 연결되는 노드(ZQ), 제1임피던스부(510_0), 제1스위칭부(520_0), 제1전압 평균부(530_0), 제1비교기(540_0), 제1코드 생성기(550_0), 제2임피던스부(510_1), 제2스위칭부(520_1), 제3임피던스부(510_2), 제3스위칭부(520_2), 제2전압 평균부(530_1), 제2비교기(540_1) 및 제2코드 생성기(550_1)를 포함할 수 있다.

제1임피던스부(510_0)는 제1임피던스 코드(PCODE<0:N>)에 의해 결정되는 임피던스 값을 가지고, 노드(A)를 제1레벨(VDD)로 구동할 수 있다. 제1임피던스부(510_0)는 제1임피던스 코드(PCODE<0:N>)에 의해 온/오프되는 다수의 트랜지스터들과 다수의 트랜지스터들 각각에 연결된 다수의 저항들을 포함할 수 있다.

제1스위칭부(520_0)는 는 클럭(CLK)에 응답해 노드(A)와 노드(ZQ)를 전기적으로 연결할 수 있다. 제1스위칭부(520_0)는 제1부트스트래핑부(521_0)와 제1스위치(522_0)를 포함할 수 있다. 제1부트스트래핑부(521_0)는 클럭(CLK)의 전압 레벨을 높여 출력할 수 있다. 예를 들어, 클럭(CLK)이 로우 레벨일 때 0V 하이 레벨일 때 1V의 레벨을 가진다면, 제1부트스트래핑부(521_0)에서 출력되는 클럭(CLKG)은 로우 레벨일 때 0.2V 하이 레벨일 때 1.2V의 레벨을 가질 수 있다. 제1스위치(522_0)는 제1부트스트래핑부(521_0)에서 출력되는 클럭(CLKG)에 응답해 노드(A)와 노드(ZQ)를 전기적으로 연결할 수 있다. 제1스위치(522_0)는 NMOS 트랜지스터일 수 있다. 스위칭부(330)에서 부트스트래핑부(331)가 생략된 경우에, 제1스위칭부(520_0)에서도 제1부트스트래핑부(521_0)가 생략될 수 있다.

제1전압 평균부(530_0)는 노드(ZQ)의 평균 전압(ZQ_LPF)을 생성할 수 있다. 제1스위칭부(520_0)의 제1스위치(522_0)의 온/오프에 따라 노드(ZQ)의 전압은 변동되는데, 제1전압 평균부(530_0)는 노드(ZQ)의 평균 전압(ZQ_LPF)을 생성할 수 있다. 예를 들어, 노드(ZQ)의 전압이 0V와 0.7V로 변동된다면 제1전압 평균부(530_0)에서 생성된 평균 전압(ZQ_LFP)은 0.35V일 수 있다. 제1전압 평균부(530_0)는 저항들(531_0, 532_0)과 캐패시터들(533_0, 534_0)을 포함하는 로우 패스 필터(LPF: Low Pass Filter)일 수 있다.

제1비교기(540_0)는 평균 전압(ZQ_LFP)의 레벨과 제1기준 전압(VREF_PU)의 레벨을 비교하고 제1비교 결과(COMP_0)를 생성할 수 있다.

제1코드 생성기(550_0)는 제1비교 결과(COMP_0)에 응답해 제1임피던스코드(PCODE<0:N>)의 코드 값을 늘리거나 줄일 수 있다. 제1코드 생성기(550_0)는 제1비교 결과(COMP_0)가 평균 전압(ZQ_LPF)이 제1기준 전압(VREF_PU)보다 높다는 것을 나타내는 경우에는 제1임피던스부(510_0)의 임피던스 값이 늘어나도록, 즉 평균 전압(ZQ_LPF)이 낮아지도록, 제1임피던스 코드(PCODE<0:N>)의 코드 값을 조절할 수 있다. 또한, 제1코드 생성기(550_0)는 제1비교 결과(COMP_0)가 제1기준 전압(VREF_PU)이 평균 전압(ZQ_LPF)보다 높다는 것을 나타내는 경우에는 제1임피던스부(410_0)의 임피던스 값이 줄어들도록, 즉 평균 전압(ZQ_LPF)이 높아지도록, 제1임피던스 코드(PCODE<0:N>)의 코드 값을 조절할 수 있다. 제1코드 생성기(550_0)는 활성화 신호(EN)에 응답해 활성화/비활성화될 수 있다. 활성화 신호(EN)는 제1임피던스 코드(PCODE<0:N>) 및 제2임피던스 코드(NCODE<0:N>)를 생성하기 위한 구간 동안에 활성화되는 신호일 수 있다. 제1코드 생성기(550_0)는 비활성화시에 제1임피던스 코드(PCODE<0:N>)의 값을 고정시킬 수 있다. 즉, 제1코드 생성기(550_0)의 비활성화 직전의 제1임피던스 코드(PCODE<0:N>)의 값이 제1코드 생성기(550_0)가 비활성화된 동안에 그대로 유지될 수 있다.

제2임피던스부(510_1)는 제1임피던스 코드(PCODE<0:N>)에 의해 결정되는 임피던스 값을 가지고, 노드(B)를 제1레벨(VDD)로 구동할 수 있다. 제2임피던스 부는 노드(A) 대신에 노드(B)에 연결된다는 점을 제외하고는 제1임피던스부(510_0)와 동일하게 구성될 수 있다.

제2스위칭부(520_1)는 클럭(CLK)에 응답해 노드(B)와 노드(D)를 전기적으로 연결할 수 있다. 제2스위칭부(520_1)는 노드(B)와 노드(D)를 전기적으로 연결한다는 점을 제외하고는 제1스위칭부(520_0)와 동일하게 구성될 수 있다.

제3임피던스부(510_2)는 제2임피던스 코드(NCODE<0:N>)에 의해 결정되는 임피던스 값을 가지고, 노드(C)를 제2레벨(접지전압)로 구동할 수 있다. 제3임피던스부(510_2)는 제2임피던스 코드(NCODE<0:N>)에 의해 온/오프되는 다수의 트랜지스터들과 다수의 트랜지스터들 각각에 연결된 다수의 저항들을 포함할 수 있다.

제3스위칭부(520_2)는 클럭(CLK에 응답해 노드(C)와 노드(D)를 전기적으로 연결할 수 있다. 제2스위칭부(520_2)는 노드(C)와 노드(D)를 전기적으로 연결한다는 점을 제외하고는 제1스위칭부(520_0) 및 제2스위칭부(520_1)와 동일하게 구성될 수 있다.

제2전압 평균부(530_1)는 노드(D)의 평균 전압(D_LPF)을 생성할 수 있다. 제2전압 평균부(530_1)는 저항들(531_1, 532_1)과 캐패시터들(533_1, 534_1)을 포함하는 로우 패스 필터(LPF: Low Pass Filter)일 수 있다.

제2비교기(540_1)는 평균 전압(D_LPF)의 레벨과 제2기준 전압(VREF_PD)의 레벨을 비교하고 제2비교 결과(COMP_1)를 생성할 수 있다.

제2코드 생성기(550_1)는 제2비교 결과(COMP_1)에 응답해 제2코드(NCODE<0:N>)의 코드 값을 늘리거나 줄일 수 있다. 제2코드 생성기(450_1)는 제2비교 결과(COMP_1)가 평균 전압(D_LPF)이 제2기준 전압(VREF_PD)보다 높다는 것을 나타내는 경우에는 제3임피던스부(510_2)의 임피던스 값이 줄어들도록, 즉 평균 전압(D_LPF)이 낮아지도록, 제2코드(NCODE<0:N>)의 코드 값을 조절할 수 있다. 또한, 제2코드 생성기(550_1)는 제2비교 결과(COMP_1)가 제2기준 전압(VREF_PD)이 평균 전압(D_LPF)보다 높다는 것을 나타내는 경우에는 제3임피던스부(510_2)의 임피던스 값이 늘어나도록, 즉 평균 전압(ZQ_LPF)이 높아지도록, 제2코드(NCODE<0:N>)의 코드 값을 조절할 수 있다. 제2코드 생성기(550_1)는 제1코드 생성기(550_0)와 동일하게 활성화 신호(EN)에 응답해 활성화/비활성화될 수 있다.

이제, 도 5의 임피던스 조절 회로(500)에서 제1임피던스 코드(PCODE<0:N>)와 제2임피던스 코드(NCODE<0:N>)가 생성되는 과정에 대해 알아보기로 한다.

제1임피던스 코드( PCODE < 0:N >)의 생성 동작

제1임피던스 코드(PCODE<0:N>)와 제2임피던스 코드(NCODE<0:N>)의 생성을 위한 구간 동안에 활성화 신호(EN)가 활성화될 수 있다. 활성화 신호(EN)는 제1임피던스 코드(PCODE<0:N>)와 제2임피던스 코드(NCODE<0:N>)가 목표 값을 가지도록 하기 위한 충분한 시간 동안 활성화될 수 있다. 제1기준 전압(VREF_PU)의 레벨은 도 4에서와 마찬가지로 VDD/4로 설정될 수 있으며, 도 5의 임피던스 조절 회로(500)에서의 제1임피던스 코드(PCODE<0:N>)의 생성은 도 4의 임피던스 조절 회로(400)의 제1임피던스 코드(PCODE<0:N>)의 생성과 동일한 방식으로 수행될 수 있다.

제2임피던스 코드(NCODE<0:N>)의 생성 동작

제2임피던스 코드(NCODE<0:N>)의 생성 동작은 제1임피던스 코드(PCODE<0:N>)가 생성 동작과 동시에 수행될 수 있다. 즉, 활성화 신호(EN)가 활성화된 구간 동안에 제1임피던스 코드(PCODE<0:N>)의 생성과 제2임피던스 코드(NCODE<0:N>)의 생성이 동시에 수행될 수 있다.

제2스위치(522_1)와 제3스위치(522_2)가 턴온된 경우에 노드(D)는 VDD*RPD/(RPD+RPU)의 전압 레벨을 가지고, 제2스위치(522_1)와 제3스위치(522_2)가 오프된 경우에 노드(D)의 전압 레벨은 제2전압 평균부(530_1)에 의해 그 이전의 값을 유지할 수 있다. 따라서, 평균 전압(D_LPF)은 VDD*RPD/(RPD+RPU)의 전압 레벨을 가질 수 있다.

제2기준 전압(VREF_PD)은 VDD/2로 설정될 수 있다. 제2코드 생성기(550_1)는 평균 전압(D_LPF)이 제2기준 전압(VREF_PD)과 동일한 VDD/2의 레벨을 가질 수 있도록 제2임피던스 코드(NCODE<0:N>)의 값을 조절할 수 있다. 평균 전압(D_LPF)이 VDD/2의 레벨을 가지기 위해서는 제2임피던스부(510_1)와 제3임피던스부(510_2)의 임피던스 값이 동일해야 하는데, 제2임피던스부(510_1)는 제1임피던스 코드(PCODE<0:N>)에 의해 외부 저항(R_EXT)과 동일한 임피던스 값을 갖도록 조절되므로, 제3임피던스부(510_2)도 외부 저항(R_EXT)과 동일한 임피던스 값을 갖도록 조절될 수 있다. 즉, 제2임피던스 코드(NCODE<0:N>)는 제3임피던스부(510_2)가 외부 저항(R_EXT)과 거의 동일한 임피던스 값을 가지게 하는 코드 값을 가지도록 생성될 수 있다.

도 6은 도 3의 부트스트래핑부(331)의 일실시예 구성도이다. 도 4와 도 5의 부트스트래핑부들(421_0, 421_1, 521_0, 521_1, 521_2)도 도 6과 동일하게 설계될 수 있다.

도 6을 참조하면, 부트스트래핑부(331)는 인버터들(611, 612), 캐패시터(613), 전류원(614) 및 NMOS 트랜지스터(615)를 포함할 수 있다.

클럭(CLK)이 로우 레벨(접지 전압 레벨)인 경우에 L 노드의 전압 레벨은 로우 레벨(접지 전압 레벨)이 될 수 있다. 그리고 부트스트래핑부(331)의 출력 클럭(CLKG)은 미세한 전류를 흘리는 전류원(614)에 의해 클럭(CLK) 보다는 높은 레벨을 가질 수 있다. 즉, 클럭(CLKG)은 접지 전압 보다 높은 레벨을 가질 수 있다.

클럭(CLK)이 하이 레벨(VDD)인 경우에 L 노드의 전압 레벨은 하이 레벨(VDD) 레벨이 될 수 있다. 캐패시터(613)에 의해 클럭(CLKG)의 전압 레벨은 전원 전압(VDD)보다 더 높은 전압레벨이 될 수 있고, NMOS 트랜지스터(615)가 턴온되어 클럭의 높은 전압 레벨이 L 노드로 피드백되므로 다시 캐패시터에 의해 클럭의 전압은 더 높아질 수 있다. 즉, 클럭은 전원 전압보다 더 높은 레벨을 가질 수 있다.

즉, 클럭이 0~VDD의 레벨로 토글하는 동안에 클럭은 0+α~VDD+α의 레벨로 토글할 수 있다.

본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

400: 임피던스 조절 회로 410_0: 제1임피던스부
410_1: 제2임피던스부 420_0: 제1스위칭부
420_1: 제2스위칭부 430: 전압 평균부
440_0: 제1비교기 440_1: 제2비교기
450_0: 제1코드 생성기 450_1: 제2코드 생성기

Claims

외부 저항이 연결되는 제1노드;
제1임피던스 코드에 의해 결정되는 임피던스 값을 가지고, 제1전압단과 제2노드 사이에 연결되는 제1임피던스부;
클럭에 응답해 상기 제1노드와 상기 제2노드를 전기적으로 연결하기 위한 제1스위칭부;
상기 제1노드의 평균 전압을 생성하기 위한 제1전압 평균부;
상기 제1노드의 평균 전압과 제1기준 전압을 비교하는 제1비교기; 및
상기 제1비교기의 비교 결과에 응답해 상기 제1임피던스 코드를 생성하는 제1코드 생성기
를 포함하는 임피던스 조절 회로.
제 1항에 있어서,
상기 제1스위칭부는
상기 클럭의 레벨 쉬프팅을 위한 제1부트스트래핑부; 및
상기 제1부트스트래핑부에 의해 레벨 쉬프팅된 클럭에 응답해 상기 제1노드와 상기 제2노드를 전기적으로 연결하기 위한 제1스위치를 포함하는
임피던스 조절 회로.
제 1항에 있어서,
상기 제1전압 평균부는
제1로우 패스 필터를 포함하는
임피던스 조절 회로.
제 1항에 있어서,
상기 외부 저항은 상기 제1노드와 제2전압단 사이에 연결되고,
상기 제1전압단은 전원 전압단이고, 상기 제2전압단은 접지 전압단인
임피던스 조절 회로.
제 1항에 있어서,
상기 외부 저항은 상기 제1노드와 제2전압단 사이에 연결되고,
상기 제1전압단은 접지 전압단이고, 상기 제2전압단은 전원 전압단인
임피던스 조절 회로.
제 1항에 있어서,
제2임피던스 코드에 의해 결정되는 임피던스 값을 가지고, 제2전압단과 제3노드 사이에 연결되는 제2임피던스부;
상기 클럭에 응답해 상기 제1노드와 상기 제3노드를 전기적으로 연결하기 위한 제2스위칭부;
상기 제1노드의 평균 전압과 제2기준 전압을 비교하는 제2비교기; 및
상기 제2비교기의 비교 결과에 응답해 상기 제2임피던스 코드를 생성하는 제2코드 생성기
를 더 포함하는 임피던스 조절 회로.
제 6항에 있어서,
제1임피던스 코드 생성 구간 동안에 상기 제2스위칭부 및 상기 제2코드 생성기가 비활성화되고,
제2임피던스 코드 생성 구간 동안에 상기 제1코드 생성기가 비활성화되는
임피던스 조절 회로.
제 6항에 있어서,
상기 제2스위칭부는
상기 클럭의 레벨 쉬프팅을 위한 제2부트스트래핑부; 및
상기 제2부트스트래핑부에 의해 레벨 쉬프팅된 클럭에 응답해 상기 제1노드와 상기 제3노드를 전기적으로 연결하기 위한 제2스위치를 포함하는
임피던스 조절 회로.
제 1항에 있어서,
상기 제1임피던스 코드에 의해 결정되는 임피던스 값을 가지고, 상기 제1전압단과 제3노드 사이에 연결된 제2임피던스부;
제2임피던스 코드에 의해 결정되는 임피던스 값을 가지고, 제2전압단과 제4노드 사이에 연결된 제3임피던스부;
상기 클럭에 응답해 상기 제5노드와 상기 제3노드를 전기적으로 연결하기 위한 제2스위칭부;
상기 클럭에 응답해 상기 제5노드와 상기 제4노드를 전기적으로 연결하기 위한 제3스위칭부;
상기 제5노드의 평균 전압을 생성하기 위한 제2전압 평균부;
상기 제5노드의 평균 전압과 제2기준 전압을 비교하는 제2비교기; 및
상기 제2비교기의 비교 결과에 응답해 상기 제2임피던스 코드를 생성하는 제2코드 생성기
를 더 포함하는 임피던스 조절 회로.
제 9항에 있어서,
상기 제2스위칭부는
상기 클럭의 레벨 쉬프팅을 위한 제2부트스트래핑부; 및
상기 제2부트스트래핑부에 의해 레벨 쉬프팅된 클럭에 응답해 상기 제5노드와 상기 제3노드를 전기적으로 연결하기 위한 제2스위치를 포함하는
상기 제3스위칭부는
상기 클럭의 레벨 쉬프팅을 위한 제3부트스트래핑부; 및
상기 제3부트스트래핑부에 의해 레벨 쉬프팅된 클럭에 응답해 상기 제5노드와 상기 제4노드를 전기적으로 연결하기 위한 제3스위치를 포함하는
임피던스 조절 회로.
제 9항에 있어서,
상기 제2전압 평균부는
제2로우 패스 필터를 포함하는
임피던스 조절 회로.
외부 저항이 연결되는 제1노드;
제1임피던스 코드에 의해 결정되는 임피던스 값을 가지고, 제1전압단과 제2노드 사이에 연결되는 제1임피던스부;
클럭에 응답해 상기 제1노드와 상기 제2노드를 전기적으로 연결하기 위한 제1스위칭부;
상기 제1노드의 평균 전압을 생성하기 위한 제1전압 평균부;
상기 제1노드의 평균 전압과 제1기준 전압을 비교하는 제1비교기;
상기 제1비교기의 비교 결과에 응답해 상기 제1임피던스 코드를 생성하는 제1코드 생성기
제2임피던스 코드에 의해 결정되는 임피던스 값을 가지고, 제2전압단과 제3노드 사이에 연결되는 제2임피던스부;
상기 클럭에 응답해 상기 제1노드와 상기 제3노드를 전기적으로 연결하기 위한 제2스위칭부;
상기 제1노드의 평균 전압과 제2기준 전압을 비교하는 제2비교기;
상기 제2비교기의 비교 결과에 응답해 상기 제2임피던스 코드를 생성하는 제2코드 생성기;
상기 제1임피던스 코드와 상기 제2임피던스 코드에 의해 구동력이 조절되고, 제1출력 데이터를 제4노드로 출력하는 제1출력 드라이버 회로;
상기 제1임피던스 코드와 상기 제2임피던스 코드에 의해 구동력이 조절되고, 제2출력 데이터를 제5노드로 출력하는 제2출력 드라이버 회로;
상기 클럭에 응답해 상기 제4노드와 출력 노드를 전기적으로 연결하기 위한 제3스위칭부; 및
반전 클럭에 응답해 상기 제5노드와 상기 출력 노드를 전기적으로 연결하기 위한 제4스위칭부
를 포함하는 집적 회로.
제 12항에 있어서,
제1임피던스 코드 생성 구간 동안에 상기 제2스위칭부 및 상기 제2코드 생성기가 비활성화되고,
제2임피던스 코드 생성 구간 동안에 상기 제1코드 생성기가 비활성화되는
집적 회로.
제 12항에 있어서,
상기 제1출력 드라이버 회로는
상기 제1출력 데이터가 제1논리 레벨인 경우에 상기 제4노드를 상기 제1논리 레벨로 구동하고, 상기 제1임피던스 코드에 의해 임피던스 값이 조절되는 제1풀업 드라이버; 및
상기 제1출력 데이터가 제2논리 레벨인 경우에 상기 제4노드를 상기 제2논리 레벨로 구동하고, 상기 제2임피던스 코드에 의해 임피던스 값이 조절되는 제1풀다운 드라이버를 포함하는
집적 회로.
제 14항에 있어서,
상기 제2출력 드라이버 회로는
상기 제2출력 데이터가 상기 제1논리 레벨인 경우에 상기 제5노드를 상기 제1논리 레벨로 구동하고, 상기 제1임피던스 코드에 의해 임피던스 값이 조절되는 제2풀업 드라이버; 및
상기 제2출력 데이터가 상기 제2논리 레벨인 경우에 상기 제5노드를 상기 제2논리 레벨로 구동하고, 상기 제2임피던스 코드에 의해 임피던스 값이 조절되는 제2풀다운 드라이버를 포함하는
집적 회로.
외부 저항이 연결되는 제1노드;
제1임피던스 코드에 의해 결정되는 임피던스 값을 가지고, 제1전압단과 제2노드 사이에 연결되는 제1임피던스부;
클럭에 응답해 상기 제1노드와 상기 제2노드를 전기적으로 연결하기 위한 제1스위칭부;
상기 제1노드의 평균 전압을 생성하기 위한 제1전압 평균부;
상기 제1노드의 평균 전압과 제1기준 전압을 비교하는 제1비교기;
상기 제1비교기의 비교 결과에 응답해 상기 제1임피던스 코드를 생성하는 제1코드 생성기;
상기 제1임피던스 코드에 의해 결정되는 임피던스 값을 가지고, 상기 제1전압단과 제3노드 사이에 연결된 제2임피던스부;
제2임피던스 코드에 의해 결정되는 임피던스 값을 가지고, 제2전압단과 제4노드 사이에 연결된 제3임피던스부;
상기 클럭에 응답해 상기 제5노드와 상기 제3노드를 전기적으로 연결하기 위한 제2스위칭부;
상기 클럭에 응답해 상기 제5노드와 상기 제4노드를 전기적으로 연결하기 위한 제3스위칭부;
상기 제5노드의 평균 전압을 생성하기 위한 제2전압 평균부;
상기 제5노드의 평균 전압과 제2기준 전압을 비교하는 제2비교기;
상기 제2비교기의 비교 결과에 응답해 상기 제2임피던스 코드를 생성하는 제2코드 생성기;
상기 제1임피던스 코드와 상기 제2임피던스 코드에 의해 구동력이 조절되고, 제1출력 데이터를 제4노드로 출력하는 제1출력 드라이버 회로;
상기 제1임피던스 코드와 상기 제2임피던스 코드에 의해 구동력이 조절되고, 제2출력 데이터를 제5노드로 출력하는 제2출력 드라이버 회로;
상기 클럭에 응답해 상기 제4노드와 출력 노드를 전기적으로 연결하기 위한 제3스위칭부; 및
반전 클럭에 응답해 상기 제5노드와 상기 출력 노드를 전기적으로 연결하기 위한 제4스위칭부
를 포함하는 집적 회로.
제 16항에 있어서,
상기 제1출력 드라이버 회로는
상기 제1출력 데이터가 제1논리 레벨인 경우에 상기 제4노드를 상기 제1논리 레벨로 구동하고, 상기 제1임피던스 코드에 의해 임피던스 값이 조절되는 제1풀업 드라이버; 및
상기 제1출력 데이터가 제2논리 레벨인 경우에 상기 제4노드를 상기 제2논리 레벨로 구동하고, 상기 제2임피던스 코드에 의해 임피던스 값이 조절되는 제1풀다운 드라이버를 포함하는
집적 회로.
제 16항에 있어서,
상기 제2출력 드라이버 회로는
상기 제2출력 데이터가 상기 제1논리 레벨인 경우에 상기 제5노드를 상기 제1논리 레벨로 구동하고, 상기 제1임피던스 코드에 의해 임피던스 값이 조절되는 제2풀업 드라이버; 및
상기 제2출력 데이터가 상기 제2논리 레벨인 경우에 상기 제5노드를 상기 제2논리 레벨로 구동하고, 상기 제2임피던스 코드에 의해 임피던스 값이 조절되는 제2풀다운 드라이버를 포함하는
집적 회로.