KR100893579B1 - 온 다이 터미네이션 장치의 캘리브래이션 회로 및캘리브래이션 방법 - Google Patents

온 다이 터미네이션 장치의 캘리브래이션 회로 및캘리브래이션 방법 Download PDF

Info

Publication number
KR100893579B1
KR100893579B1 KR1020080019664A KR20080019664A KR100893579B1 KR 100893579 B1 KR100893579 B1 KR 100893579B1 KR 1020080019664 A KR1020080019664 A KR 1020080019664A KR 20080019664 A KR20080019664 A KR 20080019664A KR 100893579 B1 KR100893579 B1 KR 100893579B1
Authority
KR
South Korea
Prior art keywords
comparison value
calibration
comparator
counter
comparison
Prior art date
Application number
KR1020080019664A
Other languages
English (en)
Inventor
이준우
윤대건
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080019664A priority Critical patent/KR100893579B1/ko
Application granted granted Critical
Publication of KR100893579B1 publication Critical patent/KR100893579B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Abstract

본 발명은 노이즈(noise)에 의한 오동작을 방지할 수 있는 온 다이 터미네이션 장치의 캘리브래이션 회로 및 캘리브래이션 방법에 관한 것으로, 본 발명에 따른 온 다이 터미네이션 장치의 캘리브래이션 회로는, 주기적으로 기준전압과 캘리브래이션 노드의 전압을 비교하는 비교기; 상기 비교기의 비교값에 응답하여 카운터 인에이블 펄스 입력시마다 캘리브래이션 코드를 가감하는 카운터; 및 상기 비교기의 이전주기의 비교값과 현재주기의 비교값이 서로 다른 경우, 상기 카운터 인에이블 펄스가 디스에이블되도록 제어하는 카운터 제어부를 포함한다.
Figure R1020080019664
온 다이 터미네이션, 캘리브래이션, 노이즈

Description

온 다이 터미네이션 장치의 캘리브래이션 회로 및 캘리브래이션 방법{Calibration circuit and method for on die termination device}
본 발명은 반도체 메모리장치 등 각종 반도체 장치에서 임피던스 매칭을 위해 사용되는 온 다이 터미네이션 장치에 관한 것으로, 특히 온 다이 터미네이션 장치의 캘리브래이션 동작에 있어서 노이즈(noise)에 의한 영향을 줄이기 위한 기술에 관한 것이다.
CPU, 메모리 및 게이트 어레이 등과 같이 집적회로 칩으로 구현되는 다양한 반도체장치들(Semiconductor Devices)은 퍼스널 컴퓨터, 서버 또는 워크스테이션과 같은 다양한 전기적 제품(electrical products) 내로 합체되어 진다. 대부분의 경우에, 상기 반도체장치는 외부(outside world)에서 전송되는 각종 신호들을 입력 패드를 통해 수신하기 위한 수신회로와 내부의 신호를 출력 패드를 통해 외부로 제공하기 위한 출력회로를 가지고 있다.
한편, 전기적 제품의 동작 스피드가 고속화 됨에 따라 상기 반도체 장치들간 에 인터페이스되는 신호의 스윙폭은 점차로 줄어들고 있다. 그 이유는 신호전달에 걸리는 지연시간을 최소화하기 위해서이다. 그러나 신호의 스윙 폭이 줄어들수록 외부 노이즈에 대한 영향은 증가되고, 인터페이스단에서 임피던스 미스매칭(impedance mismatching, '부정합' 이라고도 함)에 따른 신호의 반사도 심각해 진다. 상기 임피던스 미스매칭은 외부 노이즈나 전원전압의 변동, 동작온도의 변화, 제조공정의 변화등에 기인하여 발생된다. 임피던스 미스매칭이 발생되면 데이터의 고속전송이 어렵게 되고 반도체장치의 데이터 출력단으로부터 출력되는 출력 데이터가 왜곡될 수 있다. 따라서, 수신 측의 반도체장치가 상기 왜곡된 출력신호를 입력단으로 수신할 경우 셋업/홀드 페일(setup/hold fail) 또는 입력레벨의 판단미스 등의 문제들이 빈번히 야기될 수 있다.
특히, 동작스피드의 고속화가 요구되는 메모리장치는 상술한 문제들의 해결을 위해 온 다이 터미네이션이라 불리우는 임피던스 매칭회로를 집적회로 칩내의 패드 근방에 채용하고 있다. 통상적으로 온 다이 터미네이션 스킴에 있어서, 전송측에서는 출력회로에 의한 소오스 터미네이션(Source Termination)이 행해지고, 수신측에서는 상기 입력 패드에 연결된 수신회로에 대하여 병렬로 연결되어진 터미네이션 회로에 의해 병렬 터미네이션이 행해진다.
ZQ캘리브래이션(ZQ calibration)이란 PVT(Process, Voltage, Temperature: 프로세스, 전압 , 온도)조건이 변함에 따라 변화하는 캘리브래이션 코드를 생성하는 과정을 말하는데, ZQ캘리브래이션 결과로 생성된 캘리브래이션 코드를 이용하여 온 다이 터미네이션 장치의 저항값(메모리장치의 경우에는 DQ패드 쪽의 터미네이션 저항값)을 조정하게 된다.(캘리브래이션을 위한 노드인 ZQ노드를 이용해서 캘리브래이션이 이루어지기 때문에 ZQ캘리브래이션이라 한다.)
이하, 온 다이 터미네이션 장치에서 행해지는 ZQ캘리브래이션에 대해 알아본다.
도 1은 종래의 온 다이 터미네이션 장치에서 ZQ캘리브래이션 동작을 수행하는 캘리브래이션 회로에 대한 구성도이다.
도면에 도시된 바와 같이, 종래의 온 다이 터미네이션 장치는 캘리브래이션 저항부(110), 비교기(120, comparator), 카운터(130, counter), 및 비교기(120)와 카운터(130)의 동작을 제어하기 위한 펄스발생기(140)를 포함하여 구성된다.
캘리브래이션 저항부(110)는 병렬로 연결된 다수의 저항들을 포함하여 구성된다. 그리고 병렬 저항들은 캘리브래이션 코드(CODE<0:N>)에 따라 온/오프되며 캘리브래이션 노드(ZQ)를 구동한다.
비교기(120)는 ZQ핀 외부에 연결된 외부저항(101)과 캘리브래이션 저항부(110)에 의해 생성되는 ZQ노드의 전압과 기준전압(VREF, 일반적으로 1/2VDD로 설정됨)을 비교하여 업/다운 신호(UP/DN)를 생성 및 출력한다('하이', '로우'로 업/다운을 구별함). 따라서 업/다운 신호(UP/DN)는 캘리브래이션 저항부(110)의 전체저항값과 외부저항(101)의 저항값 중 어느 것이 더 큰지를 나타내게 된다. 비교기(120)는 비교 인에이블 펄스(COMP_EN)가 '하이'로 입력될 때마다 비교동작을 하게 된다. 비교기(120)가 항상 켜져 있으면 너무 많은 전류를 소모하기 때문이다.
비교기(120)의 비교동작은 비교 인에이블 펄스(COMP_EN)가 입력될 때마다 주 기적으로 이루어지지만, 일반적으로 비교기(120)의 출력단에는 래치회로가 구비되기 때문에 출력되는 업/다운 신호(UP/DN)는 다음의 비교동작 시점까지 일정한 값을 유지할 수 있다.
카운터(130)는 비교기(120)에서 출력되는 업/다운 신호(UP/DN)에 응답하여 캘리브래이션 코드(CODE<0:N>)를 카운팅한다. 상세하게 업(UP) 신호가 입력되는 동안은 카운터 인에이블 펄스(COUNT_EN)가 입력될 때마다 캘리브래이션 코드(CODE<0:N>)값을 늘리고, 다운신호(DN)가 입력되는 동안은 카운터 인에이블 펄스(COUNT_EN)가 입력될 때마다 캘리브래이션 코드(CODE<0:N>)값을 줄인다.
카운터에 의해 가감된 캘리브래이션 코드(CODE<0:N>)값은 캘리브래이션 저항부(110)에 입력되어, 캘리브래이션 저항부(110)의 병렬저항들을 온/오프해 캘리브래이션 저항부(110)의 전체 저항값에 변경을 가하게 되며, 이는 다시 ZQ노드의 전압 레벨에 영향을 미친다.
이와 같이 캘리브래이션 회로가 동작하면 캘리브래이션 저항부(110)는 외부저항(101)과 동일한 저항값을 가지게 된다. 그리고 이러한 과정을 거쳐 생성된 캘리브래이션 코드(CODE<0:N>)는 캘리브래이션 저항부(110)와 동일하게 구성된 터미네이션 저항부에 입력되어 터미네이션 저항값을 결정하게 된다. 터미네이션 저항부는 데이터 입/출력단(반도체 메모리장치의 경우에는 DQ핀)에 위치하여 캘리브래이션 코드(CODE<0:N>)에 의해 결정되는 저항값으로 입/출력단을 터미네이션시켜 임피던스 매칭을 하게 된다.
참고로, 캘리브래이션 회로에서 생성된 캘리브래이션 코드(CODE<0:N>)는 바 로 입/출력단의 터미네이션 저항부로 전달될 수도 있지만, 레지스터 및 제어회로 등을 거쳐서 전달되기도 한다. 어떠한 방식으로 전달되던지, 캘리브래이션 회로에서 생성된 캘리브래이션 코드(CODE<0:N>)의 코드값에 따라 입/출력단의 터미네이션 저항부의 터미네이션 저항값이 결정된다는 사실에는 변함이 없다.
도 1에는 하나의 캘리브래이션 코드(CODE<0:N>)를 생성하는 종래의 캘리브래이션 회로를 도시하였다. 온 다이 터미네이션 장치가 데이터 입/출력단을 풀업 및 풀다운으로 터미네이션 할 경우, 캘리브래이션 회로는 풀업 캘리브래이션 코드(PCODE<0:N>)와 풀다운 캘리브래이션 코드(NCODE<0:N>)를 생성한다. 도 1과 같이 한가지의 캘리브래이션 코드(CODE<0:N>)를 생성하던지, 두 가지의 캘리브래이션 코드(PCODE<0:N>, NCODE<0:N>)를 생성하던지, 캘리브래이션 회로가 캘리브래이션 코드를 생성하는 기본적인 방식은 동일하다. 그러므로 이에 대한 더 이상의 상세한 설명은 생략하기로 한다.
온 다이 터미네이션 장치를 사용하는 반도체 메모리장치의 경우에, 메모리장치의 동작 속도가 점차 빨라질수록 터미네이션 저항값을 높은 정밀도로 요구하고 있다. 따라서 터미네이션 저항값을 결정하는 캘리브래이션 코드(CODE<0:N>)는 정밀하고도 정확하게 생성되어야 한다. 캘리브래이션 코드(CODE<0:N>)를 정확히 생성하기 위해서는 비교기(120)가 기준전압(VREF)과 ZQ노드 전압 사이의 미세한 전압차도 인식할 수 있어야 한다.
예를 들어, ZQ노드의 전압이 710mV이고 기준전압(VREF)의 전압이 700mV라고 할 때, 비교기(120)는 이를 인식하여 어느 전압이 더 높은지에 대한 업/다운 신 호(UP/DN)를 출력할 수 있어야 한다. 하지만 비교기(120)가 동작할 때 노이즈가 10mV만 인가되어도 이러한 전압차를 정확히 인식하는 것은 어렵게 된다.
따라서 비교기(120)로 인가되는 전압레벨인 기준전압(VREF)과 ZQ노드의 전압에 발생하는 노이즈를 차단하는 것이 매우 중요하게 되는데, 수 mV 이하의 노이즈를 완전히 차단하는 것은 기술적으로 매우 어렵거나 많은 비용이 들게 된다는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 온 다이 터미네이션 장치의 캘리브래이션 회로에서 사용되는 비교기에 노이즈가 인가되더라도 정상적으로 동작할 수 있는, 온 다이 터미네이션 장치의 캘리브래이션 회로 및 캘리브래이션 방법을 제공하고자 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명에 따른 온 다이 터미네이션 장치의 캘리브래이션 회로는, 주기적으로 기준전압과 캘리브래이션 노드의 전압을 비교하는 비교기; 상기 비교기의 비교값에 응답하여 카운터 인에이블 펄스 입력시마다 캘리브래이션 코드를 가감하는 카운터; 및 상기 비교기의 이전주기의 비교값과 현재주기의 비교값이 서로 다른 경우, 상기 카운터 인에이블 펄스가 디스에이블되도록 제어하는 카운터 제어부를 포함한다.
상기 카운터 제어부는, 상기 비교기의 비교동작을 주기적으로 인에이블 시키는 비교 인에이블 펄스에 응답하여 상기 비교기의 비교값을 저장하는 래치부; 및 상기 현재주기의 비교값과 상기 래치부에 저장된 상기 이전주기의 비교값이 서로 다른 경우 상기 카운터 인에이블 펄스를 디스에이블시키는 디스에이블 제어부를 포함하여 구성될 수 있다.
또한, 본 발명에 따른 온 다이 터미네이션 장치의 캘리브래이션 방법은, 주 기적으로 기준전압과 캘리브래이션 노드의 전압을 비교하는 단계; 상기 기준전압과 상기 캘리브래이션 노드에 대한 이전주기의 비교값과 현재주기의 비교값이 서로 다른지 여부를 판단하는 단계; 및 상기 이전주기의 비교값과 상기 현재주기의 비교값이 서로 동일한 경우에는 상기 비교값에 응답하여 캘리브래이션 코드를 가감하고, 상기 이전주기의 비교값과 상기 현재주기의 비교값이 서로 상이한 경우에는 상기 캘리브래이션 코드의 가감을 생략하는 단계를 포함한다.
상기 판단하는 단계는, 상기 비교하는 단계에서 생성된 비교값을 주기적으로 저장하는 단계를 포함해 상기 이전 주기의 비교값을 확보하는 것을 특징으로 할 수 있다.
본 발명에 따른 온 다이 터미네이션 장치의 캘리브래이션 회로는, 캘리브래이션 회로 내의 비교기에 연속적으로 동일한 값이 입력되는 경우에만, 캘리브래이션 코드를 가감한다(카운팅한다).
따라서 일시적으로 비교기에 노이즈가 입력되더라도 이를 무시하는 것이 가능하기 때문에, 캘리브래이션 회로가 노이즈의 영향없이 정확히 동작하는 것이 가능하다는 장점이 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명에 따른 온 다이 터미네이션 장치의 캘리브래이션 회로의 일실시예 구성도이다.
본 발명에 따른 캘리브래이션 회로는, 주기적으로 기준전압(VREF)과 캘리브래이션 노드(ZQ)의 전압을 비교하는 비교기(220); 비교기(220)의 비교값(UP/DN)에 응답하여 카운터 인에이블 펄스(COUNT_EN) 입력시마다 캘리브래이션 코드(CODE<0:N>)를 가감하는 카운터(230); 및 비교기(220)의 이전주기의 비교값과 현재주기의 비교값이 서로 다른 경우에 카운터 인에이블 펄스(COUNT_EN)가 디스에이블되도록 제어하는 카운터 제어부(250)를 포함하여 구성된다. 그리고 종래와 마찬가지로 캘리브래이션 저항부(210)와, 펄스발생기(240)를 구비한다.
비교기(220)는 비교 인에이블 펄스(COMP_EN)가 인에이블되어 입력될 때마다 기준전압(VREF, 일반적으로 1/2VDD)과 캘리브래이션 노드(ZQ)의 전압을 비교해 그 결과를 업/다운 신호(UP/DN)로 출력한다. 본 발명의 비교기(220)로는 종래에 사용되던 비교기가 그대로 사용될 수 있다.
카운터(230)는 비교기에서 출력되는 업/다운 신호(UP/DN)에 응답하여 카운터 인에이블 펄스(COUNT_EN) 입력시마다 캘리브래이션 코드(CODE<0:N>)를 가감한다. 비교기(220)에서 업 신호(UP)가 입력되는 동안 카운터 인에이블 펄스(COUNT_EN)가 하나씩 입력될 때마다, 캘리브래이션 코드(CODE<0:N>)값을 하나씩 늘린다. 그리고 다운 신호(DN)가 입력되는 동안 카운터 인에이블 펄스(COUNT_EN)가 하나씩 입력될 때마다, 캘리브래이션 코드(CODE<0:N>)값을 하나씩 줄인다. 따라서 비교기(220)에서 업/다운 신호(UP/DN)가 어떻게 출력되던지 카운터 인에이블 펄스(COUNT_EN)가 인에이블되어 입력되지 않는다면 카운터(230)는 캘리브래이션 코드(CODE<0:N>)의 가감을 하지 아니한다. 카운터(230) 역시 비교기(220)와 마찬가지로 종래에 사용되던 카운터가 그대로 사용될 수 있다.
카운터 제어부(250)는 본 발명의 핵심이 되는 부분으로, 비교기(220)의 이전주기의 비교값(UP/DN)과 현재주기의 비교값(UP/DN)이 서로 다른 경우에는 카운터 인에이블 펄스(COUNT_EN)가 디스에이블되어 카운터(230)가 캘리브래이션 코드(CODE<0:N>)의 가감을 하지 못하게 한다. 예를 들어, 이전주기의 비교 인에이블 펄스(COMP_EN)에 의해 비교기(220)에서 '하이'(업)신호가 출력되고, 현재주기의 비교 인에이블 펄스(COMP_EN)에 의해 비교기(220)에서 '로우'(다운)신호가 출력되는 경우에는, 카운터 인에이블 펄스(COUNT_EN)를 디스에이블시켜 카운터(230)가 캘리브래이션 코드(CODE<0:N>)의 가감을 하지 못하게 한다. 비교기(220)에서 '하이', '로우'의 값이 연속적으로 출력되는 경우 그 중 하나의 값은 노이즈에 의한 값일 수도 있기 때문이다.
그러나 비교기(220)의 출력(UP/DN)이 '하이''하이'와, '로우''로우'와 같이 연속적으로 동일한 값이 출력되는 경우에는 카운터 인에이블 펄스(COUNT_EN)를 정상적으로 출력해 카운터(230)가 캘리브래이션 코드(CODE<0:N>)의 가감을 하도록 한다. 비교기(220)에서 연속적으로 동일한 값이 출력되었다면 그 값은 노이즈의 영향을 받지 않은 것일 확률이 높기 때문이다.
만약 비교기(220)의 출력(UP/DN)이 '하이' '하이' '로우' '로우'의 순서로 출력된다면, 첫번째의 '로우' 신호가 출력되었을 때는 카운터 인에이블 펄스(COUNT_EN)를 디스에이블 시키지만, 두번째의 '로우' 신호가 출력되었을 때는 카운터 인에이블 펄스(COUNT_EN)를 정상적으로 인에이블시켜 출력하기 때문에 전체적인 동작에는 아무런 문제를 일으키지 않는다.
카운터 제어부(250)는 본 발명의 핵심적인 부분에 해당하므로 이에 대한 더욱 상세한 설명은 도 3과 함께 후술하기로 한다.
캘리브래이션 저항부(210)는 종래와 마찬가지로 캘리브래이션 코드(CODE<0:N>)에 응답하여 내부의 병렬 저항들이 온/오프되며 캘리브래이션 노드(ZQ)를 구동한다. 또한, 펄스 발생기(240)는 종래와 마찬가지로 비교기(220)의 비교동작을 주기적으로 인에이블 시키는 비교 인에이블 펄스(COMP_EN)와, 카운터(230)의 카운팅을 위해 사용되는 예비 카운터 인에이블 펄스(PRE_COUNT_EN, 종래의 카운터 인에이블 펄스와 동일한 신호이며, 본 발명에서는 카운터 제어부에서 출력되는 최종적인 신호를 카운터 인에이블 펄스라 칭했으므로, 여기서는 예비 카운터 인에이블 펄스라 칭함)를 출력한다.
본 발명에 따른 캘리브래이션 회로는 비교기(220)의 출력이 연속적이지 못할때 일시적으로 카운터(230)의 동작을 정지시킨다는 점을 제외하면, 종래의 캘리브래이션 회로와 동일한 방식으로 캘리브래이션 코드(CODE<0:N>)를 생성한다. 이에 대해서는 상기 배경기술 부분에서 상세히 설명하였으므로 여기서는 더 이상의 상세한 설명을 생략하기로 한다.
도 3은 도 2의 카운터 제어부(250)의 제1상세 실시예 도면이다.
도면에 도시된 바와 같이, 카운터 제어부(250)는 래치부(310)와, 디스에이블 제어부(320)를 포함하여 구성된다.
래치부(310)는 비교기(220)의 비교동작을 주기적으로 인에이블 시키는 비교 인에이블 펄스(COMP_EN)에 응답하여 비교기(220)의 비교값(UP/DN)을 저장한다. 그 동작을 보면 비교 인에이블 펄스(COMP_EN)가 '로우'인 구간에서 첫번째 패스게이트(PG1)가 열려 비교값(UP/DN)을 저장한다. 그리고 비교 인에이블 펄스(COMP_EN)가 '하이'인 구간에서 두번째 패스게이트(PG2)가 열려 저장된 비교값(UP/DN)을 출력한다(UP/DN_PASR로서 출력). 즉, 래치부(310)는 비교 인에이블 펄스(COMP_EN)를 클럭으로 해 동작하는 D래치라고 생각할 수 있다(D단자에 비교기의 출력단을 입력받고, 클럭단자에 비교 인에이블 펄스를 입력받는 D래치).
래치부(310)는 비교 인에이블 펄스(COMP_EN)에 응답하여 동작하기 때문에 비교기에서 출력되는 비교값(UP/DN)을 주기적으로 저장하게 된다. 따라서 래치부(310)에 입력되는 비교값(UP_DN_PRE)이 현재주기의 비교값(UP/DN_PRE)이라면 래치부(310)에서 저장되었다가 출력되는 비교값(UP/DN_PAST)은 이전주기의 비교값(UP/DN_PAST)이 된다. 여기서 이전 주기의 비교값(UP/DN_PAST)이란, 이전 주기의 비교 인에이블 펄스(COMP_EN)가 인에이블 되었을 때 비교기(220)에서 출력된 값을 의미한다.
즉, 비교기(220)가 두 번의 비교 동작을 했다고 가정했을 때 '하이' '로우'의 비교값(UP/DN)이 출력되었다면 '하이'는 이전 주기의 비교값(UP/DN_PAST) '로 우'는 현재 주기의 비교값(UP/DN_PRE)이 된다.
도면의 래치부(310)는 인버터(301)를 통해 비교값(UP/DN)을 입력받는 관계로 도면에 도시된 현재주기의 비교값(UP/DN_PRE)과 이전주기의 비교값(UP/DN_PAST)은 모두 비교값(UP/DN)을 반전한 값에 해당한다. 그러나 카운터 제어부(250)는 이전 주기의 비교값(UP/DN_PAST)과 현재주기의 비교값(UP/DN_PRE)이 동일한지 아닌지의 여부만 판별하면 되기 때문에, 이러한 점은 동작에 영향을 미치지 않는다.
디스에이블 제어부(320)는 이전주기의 비교값과 현재주기의 비교값을 비교한다. 두 값이 동일한 경우에는 예비 카운터 인에이블 신호(PRE_COUNT_EN, 종래의 카운터 인에이블 신호와 동일한 신호임)를 그대로 카운터 인에이블 신호(COUNT_EN)로 출력하고, 두 값이 서로 다른 경우에는 카운터 인에이블 신호를 '로우'로 디스에이블 시킨다.
이러한 디스에이블 제어부(320)는 도면에 도시된 바와 같이, 비교기(220)에서 출력되는 현재주기의 비교값(UP/DN_PRE)과 D래치(310 ,래치부)에서 출력되는 이전주기의 비교값을 입력받는 배타적 노아게이트(321); 및 배타적 노아게이트(321)의 출력과 예비 카운터 인에이블 펄스(PRE_COUNT_EN)를 입력받아 카운터 인에이블 펄스(COUNT_EN)를 출력하는 앤드게이트(322)를 포함하여 구성될 수 있다. 디스에이블 제어부(320)의 입력단에 위치한 입/출력단이 서로 연결된 두 개의 인버터(323, 324)는 패스게이트(PG2)가 닫히더라고 래치부(310)의 출력 값이 일정값을 유지할 수 있도록 하기 위한 것이다.
이제 디스에이블 제어부(320)의 상세한 동작을 살펴보자. 현재주기의 비교 값(UP/DN_PRE)과 이전주기의 비교값(UP/DN_PAST)이 서로 다른 경우, 배타적 노아게이트(321)에서는 '로우'의 신호가 출력된다. 따라서 예비 카운터 인에이블 펄스(PRE_COUNT_EN)가 어떤 논리값을 갖던지 카운터 인에이블 펄스(COUNT_EN)는 항상 '로우'로 디스에이블되어 출력된다. 그러므로 카운터(230)는 캘리브래이션 코드(CODE<0:N>)의 가감을 하지 않게 된다.
현재주기의 비교값(UP/DN_PRE)과 이전주기의 비교값(UP/DN_PAST)이 서로 동일한 경우, 배타적 노아게이트(321)에서는 '하이'의 신호가 출력된다. 따라서 예비 카운터 인에이블 펄스(PRE_COUNT_EN)는 그대로 카운터 인에이블 펄스(COUNT_EN)로 출력된다. 그러므로 카운터(230)는 정상적으로 비교값(UP/DN)에 응답해 캘리브래이션 코드(CODE<0:N>)를 가감한다.
도 4는 도 2의 카운터 제어부(250)의 제2상세 실시예 도면이다.
카운터 제어부(250)의 제2상세 실시예는 제1상세 실시예와 동일한 래치부(410)와 디스에이블 제어부(420)에 초기 동작 인에이블부(430)가 더 추가된 구성을 가진다.
초기 동작 인에이블부(430)는 캘리브래이션 회로의 초기 동작시에 현재주기의 비교값(UP_DN_PRE)과 이전주기의 비교값(UP/DN_PAST)이 다르더라도 카운터 인에이블 펄스(COUNT_EN)를 디스에이블시키지 않는 역할을 한다. 캘리브래이션 회로의 최초 동작시에는 이전 주기의 비교값(UP/DN_PAST)이라는 것이 존재할 수가 없다. 회로가 이제 막 동작을 시작해 비교기(220)로부터는 현재 주기의 비교값(UP/DN_PRE)만이 출력되었기 때문이다. 따라서 제1상세 실시예의 카운터 제어부 는 회로의 초기 동작시 카운터(230)를 동작시키지 못한다. 다만 비교기(220)로부터 두번째 비교값이 출력될 때부터 카운터(230)를 동작시킬 뿐이다. 그러나 제2상세 실시예에서와 같이, 초기 동작 인에이블부(430)를 추가하면 초기 동작시에도 카운터(230)를 동작시킬 수 있다.
도면과 같이, 제2상세 실시예에 따른 초기 동작 인에이블부(430)는 예비 카운터 인에이블 신호(PRE_COUNT_EN)와 SEL 신호를 논리조합하는 제1낸드게이트(431), XOUTP 신호(제1상세 실시예에서의 COUNT_EN과 동일한 신호임)와 SELb 신호를 논리조합하는 제2낸드게이트(432), 및 제1낸드게이트(431)와 제2낸드게이트(432)의 출력을 논리조합해 카운터 인에이블 신호(COUNT_EN)를 출력하는 제3낸드게이트(433)를 포함해 구성될 수 있다.
SEL 신호는 비교 인에이블 펄스(COMP_EN)를 카운트하여 만들어지는 신호로, 비교 인에이블 신호(COMP_EN)가 처음 인에이블 되었을 때는 '하이'레벨을 유지하다가 두번째 인에이블 되었을 때부터는 '로우'레벨을 유지하는 신호이다. 그리고 SELb 신호는 SEL 신호를 반전한 신호이다.
아직 비교기(220)의 비교동작이 한전밖에 안이루어져 SEL 신호가 '하이' SELb 신호가 '로우'인 동안에는, 제1낸드게이트(431)에 입력되는 예비 카운터 인에이블 펄스(PRE_COUNT_EN)가 그대로 제3낸드게이트(433)에서 카운터 인에이블 펄스(COUNT_EN)로 출력된다. 따라서 현재 주기의 비교값(UP/DN_PRE)과 이전 주기의 비교값(UP/DN_PAST, 초기동작시에는 아무 값도 없는 상태임)이 다르더라도 카운터(230)는 정상적으로 동작할 수 있게 된다.
비교기(220)의 비교동작이 두번 이상 이루어지는 경우에는 SEL 신호가 '로우' SELb 신호가 '하이'로 천이한다. 따라서 제2낸드게이트(432)에 입력되는 XOUTP 신호는 그대로 카운터 인에이블 펄스(COUNT_EN)로 출력된다. XOUTP는 제1상세 실시예에서의 카운터 인에이블 신호와 동일한 신호이므로, 이때부터 제2상세 실시예의 카운터 제어부(250)는 제1상세 실시예의 카운터 제어부(250)와 동일하게 동작한다.
도 5는 본 발명에 따른 온 다이 터미네이션 장치의 캘리브래이션 회로(도 2)의 동작을 도시한 타이밍도이다.
도면을 참조하면, 비교 인에이블 펄스(COMP_EN)가 입력될 때마다 비교기(220)는 비교값(UP/DN)을 출력한다. 그리고 약간의 시간을 지난 후 카운터 인에이블 펄스(COUNT_EN)가 입력되어 카운터는 캘리브래이션 코드(CODE<0:N>)를 가감하게 된다.
비교값(UP/DN)을 살펴보면, 비교기(220)로부터 비교값(UP/DN)은 '하이', '하이', '로우', '하이', '하이'의 순서로 출력되고 있다. 그리고 비교값(UP/DN)이 연속적이지 못한 때, 즉 '하이', '로우', '하이'로 천이하는 때에는 예비 카운터 인에이블 펄스(PRE_COUNT_EN)는 인에이블 되지만, 카운터 인에이블 펄스(COUNT_EN)는 인에이블 되지 않는다. 따라서 이와 같이 비교값(UP/DN)이 연속적이지 못한 구간 동안에는 카운터(230)의 카운팅 동작이 정지해 노이즈를 무시하게 된다.
그리고 그 후 비교기(220)에서 다시 연속적인 비교값(UP/DN)이 출력되면 카운터 인에이블 펄스(COUNT_EN)는 다시 정상적으로 인에이블되며, 카운터(230) 또한 캘리브래이션 코드(CODE<0:N>)를 카운팅하게 된다.
이제 도 2,3과 도 5를 다시 참조하여 본 발명에 따른 온 다이 터미네이션 장치의 캘리브래이션 동작방법에 대해 살펴본다.
본 발명에 따른 온 다이 터미네이션 장치의 캘리브래이션 동작방법은, 주기적으로 기준전압(VREF)과 캘리브래이션 노드(ZQ)의 전압을 비교하는 단계; 기준전압(VREF)과 캘리브래이션 노드(ZQ)에 대한 이전주기의 비교값(UP/DN_PAST)과 현재주기의 비교값(UP/DN_PRE)이 서로 다른지 여부를 판단하는 단계; 및 이전주기의 비교값(UP/DN_PAST)과 현재주기의 비교값(UP/DN_PRE)이 서로 동일한 경우에는 비교값(UP/DN)에 응답하여 캘리브래이션 코드(CODE<0:N>)를 가감하고, 이전주기의 비교값(UP/DN_PAST)과 현재주기의 비교값(UP/DN_PRE)이 서로 상이한 경우에는 캘리브래이션 코드(CODE<0:N>)의 가감을 생략하는 단계를 포함한다.
상기 비교하는 단계는 도 2에 예시된 바와 같이, 비교 인에이블 펄스(COMP_EN)가 입력될 때마다 주기적으로 기준전압(VREF)과 캘리브래이션 노드(ZQ)의 전압을 비교함으로써 이루어질 수 있다.
상기 판단하는 단계는, 도 3에 예시된 바와 같이, 래치부(310)를 통해 비교하는 단계에서 생성된 비교값(UP/DN)을 주기적으로 저장하는 방법으로 이전주기의 비교값(UP/DN_PAST)을 얻고, 이를 현재주기의 비교값(UP/DN_PRE)과 서로 동일한지 판단함으로써 이루어질 수 있다.
그리고 그 판단결과 이전주기의 비교값(UP/DN_PAST)과 현재주기의 비교값(UP/DN_PRE)이 동일하면 비교값(UP/DN)에 응답하여 캘리브래이션 코드(CODE<0:N>)를 카운팅하게 되며, 이전주기의 비교값(UP/DN_PAST)과 현재주기의 비교값(UP/DN_PRE)이 서로 다른 경우에는 카운터 인에이블 펄스(COMP_EN)가 디스에이블되기 때문에 캘리브래이션 코드(CODE<0:N>)의 카운팅이 생략된다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
특히, 상기 실시예에서는 캘리브래이션 회로가 캘리브래이션 코드를 하나 생성하는 경우를 예시하였지만, 캘리브래이션 코드를 두 개 생성하는 캘리브래이션 회로에도 본 발명이 그대로 적용될 수 있음은 당연하다. 캘리브래이션 코드를 몇개 생성하던지 그 기본적인 생성방법은 동일하기 때문이다.
도 1은 종래의 온 다이 터미네이션 장치에서 ZQ캘리브래이션 동작을 수행하는 캘리브래이션 회로에 대한 구성도.
도 2는 본 발명에 따른 온 다이 터미네이션 장치의 캘리브래이션 회로의 일실시예 구성도.
도 3은 도 2의 카운터 제어부(250)의 제1상세 실시예 도면.
도 4는 도 2의 카운터 제어부(250)의 제2상세 실시예 도면.
도 5는 본 발명에 따른 온 다이 터미네이션 장치의 캘리브래이션 회로(도 2)의 동작을 도시한 타이밍도.

Claims (8)

  1. 주기적으로 기준전압과 캘리브래이션 노드의 전압을 비교하는 비교기;
    상기 비교기의 비교값에 응답하여 카운터 인에이블 펄스 입력시마다 캘리브래이션 코드를 가감하는 카운터; 및
    상기 비교기의 이전주기의 비교값과 현재주기의 비교값이 서로 다른 경우, 상기 카운터 인에이블 펄스가 디스에이블되도록 제어하는 카운터 제어부
    를 포함하는 온 다이 터미네이션 장치의 캘리브래이션 회로.
  2. 제 1항에 있어서,
    상기 카운터 제어부는,
    상기 비교기의 비교동작을 주기적으로 인에이블 시키는 비교 인에이블 펄스에 응답하여 상기 비교기의 비교값을 저장하는 래치부; 및
    상기 현재주기의 비교값과 상기 래치부에 저장된 상기 이전주기의 비교값이 서로 다른 경우 상기 카운터 인에이블 펄스를 디스에이블시키는 디스에이블 제어부
    를 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치의 캘리브래이션 회로.
  3. 제 2항에 있어서,
    상기 래치부는,
    상기 비교 인에이블 펄스를 클럭 단자에 입력받고, 상기 비교기의 출력단을 D단자에 입력받는 D래치인 것을 특징으로 하는 온 다이 터미네이션 장치의 캘리브래이션 회로.
  4. 제 3항에 있어서,
    상기 디스에이블 제어부는,
    상기 비교기에서 출력되는 현재주기의 비교값과 상기 D래치에서 출력되는 현재주기의 비교값을 입력받는 배타적 노아게이트; 및
    상기 배타적 노아게이트의 출력과 예비 카운터 인에이블 펄스를 입력받아 상기 카운터 인에이블 펄스를 출력하는 앤드게이트
    를 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치의 캘리브래이션 회로.
  5. 제 2항에 있어서,
    상기 디스에이블 제어부는,
    상기 캘리브래이션 회로의 최초 동작시에는 상기 현재주기의 비교값과 상기 이전주기의 비교값-아무런 값도 안가지게 됨-이 다르더라도 상기 카운터 인에이블 펄스를 디스에이블시키지 않는 것을 특징으로 하는 온 다이 터미네이션 장치의 캘리브래이션 회로.
  6. 제 1항에 있어서,
    상기 캘리브래이션 회로는,
    상기 캘리브래이션 코드에 응답해, 내부의 저항들이 온/오프되며 상기 캘리브래이션 노드를 구동하는 캘리브래이션 저항부
    를 더 포함하는 것을 특징으로 하는 온 다이 터미네이션 장치의 캘리브래이션 회로.
  7. 주기적으로 기준전압과 캘리브래이션 노드의 전압을 비교하는 단계;
    상기 기준전압과 상기 캘리브래이션 노드에 대한 이전주기의 비교값과 현재주기의 비교값이 서로 다른지 여부를 판단하는 단계; 및
    상기 이전주기의 비교값과 상기 현재주기의 비교값이 서로 동일한 경우에는 상기 비교값에 응답하여 캘리브래이션 코드를 가감하고, 상기 이전주기의 비교값과 상기 현재주기의 비교값이 서로 상이한 경우에는 상기 캘리브래이션 코드의 가감을 생략하는 단계
    를 포함하는 온 다이 터미네이션 장치의 캘리브래이션 방법.
  8. 제 7항에 있어서,
    상기 판단하는 단계는,
    상기 비교하는 단계에서 생성된 비교값을 주기적으로 저장하는 단계를 포함해 상기 이전 주기의 비교값을 확보하는 것을 특징으로 하는 온 다이 터미네이션 장치의 캘리브래이션 방법.
KR1020080019664A 2008-03-03 2008-03-03 온 다이 터미네이션 장치의 캘리브래이션 회로 및캘리브래이션 방법 KR100893579B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080019664A KR100893579B1 (ko) 2008-03-03 2008-03-03 온 다이 터미네이션 장치의 캘리브래이션 회로 및캘리브래이션 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080019664A KR100893579B1 (ko) 2008-03-03 2008-03-03 온 다이 터미네이션 장치의 캘리브래이션 회로 및캘리브래이션 방법

Publications (1)

Publication Number Publication Date
KR100893579B1 true KR100893579B1 (ko) 2009-04-17

Family

ID=40757816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080019664A KR100893579B1 (ko) 2008-03-03 2008-03-03 온 다이 터미네이션 장치의 캘리브래이션 회로 및캘리브래이션 방법

Country Status (1)

Country Link
KR (1) KR100893579B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397661B2 (en) 2014-11-12 2016-07-19 Samsung Electronics Co., Ltd. On-die termination circuit and on-die termination method
US9805787B2 (en) 2015-11-26 2017-10-31 Samsung Electronics Co., Ltd. Calibration circuit and memory device including the same
CN108427606A (zh) * 2015-11-18 2018-08-21 中工科安科技有限公司 一种调度运动控制器与伺服轴的连接和信息交换的时间片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004032070A (ja) 2002-06-21 2004-01-29 Nec Corp 半導体集積回路のインピーダンス制御方法およびインピーダンス制御回路
KR20060032095A (ko) * 2004-10-11 2006-04-14 삼성전자주식회사 임피던스 교정 회로와 이를 포함하는 집적 회로 및 이를이용한 출력 드라이버의 임피던스 조절 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004032070A (ja) 2002-06-21 2004-01-29 Nec Corp 半導体集積回路のインピーダンス制御方法およびインピーダンス制御回路
KR20060032095A (ko) * 2004-10-11 2006-04-14 삼성전자주식회사 임피던스 교정 회로와 이를 포함하는 집적 회로 및 이를이용한 출력 드라이버의 임피던스 조절 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397661B2 (en) 2014-11-12 2016-07-19 Samsung Electronics Co., Ltd. On-die termination circuit and on-die termination method
CN108427606A (zh) * 2015-11-18 2018-08-21 中工科安科技有限公司 一种调度运动控制器与伺服轴的连接和信息交换的时间片
CN108427606B (zh) * 2015-11-18 2024-04-02 中工科安科技有限公司 一种调度运动控制器与伺服轴的连接和信息交换的时间片管理与控制装置
US9805787B2 (en) 2015-11-26 2017-10-31 Samsung Electronics Co., Ltd. Calibration circuit and memory device including the same

Similar Documents

Publication Publication Date Title
KR101024244B1 (ko) 임피던스 조절 장치
KR100862316B1 (ko) 반도체 메모리장치, 반도체 메모리장치의 ｚｑ캘리브래이션동작 제어회로 및 반도체 메모리장치의 ｚｑ캘리브래이션방법
KR100596781B1 (ko) 온 다이 터미네이션의 종단 전압 조절 장치
US7692446B2 (en) On-die termination device
US9077332B2 (en) Impedance control circuit and semiconductor device including the same
TWI565240B (zh) 阻抗碼產生電路、包括該電路之半導體裝置、及用來設定終端阻抗之方法
KR100866927B1 (ko) 온 다이 터미네이션 회로 및 그의 구동방법
TWI390545B (zh) 校準電路，包含該校準電路之半導體記憶裝置，及操作該校準電路之方法
KR100866928B1 (ko) 적은 전류를 소모하는 온 다이 터미네이션 장치.
KR20080114085A (ko) 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
KR101110795B1 (ko) 임피던스 코드 생성회로 및 이를 포함하는 반도체 장치
KR100985414B1 (ko) 뱅뱅에러를 방지하기 위한 홀드회로 및 뱅뱅에러 방지방법,홀드회로를 포함하는 캘리브래이션 회로와아날로그-디지털 변환기
US8476937B2 (en) Input buffer circuit capable of adjusting variation in skew
US8278973B2 (en) Impedance control circuit and semiconductor device including the same
JP2009252322A (ja) 半導体メモリ装置
KR20080113730A (ko) 온-다이 터미네이션 저항 측정장치 및 반도체 메모리 장치
KR100761359B1 (ko) 온-다이 터미네이션 제어회로 및 방법
US20130162286A1 (en) Impedance code generation circuit and semiconductor memory device including the same
KR100893579B1 (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로 및캘리브래이션 방법
US7667483B2 (en) Circuit and method for controlling termination impedance
US7916560B2 (en) Semiconductor memory device
KR100976414B1 (ko) 캘리브래이션 회로, 온 다이 터미네이션 장치 및 반도체 메모리 장치
KR20120099908A (ko) 임피던스 조절회로
KR20100109143A (ko) 빠른 동작을 하는 캘리브래이션 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee