JP6744605B2 - 送信装置および送受信システム - Google Patents

Description

本発明は、送信装置および送受信システムに関するものである。

特許文献１，２は、ＵＳＢ（Universal Serial Bus）３.１の規格に準拠する信号伝送を行うことができる送受信装置の発明を開示している。これらの文献に記載された送信装置は、途中にＡＣ結合容量が設けられた差動信号線を介して受信装置へ差動信号を送信するものであって、その差動信号線に受信装置が受信可能状態で接続されているか否かを検出するＲＸ-Ｄｅｔｅｃｔ機能を有する。

米国特許第７４２７８７２号明細書 米国特許第８２１２５８７号明細書

本発明者は、特許文献１，２に記載された送信装置では、ＲＸ-Ｄｅｔｅｃｔの際に、差動信号線上に負のコモンモードパルスが生じる場合があり、この負のコモンモードパルスが受信装置中のデバイスを破壊する場合があることを見出した。

本発明は、上記問題点を解消する為になされたものであり、ＲＸ-Ｄｅｔｅｃｔの際の負パルス発生を抑制することができる送信装置、ならびに、このような送信装置および受信装置を備える送受信システムを提供することを目的とする。

本発明の送信装置は、途中にＡＣ結合容量が設けられた差動信号線を介して受信装置へ差動信号を送信する送信装置であって、(1) 差動信号線へ差動信号を出力する出力ドライバと、(2) 基準電位が入力される基準電位入力端と差動信号線との間に直列的に設けられた終端抵抗および第１スイッチと、(3) 第２スイッチを介して差動信号線へコモンモードパルスを出力するパルス発生部と、(4)コモンモードパルスの発生開始後に該コモンモードパルスのレベルが閾値を超えるタイミングを検出する検出部と、(5)第２スイッチをオン状態としてパルス発生部を差動信号線に接続し、出力ドライバをパワーダウンさせ、その後に、第１スイッチをオフ状態として、パルス発生部から差動信号線へコモンモードパルスを出力させる制御部と、を備える。検出部は、差動信号線のうちの何れか一方の信号線のみに接続され、コモンモードパルスの発生開始後に前記一方の信号線上のパルスのレベルが閾値を超えるタイミングを検出してもよい。

本発明の送受信システムは、上記の本発明の送信装置と、この送信装置と差動信号線により接続される受信装置とを備える。受信装置は、送信装置から差動信号線を介して到達した差動信号を入力する入力バッファと、基準電位が入力される基準電位入力端と差動信号線との間に直列的に設けられた終端抵抗およびスイッチとを含む。

本発明によれば、ＲＸ-Ｄｅｔｅｃｔの際の負パルス発生を抑制することができ、この負パルスによる受信装置中のデバイスの破壊を抑制することができる。

図１は、送受信システム１の概略構成を示す図である。 図２は、送信装置１０のパルス発生部１４および検出部１７によるＲＸ-Ｄｅｔｅｃｔを説明するタイミングチャートである。 図３は、送信装置１０の出力ドライバ１１の回路構成例を示す図である。 図４は、送信装置１０のパルス発生部１４の回路構成例を示す図である。 図５は、図４に示されるパルス発生部１４の回路構成を採用した場合の検出部１７に入力される信号のレベル変化を示す図である。 図６は、送信装置１０の検出部１７の回路構成例を示す図である。 図７は、コモンモードパルスのレベルの時間変化を示す図である。 図８は、受信装置２０における負パルスの影響を説明する図である。 図９は、本実施形態の送信装置１０の構成を示す図である。 図１０は、本実施形態の送信装置１０の制御部１８によるＲＸ-Ｄｅｔｅｃｔの際の制御シーケンスを示すフローチャートである。 図１１は、本実施形態の送信装置１０の制御部１８によるＲＸ-Ｄｅｔｅｃｔの際の制御シーケンスにおける各信号のタイミングチャートである。

以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。本発明は、これらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

図１は、送受信システム１の概略構成を示す図である。送受信システム１は、送信装置１０、および、この送信装置１０と差動信号線３０により接続される受信装置２０を備えている。

差動信号線３０は、途中にＡＣ結合容量３２ａが設けられた第１信号線３１ａと、途中にＡＣ結合容量３２ｂが設けられた第２信号線３１ｂとからなる。ＡＣ結合容量３２ａ，３２ｂの容量値は７５ｎＦ〜２６５ｎＦである。

送信装置１０は、出力端１０ａ，１０ｂから差動信号線３０を介して受信装置２０へ差動信号を送信する。送信装置１０は、出力ドライバ１１、終端抵抗１２ａ，１２ｂ、第１スイッチ１３、パルス発生部１４および検出部１７を備える。出力ドライバ１１は、差動信号線３０へ送出すべき差動信号を出力する。

終端抵抗１２ａ，１２ｂおよび第１スイッチ１３は、固定の基準電位が入力される基準電位入力端と差動信号線３０との間に直列的に設けられている。すなわち、終端抵抗１２ａおよび第１スイッチ１３は、基準電位入力端と第１信号線３１ａとの間に直列的に設けられている。終端抵抗１２ｂおよび第１スイッチ１３は、基準電位入力端と第２信号線３１ｂとの間に直列的に設けられている。

パルス発生部１４および検出部１７は、ＲＸ-Ｄｅｔｅｃｔを行うものである。パルス発生部１４は、差動信号線３０へコモンモードパルスを出力する。検出部１７は、コモンモードパルスの発生開始後に該コモンモードパルスのレベルが閾値を超えるタイミングを検出する。パルス発生部１４から出力されるコモンモードパルスは、出力ドライバ１１から出力される差動信号と異なり、第１信号線３１ａおよび第２信号線３１ｂにおいて互いに同電位のパルスである。したがって、検出部１７は、第１信号線３１ａおよび第２信号線３１ｂのうちの何れか一方のパルスのレベルを閾値と比較してもよい。

受信装置２０は、送信装置１０から差動信号線３０を介して入力端２０ａ，２０ｂに到達した差動信号を受信する。受信装置２０は、入力バッファ２１、終端抵抗２２ａ，２２ｂおよびスイッチ２３を備える。入力バッファ２１は、差動信号を入力して、その入力した信号の増幅、歪み補償および波形整形などの処理を行う。

終端抵抗２２ａ，２２ｂおよびスイッチ２３は、固定の基準電位が入力される基準電位入力端と差動信号線３０との間に直列的に設けられている。すなわち、終端抵抗２２ａおよびスイッチ２３は、基準電位入力端と第１信号線３１ａとの間に直列的に設けられている。終端抵抗２２ｂおよびスイッチ２３は、基準電位入力端と第２信号線３１ｂとの間に直列的に設けられている。

送信装置１０の終端抵抗１２ａ，１２ｂおよび受信装置２０の終端抵抗２２ａ，２２ｂは、高速伝送（例えば１０Ｇｂｐｓ）の為に設けられており、例えば４５Ωの抵抗値を有する。

差動信号線３０に受信装置２０が接続されていない場合や、差動信号線３０に受信装置２０が接続されていてもスイッチ２３がオフ状態である場合には、送信装置１０は、パルス発生部１４および検出部１７によるＲＸ-Ｄｅｔｅｃｔにより、差動信号線３０に受信装置２０が受信可能状態で接続されていないと判断する。そして、この場合には、送信装置１０は、出力ドライバ１１からの差動信号の送出を停止させ、出力ドライバ１１をパワーダウンさせることで消費電力を低減することができる。

図２は、送信装置１０のパルス発生部１４および検出部１７によるＲＸ-Ｄｅｔｅｃｔを説明するタイミングチャートである。ＲＸ-Ｄｅｔｅｃｔの際には、先ず、出力ドライバ１１をパワーダウンさせ、第１スイッチ１３をオフ状態とする。

その後、パルス発生部１４は、パルス出力指示信号ＲＤＩＮ（図２（ａ））が有意レベル（ハイレベル）である期間（ｔ１〜ｔ３）、差動信号線３０へコモンモードパルスを出力する。このとき、検出部１７に入力される信号（図２（ｂ））のレベル上昇の速さは、ＡＣ結合容量３２ａ，３２ｂ（および寄生容量）の充電の速さに応じたものとなる。すなわち、差動信号線３０に受信装置２０が受信可能状態で接続されていない場合には、ＡＣ結合容量３２ａ，３２ｂの充電は速いので、検出部１７に入力される信号のレベル上昇も速い。逆に、差動信号線３０に受信装置２０が受信可能状態で接続されている場合には、ＡＣ結合容量３２ａ，３２ｂの充電は遅いので、検出部１７に入力される信号のレベル上昇も遅い。

検出部１７は、コモンモードパルスの発生開始時刻ｔ１後に該コモンモードパルスのレベルが閾値Ｖthを超えるタイミングを検出することで（図２（ｃ））、差動信号線３０に受信装置２０が受信可能状態で接続されているか否かを判定することができる。このとき、コモンモードパルスの発生開始時刻ｔ１からコモンモードパルスのレベルが閾値Ｖthを超える時刻ｔ２までの時間τを求め、この時間τの長さによって、差動信号線３０に受信装置２０が受信可能状態で接続されているか否かを判定してもよい。或いは、コモンモードパルスの発生開始時刻ｔ１から一定時間だけ経過した時点においてコモンモードパルスのレベルが閾値Ｖthを超えているか否かによって、差動信号線３０に受信装置２０が受信可能状態で接続されているか否かを判定してもよい。

図３は、送信装置１０の出力ドライバ１１の回路構成例を示す図である。出力ドライバ１１は、ｎｐｎバイポーラトランジスタ１１１〜１１５、定電流源１１６および抵抗器１１７を含む。

定電流源１１６は、トランジスタ１１１のコレクタおよびトランジスタ１１３のベースと電源電位端との間に設けられている。トランジスタ１１３のコレクタは、電源電位端に接続されている。トランジスタ１１１，１１２のエミッタは、接地電位端に接続されている。トランジスタ１１１，１１２のベースは、トランジスタ１１３のエミッタに接続されている。これらトランジスタ１１１〜１１３および定電流源１１６は、カレントミラー回路を構成しており、トランジスタ１１２のコレクタからエミッタへ一定の電流を流すことができる。抵抗器１１７は、トランジスタ１１３のエミッタと接地電位端との間に設けられている。

トランジスタ１１４，１１５のエミッタは、トランジスタ１１２のコレクタに接続されている。トランジスタ１１４のコレクタは、出力端１０ａに接続されている。トランジスタ１１５のコレクタは、出力端１０ｂに接続されている。トランジスタ１１４，１１５のベースに差動信号が入力され、この差動信号が増幅された信号がトランジスタ１１４，１１５のコレクタから出力される。

一般に、出力ドライバは、ＭＯＳトランジスタにより構成されるより、バイポーラトランジスタにより構成される方が、電流駆動力が大きいので、高速伝送を行う上で有利である。定電流源１１６をオフ状態とすることで、出力ドライバ１１をパワーダウンすることができる。

図４は、送信装置１０のパルス発生部１４の回路構成例を示す図である。パルス発生部１４は、差動アンプ１４１、抵抗器１４２、定電流源１４３およびスイッチ１４４〜１４６を含む。

抵抗器１４２は、差動アンプ１４１の非反転入力端子と電源電位端との間に設けられていている。定電流源１４３は、差動アンプ１４１の非反転入力端子と接地電位端との間に設けられていている。スイッチ１４４は、差動アンプ１４１の出力端子と電源電位端との間に設けられていている。スイッチ１４５は、差動アンプ１４１の反転入力端子と出力端子との間に設けられていている。スイッチ１４６は、差動アンプ１４１の反転入力端子と接地電位端の間に設けられていている。差動アンプ１４１の出力端子からの出力がパルス発生部１４の出力となる。

電源電位端の電位レベルをＶccとし、抵抗器１４２の抵抗値をＲ_１とし、定電流源１４３に流れる電流をＩ_１とする。スイッチ１４４〜１４６は、パルス出力指示信号ＲＤＩＮのレベルに応じてオン／オフする。パルス出力指示信号ＲＤＩＮがハイレベルであるとき、スイッチ１４４，１４６がオン状態となって、スイッチ１４５がオフ状態となり、パルス発生部１４の整定時の出力はＶccとなる。パルス出力指示信号ＲＤＩＮがローレベルであるとき、スイッチ１４４，１４６がオフ状態となって、スイッチ１４５がオン状態となり、パルス発生部１４の整定時の出力はＶstart（＝Ｖcc−Ｒ_１Ｉ_１）となる。

図５は、図４に示されるパルス発生部１４の回路構成を採用した場合の検出部１７に入力される信号のレベル変化を示す図である。実線は、差動アンプ１４１を設けた図４の構成の場合を示し、破線は、差動アンプ１４１を設けない構成の場合を示す。図４に示されるパルス発生部１４の回路構成を採用することで、検出部１７に入力される信号のレベルがＶccからＶstartへ整定するのに要する時間を短縮することができる。

図６は、送信装置１０の検出部１７の回路構成例を示す図である。検出部１７は、比較回路１７１、抵抗器１７２および定電流源１７３を含む。

比較回路１７１の第１入力端子に入力される電位Ｖinは、差動信号線３０の電位である。抵抗器１７２は、比較回路１７１の第２入力端子と電源電位端との間に設けられている。定電流源１７３は、比較回路１７１の第２入力端子と接地電位端との間に設けられている。電源電位端の電位レベルをＶccとし、抵抗器１７２の抵抗値をＲ_２とし、定電流源１７３に流れる電流をＩ_２とすると、比較回路１７１の第２入力端子に入力される電位Ｖthは Ｖcc−Ｒ_２Ｉ_２となる。

比較回路１７１は、入力電位Ｖinと閾値電位Ｖthとを大小比較して、入力電位Ｖinが閾値電位Ｖth以上であるとき、ハイレベルの信号を出力する。比較回路１７１は、入力電位Ｖinが閾値電位Ｖth未満であるとき、ローレベルの信号を出力する。比較回路１７１の出力信号がローレベルからハイレベルに転じたタイミングが、入力電位Ｖin（コモンモードパルスのレベル）が閾値電位Ｖthを超えたタイミングとなる。

次に、以上までに説明した送信装置１０の構成においてＲＸ-Ｄｅｔｅｃｔの際に差動信号線３０上に負パルスが生じる場合があることについて説明する。ＲＸ-Ｄｅｔｅｃｔの際に、第１スイッチ１３をオフ状態とすると、出力端１０ａ、１０ｂはハイインピーダンス状態となる。出力ドライバ１１の通常動作時に、出力端１０ａ、１０ｂがハイインピーダンス状態となると、差動信号線３０上に負パルスが生じる場合があり、この負パルスが受信装置２０中のデバイスを破壊する場合がある。

このことについて図３、図７および図８を用いて説明する。図３に示される出力ドライバ１１の構成において、定電流源１１６をオフ状態とすることで、出力ドライバ１１をパワーダウン状態とすることができる。

図７は、コモンモードパルスのレベルの時間変化を示す図である。コモンモードパルスの発生開始時刻ｔ１より前の時刻ｔ０までは、出力ドライバ１１が動作状態であって、第１スイッチ１３がオン状態であり、出力ドライバ１１のコモン電位はＶcmoutである。時刻ｔ０に、第１スイッチ１３をオフ状態とした後、出力ドライバ１１をパワーダウンさせ、パルス発生部１４を出力端１０ａ，１０ｂに接続すると、差動信号線３０上の電位は、コモンモードパルスのローレベルＶstartより低い値に瞬間的になり、負パルスとなる。コモンモードパルスのローレベルＶstartは、出力ドライバ１１のコモン電位Ｖcmoutより低い。

図８は、受信装置２０における負パルスの影響を説明する図である。受信装置２０の入力バッファ２１は、差動信号線３０を介して到達した信号をＭＯＳトランジスタのゲートに入力する。通常、入力バッファ２１がパワーダウン状態であるとき、信号を入力するＭＯＳトランジスタのゲートは接地電位とされる。ＭＯＳトランジスタのゲートに負パルスが入力されると、ＭＯＳトランジスタの寄生ダイオードがオン状態となって大電流が流れ、これに因りＭＯＳトランジスタが破壊される場合がある。

以下に説明する本実施形態の送信装置１０は、このような負パルスの発生を抑制することを意図したものである。図９は、本実施形態の送信装置１０の構成を示す図である。送信装置１０は、出力ドライバ１１、終端抵抗１２ａ，１２ｂ、第１スイッチ１３、パルス発生部１４、出力抵抗１５ａ，１５ｂ、第２スイッチ１６、検出部１７、制御部１８および抵抗器１９ａ，１９ｂを備える。これらのうち、出力ドライバ１１、終端抵抗１２ａ，１２ｂ、第１スイッチ１３、パルス発生部１４および検出部１７については既に説明した。

出力抵抗１５ａ，１５ｂおよび第２スイッチ１６は、パルス発生部１４の出力端と差動信号線３０との間に直列的に設けられている。すなわち、出力抵抗１５ａおよび第２スイッチ１６は、パルス発生部１４の出力端と第１信号線３１ａとの間に直列的に設けられている。出力抵抗１５ｂおよび第２スイッチ１６は、パルス発生部１４の出力端と第２信号線３１ｂとの間に直列的に設けられている。抵抗器１９ａ，１９ｂは、差動信号線３０と検出部１７の入力端との間に設けられている。

制御部１８は、第１スイッチ１３のオン／オフを制御する為のＯＴＥＲＭ信号を出力し、ＯＴＥＲＭ信号がハイレベルであるときに第１スイッチ１３をオン状態とし、ＯＴＥＲＭ信号がローレベルであるときに第１スイッチ１３をオフ状態とする。制御部１８は、第２スイッチ１６のオン／オフを制御する為のＴＤＳ信号を出力し、ＴＤＳ信号がハイレベルであるときに第２スイッチ１６をオン状態とし、ＴＤＳ信号がローレベルであるときに第２スイッチ１６をオフ状態とする。

制御部１８は、出力ドライバ１１の通常動作／パワーダウンを制御するためのＰＤ信号を出力し、ＰＤ信号がハイレベルであるときに出力ドライバ１１を通常動作状態とし、ＰＤ信号がローレベルであるときに出力ドライバ１１をパワーダウン状態とする。制御部１８は、パルス発生部１４のコモンモードパルスの発生を制御するためのパルス出力指示信号ＲＤＩＮを出力する。また、制御部１８は、検出部１７の動作を制御する。

図１０は、本実施形態の送信装置１０の制御部１８によるＲＸ-Ｄｅｔｅｃｔの際の制御シーケンスを示すフローチャートである。図１１は、本実施形態の送信装置１０の制御部１８によるＲＸ-Ｄｅｔｅｃｔの際の制御シーケンスにおける各信号のタイミングチャートである。

制御部１８は、時刻ｔａに、ＴＤＳ信号をハイレベルに転じて、第２スイッチ１６をオン状態とし、パルス発生部１４を差動信号線３０に接続する（ステップＳ１）。制御部１８は、時刻ｔａ後の時刻ｔｂに、ＰＤ信号をローレベルに転じて、出力ドライバ１１をパワーダウンさせる（ステップＳ２）。

制御部１８は、時刻ｔｂの後の時刻ｔｃに、ＯＴＥＲＭ信号をローレベルに転じて、第１スイッチ１３をオフ状態とし、終端抵抗１２ａ，１２ｂをオフ状態とする（ステップＳ３）。そして、制御部１８は、時刻ｔｃの後の時刻ｔ１に、パルス出力指示信号ＲＤＩＮをハイレベルに転じて、パルス発生部１４から差動信号線３０へコモンモードパルスを出力させる（ステップＳ４）。

なお、コモンモードパルスの発生開始時刻ｔ１後に検出部１７によりコモンモードパルスのレベルが閾値を超える時刻ｔ２を確実に検出する為に、コモンモードパルスのレベルの上昇は急峻でない方が好ましく、その為には、出力抵抗１５ａ，１５ｂの抵抗値は比較的高い方が好ましい。また、第２スイッチ１６の寄生容量の影響による高周波特性の悪化を抑制する為にも、出力抵抗１５ａ，１５ｂの抵抗値は比較的高い方が好ましい。出力抵抗１５ａ，１５ｂの抵抗値は数ｋΩとするのが好ましい。

一方で、終端抵抗１２ａ，１２ｂの抵抗値は４５Ωとされる。コモンモードパルス発生時に第１スイッチ１３がオン状態であると、コモンモードパルスの振幅は、終端抵抗１２ａ，１２ｂおよび出力抵抗１５ａ，１５ｂにより分圧されて小さくなる。このことから、コモンモードパルス発生の際には第１スイッチ１３をオフ状態とする。

本実施形態の送信装置１０は、ＲＸ-Ｄｅｔｅｃｔの際に上記のような制御シーケンスを行うことにより、負パルス発生を抑制することができ、この負パルスによる受信装置２０中のデバイスの破壊を抑制することができる。

１…送受信システム、１０…送信装置、１０ａ，１０ｂ…出力端、１１…出力ドライバ、１２ａ，１２ｂ…終端抵抗、１３…第１スイッチ、１４…パルス発生部、１５ａ，１５ｂ…出力抵抗、１６…第２スイッチ、１７…検出部、１８…制御部、２０…受信装置、２０ａ，２０ｂ…入力端、２１…入力バッファ、２２ａ，２２ｂ…終端抵抗、２３…スイッチ、３０…差動信号線、３１ａ…第１信号線、３１ｂ…第２信号線、３２ａ…ＡＣ結合容量、３２ｂ…ＡＣ結合容量。

Claims (3)

1. 途中にＡＣ結合容量が設けられた差動信号線を介して受信装置へ差動信号を送信する送信装置であって、
   前記差動信号線へ前記差動信号を出力する出力ドライバと、
   基準電位が入力される基準電位入力端と前記差動信号線との間に直列的に設けられた終端抵抗および第１スイッチと、
   第２スイッチを介して前記差動信号線へコモンモードパルスを出力するパルス発生部と、
   前記コモンモードパルスの発生開始後に該コモンモードパルスのレベルが閾値を超えるタイミングを検出する検出部と、
   前記第２スイッチをオン状態として前記パルス発生部を前記差動信号線に接続し、前記出力ドライバをパワーダウンさせ、その後に、前記第１スイッチをオフ状態として、前記パルス発生部から前記差動信号線へ前記コモンモードパルスを出力させる制御部と、
   を備える送信装置。
2. 前記検出部は、前記差動信号線のうちの何れか一方の信号線のみに接続され、前記コモンモードパルスの発生開始後に前記一方の信号線上のパルスのレベルが閾値を超えるタイミングを検出する、
   請求項１に記載の送信装置。
3. 請求項１または２に記載の送信装置と、この送信装置と差動信号線により接続される受信装置とを備え、
   前記受信装置が、前記送信装置から前記差動信号線を介して到達した差動信号を入力する入力バッファと、基準電位が入力される基準電位入力端と前記差動信号線との間に直列的に設けられた終端抵抗およびスイッチとを含む、
   送受信システム。

Images