JP5528044B2 - 供給電圧上に変調された多段信号の受信段および受信方法 - Google Patents

Description

本発明は、例えばセンサと制御装置との間で行われる有線データ伝送から出発する。線路に給電するために、供給電圧と伝送すべきデータ信号の両方が同じ線路を介して伝送される。本発明の分野は、データ信号を供給電圧線路から抽出することである。

従来技術によれば、データは供給電圧に重畳されたパルス、有利には矩形パルスによって伝送される。例えば伝送技術ＰＳＩ５（端末センサインタフェース５）では２芯線路が使用され、この線路が分離されたセンサを電子制御回路に接続するために使用される。ＰＳＩ５インタフェースによる伝送の際には、非常に大きな時定数を有するローパスフィルタが使用される。このローパスフィルタは、電圧フェーズでの緩慢な電圧変化により生じる直流成分の変動を補償する。ローパスフィルタはＲＣ回路として構成されており、キャパシタンスは非常に大きな値を有することができる。なぜなら時定数ＲＣは電圧変調のパルス幅に対して約係数５０であるべきだからである。キャパシタンスは外部キャパシタンスとして設けることができる。なぜなら集積回路による解決手段では、非常に大きなＳＩ面積が必要となることがあるからである。キャパシタンスないしは非常に高い抵抗を集積することは、製造コストと構成部材コストの増大を招く。とりわけ時定数が大きいため、各データ受信の前の初期化フェーズで充電ないし放電が必要である。したがって従来技術によるメンテナンスでは、ある程度の時間後に初めて運転可能となる。

したがって本発明の課題は、初期化のためのコストならびに時間が少なく、さらにパルス幅が時定数を決定しない受信回路および所属の受信方法を提供することである。本発明のさらなる課題は、パルス検出だけでなくパルス幅も検出できるようにすることである。

上記課題は本発明により、供給電圧上に変調された多段信号の受信段であって、
供給電位端子と、アース電位端子と、ローパスフィルタと、ハイ比較器と、ロー比較器と、ハイ閾値発生器と、ロー閾値発生器とを有し、
前記ローパスフィルタの入力端は供給電位端子とアース電位端子に接続されており、出力端はローパスフィルタリングされた出力信号を出力し、
前記ハイ比較器は、ハイ閾値と、出力端と、受信信号入力端を有し、
前記受信信号入力端は、ローパスフィルタリングされた出力信号を受信するようにローパスフィルタの出力端と接続されており、
前記ロー比較器は、ロー閾値と、出力端と、受信信号入力端を有し、
前記受信信号入力端は、ローパスフィルタリングされた出力信号を受信するようにローパスフィルタの出力端と接続されており、
前記ハイ閾値発生器は、ローパスフィルタリングされた出力信号がハイ閾値より小さい場合、ハイ閾値を上昇させ、前記ローパスフィルタリングされた出力信号がハイ閾値より大きい場合、ハイ閾値を下降させるように構成されており、
前記ロー閾値発生器は、ローパスフィルタリングされた出力信号がロー閾値より小さい場合、ロー閾値を上昇させ、前記ローパスフィルタリングされた出力信号がロー閾値より大きい場合、ロー閾値を下降させるように構成されている、ことを特徴とする受信段によって解決される。

本発明は、安価で簡単な回路により実現される。本発明は、電流供給電源網の検出すべき変動への難しい適合を必要としない。本発明は、待機時間なしで直ちに使用することができる。本発明により、例えば自動車内の電圧供給を介して伝送されるデータを受信することができる。とりわけ本発明は、自動車の車載電源から直接または制御装置を介して給電される電圧供給線路を介してデータを伝送するのに適する。本発明により、自動車に使用される制御装置から外部センサへの、および外部センサから制御装置へのデータ伝送が可能になる。とりわけ本発明は、固定値に拘束されない直流電圧上に変調されたデータを伝送するのに適する。

本発明は、直流電圧成分を変調された制御信号から分離するのにフィルタを必要としない。したがってコイルおよびキャパシタンスのようなエネルギ蓄積素子を最少にして構成することができる。これらのエネルギ蓄積素子は、とりわけ集積回路への組込みの際に取扱いが困難である。信号変調に起因しない電圧変動に追従することが、本発明により所定の時定数なしで可能である。この追従速度は、従来技術での受信器よりも数倍大きく構成することができる。従来技術の受信器では、直流電圧を分離するために直列容量結合が用いられている。これにより基本的に格段に高いデータ速度が可能になり、さらに本発明の時定数は既知のパルス幅または既知のパルス幅間隔に適合すれば良いだけである。本発明により、とりわけ高い集積密度が可能になり、構成部材値の精度に高い要求は課せられない。本発明は、集積回路の外に離散的構成部材を必要としない。

本発明では、変調されたデータ信号がコンパレータにより検出される。このコンパレータは閾値としての固定の電圧基準値により動作するのではなく、供給電圧により変化する閾値を有する。変調された信号を分離するためにコンパレータが設けられている。このコンパレータは、供給電圧から導出される信号と、同様に供給電圧から導出されるが付加的にローパスフィルタリングされた信号の両方を受け取る。２つのコンパレータが使用される。１つのコンパレータは、変調信号のハイレベル（正確にはハイレベルに至る上昇縁）を検出し、１つのコンパレータは変調信号のローレベル（正確にはローレベルに至る下降縁）を検出する。

このために、供給電位端子とアース電位端子が設けられており、アース電位端子には完全に変調された電圧が印加される。ローパスフィルタならびに比較器はそれらの入力信号を、供給電位端子とアース電位端子から、有利には分圧器を介して受け取る。分圧器は、供給電位端子とアース電位端子との間に印加される電圧を分圧する。したがって比較器は、分圧器によって分圧された供給電圧に相応する、ローパスフィルタリングされた信号を受け取る。一方、比較器にはそれぞれ閾値が設けられている。この閾値は、供給電圧信号からローパスフィルタリングなしで導出され、第１の入力端を介してそれぞれの比較器に供給される。これに対して第２の入力端はローパスフィルタの出力端と接続されており、分圧器のローパスフィルタリングされた信号を検出する。これにより、面積の小さい低電圧構成素子を信号網の比較的前段に使用することができる。

本発明によれば、閾値はそれぞれの閾値発生器により形成される。この閾値発生器はそれぞれの閾値を比較器の出力信号にしたがい適合する。これによってそれぞれの閾値を上回る際、または下回る際にそれぞれの閾値は付加的に下降または上昇される。これによってちょうど下回った閾値または上回った閾値は、比較器の目下の受信信号からさらに離れる。したがって比較器の閾値をそれぞれ上回る際または下回る際には安定状態が生じ、閾値の下降または上昇は、供給電圧のエラーまたは電圧跳躍から生じる閾値の上回りないし下回りを阻止する。

したがって本発明は、閾値の上回りないし下回りの検出に焦点を合わせる。閾値の適合とこの閾値適合に焦点を合わせることにより、所期の信号変調により生じたものではない供給電圧の変動が結果に影響を及ぼさなくなる。一方で、下降の大きさないし上昇の大きさにより、本発明は信号変調による振幅変動に適合することができる。これにより信号変調の成分ではない供給電圧の小さな変動が結果に入り込まなくなる。他方で、ローパスフィルタは信号変調のパルス幅に適合することができる。これにより時間経過に関しても検出は変調自体に焦点が合わされる。このパルス幅とは異なる供給電圧中の変化は供給電圧から分離され、結果には入り込まない。

各比較に対して有利には分圧回路が設けられており、分圧回路の両外側端子は供給電位とアース電位に接続されている。したがって各分圧回路は、供給電位端子とアース電位端子との間に印加される供給電圧を分圧する。比較器には分圧器を介して閾値が供給される。したがってコンパレータの閾値入力端はそれぞれの分圧回路と接続されており、とりわけ供給電位とアース電位との間の分圧回路のタップと接続されている。

各比較器の分圧回路には、有利には所属の閾値発生器が接続されている。したがって閾値発生器は分圧回路を介して閾値を調整することができる。

第１の視点では、閾値発生器は分圧器の外にあり、この分圧器と接続されている。分圧器はそれぞれの比較器の閾値入力端と接続されている。したがって閾値発生器は分圧回路を介して比較器の閾値入力を調整する。

しかし別の視点では、閾値発生器の一部が分圧回路によって実現される。なぜならこの分圧回路は分圧された供給電圧を外部の閾値入力と結合するからである。この視点によれば、閾値発生器の一部は分圧回路によって設けられる。なぜならこの分圧回路は閾値の適合を、分圧された供給電圧が外部信号（すなわち分圧回路の外の信号）により閾値を変化させることによって行うからである。

分圧回路には有利には直列に接続された４つの抵抗が設けられている。分圧回路の外側端子は供給電圧に接続されており、中間タップは一方ではそれぞれの閾値入力端への端子に接続されている。閾値を変化させる外部信号を入力するための別の端子も設けられている。択一的に分圧回路に３つの抵抗を設けることができる。この場合、生じた２つのタップの一方は比較器の閾値入力端への端子として、他方は閾値を変化させる外部信号の端子として使用される。有利には比較器のすべての分圧器は同じであり、場合によりそれらのタップ接続の点でだけ異なっている。さらにローパスフィルタリングのために１つの分圧器が設けられている。この分圧器は有利には比較器の分圧器と同じ分圧比を有する。

ローパス分圧回路は、直列抵抗と並列抵抗を有する。並列抵抗はローパスフィルタのコンデンサに並列に接続されている。並列抵抗は一方ではコンデンサとともにローパスフィルタを形成し、他方では直列抵抗とともに分圧器を形成する。ローパス分圧回路の抵抗は有利には、コンパレータの閾値入力端と接続されたタップに関連して比較器の分圧回路と同じような特性を有する。直列抵抗と並列抵抗の抵抗値は、コンパレータの分圧回路に抵抗値に相応することができる。直列抵抗と並列抵抗は、コンパレータの閾値入力端と接続されたタップを供給電位端子ないしアース電位端子と接続する。

比較器から出力された結果は有利には記憶素子によって中間記憶される。記憶素子は有利にコンパレータの数と同じ入力端を有し、コンパレータの結果を記憶する。本発明は２進信号に適するものである。すなわち正確に２つの異なるレベル（ハイとロー）を備える多段信号に適するものである。しかし本発明は基本的に、供給電圧上で少なくとも３つのレベルの形態に変調された値離散的信号に対しても使用することができる。しかし有利には２段信号が供給電圧上で変調されている。したがって記憶素子は、一方の比較器（ハイ比較器）と接続された入力端と、他方の比較器（ロー比較器）と接続された入力端を有する。接続は直接行うことができる。または供給電圧線路での障害をフィルタリングないし抑圧するために、グリッチフィルタを介して行うこともできる。記憶素子は有利にはフリップフロップであり、とりわけＲＳフリップフロップである。ここでＲＳフリップフロップのＳ端子（セット入力端）はハイ比較器の出力端と接続されており、Ｒ端子（リセット入力端）はロー比較器の出力端と接続されている。グリッチフィルタは、Ｒ入力端およびＳ入力端での許容されない入力を回避するために必要である。グリッチフィルタはオプションであり、例えばローパスフィルタによって置換することができる。またはＪＫフリップフリップ（これは記憶素子でもある）の相応の回路により実現することができる。グリッチフィルタの他に、論理結合回路を設けることもできる。この論理結合回路は、例えば入力信号が許容されない場合、コンパレータの両方の信号を、許容される入力信号がＲＳフリップフロップに対して生じるように相互に結合する。コンパレータは有利には供給電圧から給電され、記憶素子、場合により所属の結合回路またはグリッチフィルタも供給電圧により給電される。

両比較器は２進受信段の場合、または２進受信方法の場合、コンパレータまたは演算増幅器として構成されており、有利にはそれぞれ２つの入力端を有する２つのコンパレータまたは演算増幅器として構成されている。各比較器は有利には、それぞれ１つの非反転入力端と反転入力端を有する。ハイ比較器の非反転入力端は有利にはハイ閾値入力端であり、反転入力端はローパス分圧器と接続された受信信号端子である。ロー比較器の非反転入力端は有利にはロー比較器の受信信号端子を形成し、ローパス分圧回路ないしローパスフィルタと接続されている。ロー比較器の反転入力端はローパス分圧器と接続されており、したがってロー閾値入力端を形成する。前つづりのハイとローは、ハイレベルに至る上昇縁を検出するコンパレータ（ハイコンパレータ）ないし、ローレベルに至る下降縁を検出するコンパレータ（ローコンパレータ）に関連する。

閾値発生器は、有利には所属の比較器の分圧回路を介して比較器ないし比較器の閾値入力端と接続されている。基本的に１つの閾値発生器だけを両方の（またはすべての）閾値入力端に対して設ければ良い。しかし有利には各比較器に対して１つの閾値発生器が設けられる。基本的に閾値発生器は所属の比較器と、入力結合回路を介して接続することができる。有利な実施形態では、コンパレータに所属する分圧回路の一部が入力結合回路と見なされる。入力結合回路により、閾値を変化させる外部信号を供給することができる。すなわち（外部の）閾値発生器の信号を供給することができる。入力結合回路はこの信号を供給電圧信号（すなわち分圧された供給電圧信号）と混合する。

閾値発生器はフィードバック回路とドライバ段を有する。フィードバック回路はその入力信号を所属の比較器の出力端に関連付ける。ドライバ段は、比較器の出力端から帰還結合された信号を所属の入力結合回路に供給し、これによりコンパレータの閾値を変化させる。これにより、両方の入力信号が接近しても、それぞれの入力コンパレータについて常に十分なＳ／Ｎ比が存在するようになる。これによってコンパレータ発振が阻止される。ドライバ段はデジタルまたはアナログドライバ段とすることができ、制御可能な電流源または制御可能な電圧源である。有利には、２進信号をその入力に依存して出力するドライバ段が使用される。２進信号は実質的に２つのレベル状態を取る信号である。別のドライバ段は、下側入力電圧間隔に対して、例えば１つの小さな電流だけを送出し、下側間隔を越える入力電圧から、有利には高い感度を以て入力電圧とともに上昇する。これは上側入力電圧間隔からはハイレベルを供給するためである。ドライバ段は、ダブルインバータ回路、非反転ドライバ回路、エミッタフォロワ回路、またはコレクタフォロワ回路により形成することができる。比較器（ないし各比較器）の出力信号は、ドライバ段を介して比較器の閾値入力端にフィードバックされる。ドライバ出力信号は供給電圧から導出された信号と結合され、例えば加算される。供給電圧から導出された信号は有利には、所属の分圧回路のタップの信号である。ドライバ段は有利には供給電圧から電気線路により給電される。

帰還結合は有利には、ドライバが所属の比較器の出力により制御され、ドライバの出力信号が分圧回路（すなわちロー分圧回路またはハイ分圧回路）に供給されることによって行われる。このために分圧回路は有利にはフィードバックタップを有している。このフィードバックタップは、比較器の閾値入力端と接続されたタップとは異なっている。これにより閾値は、一方では分圧器（および供給電圧）により、他方では帰還結合されたコンパレータ信号により形成される。コンパレータの出力を使用するフィードバック回路の代わりに、付加的回路を設けることもできる。この付加的回路は、供給電圧（またはそこから変換された信号）とローパスフィルタリングされた信号との比較結果を表す信号を出力する。これにより比較器の閾値入力端と接続された結合回路により閾値は比較結果にしたがって変化される。

とくに簡単な実施形態では、ローパスフィルタがキャパシタンスによって形成され、このキャパシタンスには並列抵抗が接続される。これによりキャパシタンスおよび並列抵抗と接続された直列抵抗とともに、一方ではローパスフィルタが形成され、他方ではローパス分圧回路が形成される。コンデンサと接続されていない方の直列抵抗の端部は、供給電位端子と接続されている。これに対して直列抵抗と接続されていない方の並列抵抗およびコンデンサの端部は、アース電位端子と接続されている。コンデンサ、並列抵抗および直列抵抗間の結合点はアース電位端子（または供給電位端子）とともにローパスフィルタの出力端を形成する。このローパスフィルタはコンパレータの受信信号入力端と接続されている。基本的に一次のローパスフィルタの代わりに、より高次のローパスフィルタを形成することもできる。並列抵抗とコンデンサにより形成される一次ローパスフィルタの時定数は、Ｒ×Ｃの積によって与えられる。この時定数は、入力信号が跳躍する際の上昇速度を規定する。時定数は有利には変調された信号のパルス幅に適合される。これによりローパスフィルタと受信段全体は変調された信号に最適に応答することができる。（例えば一次の）ローパスフィルタの時定数は信号のパルス幅と同じオーダにあり、有利にはパルス幅の最大１０％、最大２０％、最大３０％、最大５０％、最大７５％、最大１００％、最大１５０％、または最大２００％である。変調された信号のパルスの長さの１０〜４０％、有利には１５〜３０％に相当する時定数を有する（一次）ローパスフィルタがとくに有利である。このようにしてローパスフィルタの数値設定により、受信段は予期される変調信号に適合することができる。同じようにして閾値発生器は変調信号に適合することができる。この場合閾値は、変調信号の電圧変位のオーダに相当する大きさだけ上昇または下降される。有利にはこの大きさは、供給電圧に変調される信号の電圧変位の１０％から３００％、有利には２０％から１００％、とくに有利には２５％から７５％の大きさである。

本発明は、本発明による受信段、ならびに変調信号の本発明による受信方法を含む。ローパスフィルタの方法ステップはローパスフィルタによって実行される。比較のステップは、受信段の比較器によって実行される。閾値は、閾値発生器によって適合される。この閾値発生器は、閾値を比較結果にしたがって上昇または下降させる。比較器の分圧器ないし分圧回路は、一方で供給電圧を分圧する役目と、他方で閾値発生器の出力を分圧された電圧と結合し、これにより閾値を比較結果にしたがって上昇または下降させるという役目を有する。結果は記憶素子によって記憶される。この記憶素子は場合により結果を論理結合し、結合された結果を記憶する。ローパスフィルタリングは有利にはロ―パスフィルタの特性にしたがって実行され、比較は比較器により行われ、閾値は閾値発生器により形成される。

供給電圧は変調された多段信号と、供給電位端子とアース電位端子との間の電圧差として結合されて存在する。したがって端子電圧として、供給電圧と変調信号とが結合された電圧が出力される。この端子電圧は、供給電位端子とアース電位端子との電圧差に相当する。

すでに理解されるように本発明は、とりわけ自動車の直流車載電源内でのデータ伝送に適する。本発明は、センサから制御装置にデータを伝送するために設けられる。この制御装置にはセンサとの同じ接続路によって電力、すなわち直流電圧が供給される。この接続路はデータをセンサから制御装置へ伝送するためにも使用される。しかし基本的に、信号は任意のコンポーネントに設けることができ、制御データを制御装置から受信することもできる。さらに基本的に制御装置はセンサとだけでなく、他のコンポーネント例えば他の車両コンポーネントと通信することができる。車載電源全体にわたるデータ伝送も考えられる。例えば自動車の制御装置から別の自動車電気コンポーネント、例えば送風機のようなアクチュエータ、ヒートエレメント等にデータ伝送することも考えられる。本発明はさらに、本発明の受信器を備える制御装置によって、または本発明の受信器を備える自動車内のセンサまたはアクチュエータコンポーネントによって実現される。

本発明の受信回路の実施例を示す回路図である。 本発明の方法の実施例の信号経過を示す線図である。 本発明の方法を種々の条件の下で適用した場合の信号経過を示す線図である。 本発明の閾値発生器に対する実施例の回路図である。

図１には、本発明の受信段の実施例の回路図が示されている。受信段は供給電位端子１０，Ｖ０とアース電位端子１２を有し、これらの間には変調された多段信号を備える供給電圧ないしは端子電圧が印加される。図１の回路は、第１の分圧器２０，第２の分圧器３０および第３の分圧器４０を有する。分圧器２０，３０，４０は、同じ抵抗値により構成することができる。分圧器は、分圧比を分かりやすくするために抵抗Ｒ１〜Ｒ４を有する。

回路はさらに２つの比較器５０，５２を有する。これはハイ比較器５０とロー比較器５２である。ハイ比較器５０の非反転入力端はハイ閾値Ｖ１の入力に用いられ、ハイ分圧器２０と接続されている。ハイ閾値Ｖ１は、ハイレベルに至る上昇縁を検出するために用いられ、２つの閾値Ｖ１とＶ３の下側閾値である。抵抗Ｒ２とＲ３との間にはＶ１に対する閾値タップが設けられている。

同じようにして比較器５２の反転端子はロー閾値Ｖ３と比較するためにものであり、ロー分圧器３０のＲ２とＲ３との間の閾値タップと接続されている。ロー閾値Ｖ３は、ローレベルに至る下降縁を検出するために用いられ、２つの閾値Ｖ１とＶ３の上側閾値である。

分圧器４０はタップを有する。このタップは、一方ではハイ比較器５０の反転入力端、すなわちハイ比較器の受信信号入力端と接続され、他方でロー比較器５２の非反転入力端、すなわちロー比較器５２の入力信号入力端と接続されている。分圧器４０にはさらにコンデンサＣが接続されている。このコンデンサは、並列抵抗としての抵抗Ｒ３＋Ｒ４および直列抵抗としての抵抗Ｒ１＋Ｒ２とともにＲＣ素子を形成する。したがってＶ２により、一方では比較器５０と５２の受信信号入力端の信号が示され、これはＣとＲ３＋Ｒ４により形成されるローパスフィルタの出力でもある。ローパスフィルタ６０の時定数τは、（（Ｒ１＋Ｒ２）||（Ｒ３＋Ｒ４））×Ｃにより計算される。

ハイ比較器５０の出力ＳＥＴはハイ閾値発生器７０に導かれる。ロー比較器５２の出力ＲＥＳＥＴはロー閾値発生器７１に導かれる。閾値発生器の電流方向は図１に分かりやすくするために、同じように示されている。すなわち分圧器に向かうよう示されている。ハイ閾値発生器７０の電流方向は有利にはハイ比較器の出力端に向かうが（負の電流方向）、しかし一方、ロー閾値発生器７１の電流方向は有利にはロー分圧器３０に向かう（正の電流方向）。したがって閾値発生器により形成された電流は有利には反対の符合を有する。閾値発生器７０，７１は、切換可能な電流源として設けられている（図４およびその説明を参照）。これらはさらにロー分圧器３０ないしハイ分圧器２０のタップと接続されている。相応するタップはフィードバックタップとして示されている。フィードバックタップ（Ｒ１とＲ２の間、ないしＲ３とＲ４の間）と閾値タップＶ１ないしＶ３との間には、それぞれの分圧回路の抵抗が１つ（Ｒ２ないしＲ３）中間接続されている。これらの抵抗を介して閾値発生器７０は、比較器５０，５２の比較結果に依存してロー閾値Ｖ３ないしハイ閾値Ｖ１を調整する。接続された分圧回路の一部ととともに閾値発生器を形成する切換可能な電流源はオフセット電流Ｉｏｆを、それぞれの分圧回路のフィードバックタップに印加する。これにより閾値Ｖ１とＶ３の電位が変化する。

閾値と比較される信号Ｖ２は、次のように時定数に依存する。
Ｖ２＝ＶＯ×［（Ｒ３＋Ｒ４）／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）］／（１＋ｊωτ），
ただしτ＝Ｃ×（Ｒ１＋Ｒ２）||（Ｒ３＋Ｒ４）。
トリガ閾値を形成するために重要なパラメータＩｏｆとＲ１，Ｒ２，Ｒ３，Ｒ４の値、ないし抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４の比、Ｉｏｆとハイ分圧器のＲ１，Ｒ２，Ｒ３，Ｒ４およびロー分圧器Ｒ１，Ｒ２，Ｒ３，Ｒ４の比は有利には、ハイ閾値とロー閾値が相互に対称であるように選定される。有利にはハイ分圧器２０のＲ１で降下する電圧は、ロー分圧器３０のＲ４で降下する電圧に相当する。ただしこれはＳＥＴとＲＥＳＥＴが同じレベルを有している場合である。すなわち電流源７０，７１がアクティブである場合（両方がアクティブ）と、電流源７０，７１が非アクティブである（Ｉｏｆ＝０であり、両方が非アクティブ）である場合である。

コンパレータの出力、すなわちＳＥＴ，ＲＥＳＥＴはそれぞれオプションとしてのグリッチフィルタ８０，８２を介して出力される。これは給電線路での例えば電圧ピークの形態の障害を除去するためである。フィルタリングされた信号はグリッチフィルタからＳＥＴ’およびＲＥＳＥＴ’として出力される。これらの信号は、記憶素子として機能するＲＳフリップフロップ９０のＳＥＴ入力端ＳとＲＥＳＥＴ入力端Ｒに供給される。ＲＳフリップフロップ９０の出力Ｑは、信号ＲｘＤに相当し、変調された信号（グリッチフィルタ８０，８２分だけ遅延されている）を表す。

図２は、本発明の方法を実施する際に発生する個々の信号を時間ｔの経過で示す。図示された経過は、図１に示した回路の動作に関連するものであり、信号の符合も同じである。

まず２つの閾値Ｖ３とＶ１が示されている。Ｖ１はハイ閾値に相当し、Ｖ３はロー閾値に相当する。前つづり「ハイ」と「ロー」は、ここでは閾値のレベルないし閾値間のレベル比に関連するものではなく、変調された信号のそれぞれのレベル状態へのクロック縁に関連するものである。したがってハイ閾値は、信号Ｖ０’のハイレベルに至る上昇縁を検出することに関連し、ロー閾値は信号Ｖ０’のローレベルに至る下降縁を検出することに関連する。図２でハイ閾値Ｖ１は下側閾値であり、ロー閾値Ｖ３は上側閾値である。

Ｖ０’は、調整されずに分圧された端子電圧に相当し、Ｖ０’＝Ｖ０×（Ｒ３＋Ｒ４）／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４）である。さらに図２は、ローパスフィルタリングされた信号の経過を示す。この信号は、Ｖ０’（ないしＶ０）が印加されるローパスフィルタの出力信号に相当する。Ｖ０’は、時間インターバルＴｐの開始時に変調により上昇縁を示し、インターバルＴｐの終了時に相応の下降縁を示す。この変調は、送信器により変調された情報要素を表す。時定数にしたがいＶ２のクロッエッジは上昇し、Ｖ０’の下側レベルから出発してＶ０’の上側レベルに接近する。その間、閾値Ｖ１とＶ２の一方の閾値は、ローパスフィルタリングされた信号Ｖ２（＝コンパレータないし比較器の受信信号）が両方のコンパレータの一方の閾値、この場合はハイ閾値Ｖ１に相当するまで一定である。この閾値に達すると、ハイ比較器の出力値は０から１に（ないし相応して下側レベルから上側レベルに）切り替わる。これにより（ハイレベルに至る上昇縁を検出するための）ハイ閾値発生器はハイ閾値を低下させる。このことは、切換可能な電流源７０（図１参照）がオフセット電流ＩＯＦ１から第２の電流ＩＯＦに移行し、これによりハイ閾値Ｖ１の電位がアースに低下することによって達成される。図２にはこの電圧降下が跳躍的な下降縁として示されている。図示されていない実施形態で閾値の降下は、例えばローパスフィルタ、積分器、所定の時間経過等によって連続的に実行される。これに対してロー閾値Ｖ３は一定である。なぜならこの閾値を越えることはなかったからである。時間インターバルＴｐの開始時に、ハイ閾値Ｖ１ならびにロー閾値Ｖ３は、端子電圧Ｖ０から導出された電圧Ｖ０’とともに上昇する。

同じように閾値Ｖ１とＶ３は、レベルＶ０’がＴｐの終了時に下方レベルに低下する際に降下する。Ｔｐの終了時に降下することによって、２つの閾値は同じ大きさだけ降下する。このときローパスフィルタによりフィルタリングされた信号Ｖ２は時定数にしたがい下降縁に追従する。下降縁の後、インターバルＴｐの終了時に電圧Ｖ２が閾値Ｖ３に達し、ロー閾値Ｖ３を下回る。これによりコンパレータ５２の出力ＲＥＳＥＴがハイレベルに移行する。これによりロー閾値発生器７１の切換可能な電流源は別の値に調整される。このことによりロー閾値Ｖ３が供給電位Ｖ０に向かって、電流源７１のＩｏｆとロー分圧器３０の所属の抵抗にしたがって上昇される。すなわちＶ２がＶ３を下回るとＶ３は再び上昇される。

コンパレータ５０と５２ないしグリッチフィルタ８０と８２の所属の出力信号も図２に示されている。まず比較器５０のＳＥＴ出力が上昇する。これに基づきグリッチフィルタ８０により遅延されて信号ＳＥＴ’が時間ｔ_FILTERの後に上昇する。比較器５０の出力信号ＳＥＴは、ハイ閾値Ｖ１の上昇によりハイレベルにセットされる。なぜならＶ２、すなわち受信信号が受信信号入力端でロー閾値Ｖ１より下にあるからである。これはＶ２がハイ閾値Ｖ１に達するまでの間である。これに続き、ハイ比較器５０の出力は再びローレベルに降下する。同じように、インターバルＴｐの終了時に、ロー比較器５２の出力信号ＲＥＳＥＴはハイレベルにセットされる。なぜならＶ２がＴｐの終了時にＶ３より上になるからである。その原因は、Ｖ３がＴｐの終了時に跳躍的に降下するからである。信号ＳＥＴ’とＲＥＳＥＴ’はグリッチフィルタ８０，８２により、信号ＳＥＴ、ＲＥＳＥＴに対して遅延される。この遅延時間はｔ_FILTERに相当する。ＲＳフリップフロップ９０の出力端に生じる信号はＲｘＤにより示されており、信号Ｖ０の経過に相応する。ただしグリッチフィルタ８０，８２により引き起こされたｔ_FILTERの遅延分だけ遅れている。したがって変調された信号の経過は、ＲＳフリップフロップ９０の出力信号ＲｘＤによって表される。コンパレータ、グリッチフィルタおよびＲＳフリップフロップの出力信号のレベル差は、供給電圧だけによって決定される。フリップフロップ９０の出力信号ＲｘＤは２つのレベルだけを有する。

したがって伝送すべき情報がパルス幅に挿入されるなら、上昇縁と下降縁の両方を評価しなければならない。このことはＲＳフリップフロップと、上側トリガ閾値および下側トリガ閾値を形成することによって可能である。供給電位端子とアース電位端子との間の電圧差（＝端子電圧）がトリガ閾値よりも大きくなるとＲＳフリップフロップがセットされ、端子電圧がトリガ閾値より再び降下すると、ＲＳフリップフロップはリセットされる。図２からさらに、ローパスフィルタは信号Ｖ２の経過を信号Ｖ０’に対して、エネルギ蓄積素子（＝コンデンサＣ）の充電ないし放電過程にしたがい遅延することが分かる。時定数は（短い）パルス幅に適合されているから（緩慢に変動する基底の供給電圧には適合されていない）、キャパシタンスＣは非常に小さくすることができ、有利にはピコファラッドの領域またはそれ以下である（例えば＜１μＦ、＜１００ｎＦ、＜１０ｎＦまたは＜１ｎＦ）。この容量は集積回路の別の部分により実現することができる。ナノファラッド領域の容量値は、それ以上なら面積コストとの引き換えで、そうだとしても十分に集積化することができることを述べておく。したがって達成された時定数は比較的短いパルス幅を基準にするものであり、この時定数は従来技術の受信器での時定数より格段に小さい。従来技術の時定数は、供給電圧の変動速度に基づいている。

図２に示された閾値は有利にはＶ０’に対して対称である（それぞれの閾値を上回らない、ないし下回らない限り）、したがって電流源７０と７１の両方の電流Ｉｏｆは絶対値で同じであるか、または所属の分圧器の抵抗値とともに電流源がアクティブであるときにＶ０ないしアースに対して同じ電圧差を形成するように選択されている。電圧差は、閾値を本発明により適合するために用いられる。さらに有利にはハイ分圧器におけるＲ１＋Ｒ２とＲ３＋Ｒ４の比は、ロー分圧器における比と同じである。さらに２つの電流源のアクティブ閾値は有利には同じであり、ドライブトランジスタのバンドギャップ電圧だけに依存する。

図３ａには比較器５０の出力信号ＳＥＴが、閾値Ｖ１とＶ３および（分圧された）端子電圧Ｖ０’とともに図示されている。一番下に示された信号はｔ_FILTERだけ遅延されており、この遅延時間は（オプションの）グリッチフィルタによるものである。ＳＥＴ信号のパルス幅はｔ_FILTRより長いことが示されている。このＳＥＴ信号のパルス幅は、上昇速度、すなわちローパスフィルタの時定数と、Ｖ０’の上昇による閾値信号Ｖ１の上昇から生じる。ＳＥＴ信号のハイ状態の持続時間が比較的長いので、レベル上昇はグリッチフィルタを通して伝送される。

これとは反対に図３ｂには、Ｖ０’のハイ信号が短すぎる場合が示されている。そのためレベル変化によってｔ_FILTERの開始時にＳＥＴ信号が形成されるが、このＳＥＴ信号はグリッチフィルタを通過するのに十分な長さではない。したがってグリッチフィルタの出力ＳＥＴ’はＳＥＴのパルス変化を引き継がない。このように短い電圧ピークは、間違った変調イベントに対して維持されることがある。このような短い電圧ピークは実際の変調から、グリッチフィルタの持続時間とローパスフィルタの持続時間を変調信号のパルス幅に適合することによって区別することができる。これによってとりわけ受信器のＥＭＣ（電磁適合性）が高められる。

図３ｃには短い電圧低下が重畳された変調信号Ｖ０’が示されている。入力電圧Ｖ０’がトリガ閾値をすでに上回っている／下回っている場合、非常に短い振幅を備える電流がコンパレータに影響しないように閾値が調整される。コンパレータの受信信号Ｖ２が閾値Ｖ１の上昇によって、この閾値Ｖ１からさらに離れることが理解されよう。これにより間違った結果が形成されることはない。図３ｂと比較して図３ｃでは、ローパスフィルタを（Ｖ２の経過を規定する）適切に設定し、２つの閾値Ｖ１とＶ３のレベル跳躍を規定することによって、ノイズ信号の影響を阻止することができることが分かる。相応のコンパレータないしグリッチフィルタの適切な設定により、伝送のＥＭＣも向上させることができる。

図３ｄには別のイベントが図示されている。ここでは電圧Ｖ０’の短い電圧上昇に、ノイズに起因する短い電圧低下が続いている。電圧Ｖ２は所属の閾値を、小さいノイズの重畳された領域で複数回上回る。そのためバウンドするＳＥＴ信号が形成される。後置接続されたグリッチフィルタは図示のＳＥＴ信号をフィルタリングすることができ、バウンドしない出力信号が復元される。この出力信号はＶ０’の実質的経過、すなわち上昇縁を正しく再現している。

図４には、閾値発生器の有利な実施例を詳細に示す回路が示されている。図４の回路は、ハイ比較器１５０と、これに接続された所属のハイ分圧器１２０を有する。受信信号Ｖ２はローパスフィルタ１６０により調製される。このローパスフィルタは公知のように分圧器１４０により経営されている。２つの分圧器が、供給電位とアースとの間に接続されている。ハイ閾値発生器１７０は比較器１５０の出力信号、すなわちＳＥＴ信号を受信する。このＳＥＴ信号はインバータ１７２とＭＯＳＦＥＴドライバ段を介して帰還結合される。ドライバ段１７４は、２つの基準抵抗Ｒ_ref1とＲ_ref2からなる分圧器ないしそれらの結合点に接続されている。基準抵抗の一方Ｒ_ref2はア―スと接続されており、他方の基準抵抗Ｒ_ref2は第２のドライバ段１７６を介してハイ分圧器１２０ないしフィードバックタップと接続されている。ドライバ段１７６は帰還結合された演算増幅器１７８により制御される。演算増幅器１７８の非反転入力端には禁制帯電圧ＶＢＧが印加される。禁制帯電圧は通常のＰＮ接合により、簡単に形成される。これによってハイ閾値発生器の電流源の活性点が絶対電圧ＶＢＧに関連する。この絶対電圧は、変調された供給電圧により規定されない所属の構成部材により形成される。一方ではＶＢＧを介して、他方では２つの基準抵抗Ｒ_ref1とＲ_ref2を介して、所属の閾値への影響度が変化される。言い替えると、閾値が上昇または下降される絶対値は、抵抗Ｒ_ref1とＲ_ref2の値、すなわちそれらの比と、ＶＢＧならびにトランジスタ１７４と１７６の特性によって調整することができる。閾値が上昇または下降される絶対値は、変調された電圧のレベル変位に関連すべきであり、有利には上昇または下降される絶対値は、変調信号の約４０〜４５％に相当すべきである。この変調信号は２つの異なるレベルを有する信号、すなわち２進信号であり、２つのレベル間の電圧変位は例えば３Ｖである。トランジスタ１７６と２つの基準抵抗Ｒ_ref1とＲ_ref2は、演算増幅器１７８とともに電圧／電流変換器を形成する。

所属の供給電圧は例えば１２Ｖ（公称値）であるが、バッテリの充電状態と発電機の充電電流に応じて６Ｖと３０Ｖの間を変化することができる。比較器として有利には演算増幅器が使用される。

本明細書および特許請求の範囲で、前つづり「ロー」と「ハイ」の設けられた個々のコンポーネントは、この前つづりにより、上昇縁（ハイ）、すなわちハイレベルに至る縁と、下降縁（ロー）、すなわちローレベルに至る縁に割り当てられる。したがってこの割り当ては、変調信号のレベルに関する割り当てではなく、それぞれのレベルに至る、またはそのレベルに先行する所属の検出すべきクロック縁を表す。両方のクロック縁が重要である変調信号の他に、本発明により、１つの縁、例えば上昇縁だけが重要である変調信号も検出することができる。

Claims (11)

1. 供給電圧上に変調された多段信号の受信段であって、
   供給電位端子（Ｖ０，１０）と、アース電位端子（１２）と、ローパスフィルタ（６０）と、ハイ比較器（５０）と、ロー比較器と、ハイ閾値発生器と、ロー閾値発生器とを有し、
   前記ローパスフィルタの入力端は供給電位端子（Ｖ０，１０）とアース電位端子（１２）に接続されており、出力端はローパスフィルタリングされた出力信号（Ｖ２）を出力し、
   前記ハイ比較器は、ハイ閾値（Ｖ１）と、出力端と、受信信号入力端を有し、
   前記ハイ比較器の受信信号入力端は、ローパスフィルタリングされた出力信号（Ｖ２）を受信するようにローパスフィルタの出力端と接続されており、
   前記ロー比較器は、ロー閾値（Ｖ３）と、出力端と、受信信号入力端を有し、
   前記ロー比較器の受信信号入力端は、ローパスフィルタリングされた出力信号（Ｖ２）を受信するようにローパスフィルタの出力端と接続されており、
   前記ハイ閾値発生器は、ローパスフィルタリングされた出力信号（Ｖ２）がハイ閾値（Ｖ１）より小さい場合、ハイ閾値を上昇させ、前記ローパスフィルタリングされた出力信号（Ｖ２）がハイ閾値（Ｖ１）より大きい場合、ハイ閾値（Ｖ１）を下降させるように構成されており、
   前記ロー閾値発生器は、ローパスフィルタリングされた出力信号（Ｖ２）がロー閾値（Ｖ３）より小さい場合、ロー閾値を上昇させ、前記ローパスフィルタリングされた出力信号（Ｖ２）がロー閾値（Ｖ３）より大きい場合、ロー閾値（Ｖ３）を下降させるように構成されている、ことを特徴とする受信段。
2. 請求項１記載の受信段であって、
   ハイ分圧回路（２０）と、ロー分圧回路（３０）と、ローパス分圧回路（４０）とを有し、
   前記ハイ比較器（５０）はハイ閾値入力端を有し、
   前記ハイ閾値入力端と前記ハイ閾値発生器は前記ハイ分圧回路（２０）と接続されており、
   前記ロー比較器はロー閾値入力端を有し、
   前記ロー閾値入力端と前記ロー閾値発生器は前記ロー分圧回路（３０）と接続されており、
   前記ローパスフィルタの入力端は前記ローパス分圧回路（４０）と接続されており、
   前記各分圧回路は、供給電位端子（Ｖ０，１０）と、アース電位端子（１２）との間に接続されており、これにより供給電位端子（Ｖ０，１０）とアース電位端子（１２）との間にある電圧差を分圧する
   受信段。
3. 請求項１または２記載の受信段であって、
   記憶素子（９０）を有し、
   前記記憶素子は、前記ハイ比較器の出力端および前記ロー比較器の出力端と直接、または論理結合回路を介して、または２つのグリッチフィルタ（８０，８２）を介して接続されており、
   前記グリッチフィルタの一方は前記ハイ比較器（５０）の出力端と前記記憶素子（９０）との間に接続されており、他方は前記ロー比較器（５２）の出力端と前記記憶素子（９０）との間に接続されている
   受信段。
4. 請求項１から３のいずれか１項記載の受信段であって、
   前記ハイ比較器（５０）と前記ロー比較器（５２）はそれぞれ非反転入力端と反転入力端を有し、コンパレータまたは演算増幅器として構成されており、
   前記ハイ比較器（５０）の受信信号入力端は、ハイ比較器の反転入力端であり、前記ロー比較器（５２）の受信信号入力端はロー比較器の非反転入力端である
   受信段。
5. 請求項１から４のいずれか１項記載の受信段であって、
   前記ハイ閾値発生器は、前記ハイ比較器の出力端と接続されたハイフィードバック回路と、デジタルまたはアナログのドライバ段と、制御可能な電流源（７０）または制御可能な電圧源と、前記ハイ比較器（５０）と接続されたハイ入力結合回路とを有し、
   前記ハイ入力結合回路は、前記ハイ比較器のハイ閾値（Ｖ１）を形成し、
   前記ロー閾値発生器は、前記ロー比較器（５２）の出力端と接続されたローフィードバック回路と、デジタルまたはアナログのドライバ段と、制御可能な電流源（７１）または制御可能な電圧源と、前記ロー比較器（５２）と接続されたロー入力結合回路とを有し、
   前記ロー入力結合回路は、前記ロー比較器のロー閾値（Ｖ３）を形成する
   受信段。
6. 請求項１から５のいずれか１項記載の受信段であって、
   前記２つの比較器はそれぞれ、供給電位端子（Ｖ０，１０）とアース電位端子（１２）との間に接続された分圧回路（２０，３０）と接続されており、
   前記分圧回路はそれぞれ、フィードバックタップと該フィードバックタップとは異なる閾値タップを有し、
   前記２つの分圧回路のフィードバックタップはそれぞれ、フィードバックループ（７０，７１）を介して所属の比較器の出力端と接続されており、
   前記２つの分圧回路の閾値タップは、所属の比較器（５０，５２）の閾値入力端と直接接続されており、
   該閾値入力端はそれぞれの比較器の閾値を規定し、
   前記ロー比較器の分圧回路（３０）はロー比較器（５２）の反転入力端と接続されており、
   前記ロー比較器（５２）の受信信号入力端はロー比較器の非反転入力端であり、
   前記ハイ比較器の分圧回路（２０）はハイ比較器（５０）の非反転入力端と接続されており、
   前記ハイ比較器（５０）の受信信号入力端はハイ比較器（５０）の反転入力端である
   受信段。
7. 請求項１から６のいずれか１項記載の受信段であって、
   前記ローパスフィルタ（６０）は、直列抵抗および並列抵抗と接続されたキャパシタ（Ｃ）を有し、
   該キャパシタ（Ｃ）と前記並列抵抗（Ｒ３，Ｒ４）はアース電位端子（１２）と接続されており、
   前記直列抵抗（Ｒ１，Ｒ２）は供給電位端子（Ｖ０，１０）と接続されており、
   前記並列抵抗（Ｒ３，Ｒ４）と前記キャパシタ（Ｃ）と前記直列抵抗（Ｒ１，Ｒ２）とを接続するタップは、前記ハイ比較器（５０）の受信信号入力端およびロー比較器（５２）の受信信号入力端と接続されており、
   前記ローパスフィルタの時定数は、変調信号のパルス幅（Ｔｐ）に応じて設定される受信段。
8. 請求項３から７までのいずれか１項記載の受信段であって、
   前記記憶素子（９０）は、フリップフロップ、ＲＳフリップフロップ、ＪＫフリップフロップ、またはＴフリップフロップである受信段。
9. 供給電圧上に変調された多段信号の受信方法であって、
   ・端子電圧を検出するステップ、
   ・ローパス信号（Ｖ２）を形成するために前記端子電圧をローパスフィルタリングするステップ、
   ・ローパス信号（Ｖ２）をハイ閾値（Ｖ１）およびロー閾値（Ｖ３）と比較し、ハイ閾値およびロー閾値との比較結果を出力するステップ、
   を有する方法において、
   ・ローパス信号（Ｖ２）がロー閾値（Ｖ３）よりも小さい場合、ロー閾値（Ｖ３）を上昇させるステップ；
   ・ローパス信号（Ｖ２）がハイ閾値（Ｖ１）よりも大きい場合、ハイ閾値（Ｖ１）を下降させるステップ；
   ・ローパス信号（Ｖ２）がハイ閾値（Ｖ１）よりも小さい場合、ハイ閾値（Ｖ１）を上昇させるステップ；
   ・ローパス信号（Ｖ２）がロー閾値（Ｖ３）よりも大きい場合、ロー閾値（Ｖ３）を下降させるステップ；
   により閾値を上昇または下降させる
   ことを特徴とする方法。
10. 請求項９記載の方法であって、
    閾値の上昇または下降は、
    ・端子電圧を前記比較結果と、結合回路または分圧回路（２０，３０）を介して結合するステップ、および
    ・ハイ閾値とロー閾値を、前記端子電圧とそれぞれの比較結果の結合として設けるステップ
    を有する方法。
11. 請求項９または１０記載の方法であって、
    さらに、
    ・比較結果を記憶素子（９０）に記憶するステップを有し、
    前記記憶素子は記憶された比較結果を相互に論理結合し、結合された結果を記憶する、
    方法。

Images