従来、オーディオ信号などの交流電圧信号からその振幅に応じてデューティ比が変化するパルス幅変調信号に変換するパルス幅変調回路が提案されている。例えば、下記特許文献1には、単安定マルチバイブレータを用いたパルス幅変調回路が提案されている。また、出願人は、単安定マルチバイブレータを用いないタイプのパルス幅変調回路を提案している(例えば、下記特許文献2、3)。
図8は、出願人が提案しているパルス幅変調回路の概略構成を示す回路図である。また、図9,図10は、図8に示すパルス幅変調回路の各信号の電圧波形を示すタイミングチャートである。なお、図9,図10は、主として第1コンデンサC11の充放電動作における波形を示している。
図8に示すパルス幅変調回路51は、基準クロック生成回路54と、デッドタイム生成回路55と、立下りエッジ検出回路56と、充電電流生成回路57と、放電電流生成回路58と、電流バイパス回路59と、第1〜第4スイッチSW11〜SW14と、第1,第2コンデンサC11,C12と、第1,第2RSフリップフロップ回路60,61と、NAND回路からなる信号出力回路62とによって構成されている。
図8に示すパルス幅変調回路51では、充電電流生成回路57によってオーディオ信号eSから第1,第2コンデンサC11,C12を充電するための電流信号Ij(以下、「充電電流Ij」という。)が生成され、放電電流生成回路58によって第1,第2コンデンサC11,C12を放電するための電流Id(以下、「放電電流Id」という。)が生成され、基準クロック生成回路54によって基準クロックMCLKが生成される。
充電電流IjはIj=Ic±Δiで表される。−Vccと抵抗素子R11,R12とよってオペアンプ63の出力端のバイアス電圧が決定され、直流バイアス電流Ic(>0)は、当該バイアス電圧と、抵抗素子R14、トランジスタQ11及び電圧源64とによって決定される。また、±Δiはオーディオ信号eS(交流電圧信号)を電圧−電流変換した電流分である。
デッドタイム生成回路55によって基準クロックMCLKに基づき、第1コンデンサC11の充電動作を制御する第1切換信号φ1と第2コンデンサC12の充電動作を制御する第2切換信号φ2とが生成される(図9(b),(c)参照)。第1RSフリップフロップ回路60によって第1コンデンサC11の放電動作を制御する第3切換信号φ3が生成され(図9(f)参照)、第2RSフリップフロップ回路61によって第2コンデンサC12の放電動作を制御する第4切換信号φ4が生成される。
第1コンデンサC11は、第1スイッチSW11によって第1切換信号φ1のオン期間(ハイレベルの期間)にだけ充電電流生成回路57からの充電電流Ij(=Ic±Δi)が供給されることにより充電される。この充電により、第1コンデンサC11は第1切換信号φ1のハイレベル期間に電圧Vthからオーディオ信号eSの振幅Eに応じた電圧まで上昇する(図9(b),及び(e)の実線L1参照)。
第1切換信号φ1のオフ期間(ローレベルの期間)では、立下りエッジ検出回路56による第1切換信号φ1の立下り(ローレベル反転)を検出した第1セット信号set1(一瞬ローレベルに下がる信号)が第1RSフリップフロップ回路60のセット端子に入力されると、第1RSフリップフロップ回路60の一方の出力端子から出力される第3切換信号φ3がハイレベルに反転し、第3スイッチSW13によって放電電流生成回路58からの放電電流Idが第1コンデンサC11に供給され、これにより第1コンデンサC11の放電が開始される(図9(d),(e)の実線L1,(f)参照)。
放電開始後に第1コンデンサC11の電圧が充電終了電圧から閾値電圧Vth(第1RSフリップフロップ回路60におけるハイレベルとローレベルを分ける閾値電圧)に低下すると、その電圧が第1リセット信号res1として第1RSフリップフロップ回路60に入力され、第3切換信号φ3がローレベルに反転し、第3スイッチSW13によって放電電流生成回路58が電気的に切り離される。
第1RSフリップフロップ回路60の他方の出力端子から出力される出力rsout1は、第1セット信号set1が入力されると、ローレベルに反転し、その後、第1リセット信号res1が入力されると、ハイレベルに反転する。すなわち、第1RSフリップフロップ回路60の他方の出力端子からは、放電期間毎に第1コンデンサC11の放電時間(充電終了電圧から閾値電圧Vthに低下するまでの時間)と同一のパルス幅を有するパルス信号からなる出力rsout1が出力される(図9(g)参照)。
第2コンデンサC12についても第1コンデンサC11と同様の充放電制御が行われ、第2RSフリップフロップ回路61の他方の出力端子から、放電期間毎に第2コンデンサC12の放電時間(充電終了電圧から閾値電圧Vthに低下するまでの時間)と同一のパルス幅を有するパルス信号からなる出力rsout2が出力される。
第2コンデンサC12の充放電動作は第2切換信号φ2に基づいて制御されるので、その充放電期間は第1コンデンサC11の充放電期間に対して基準クロックMCLKの半周期分だけずれている。従って、出力rsout1のパルス信号と出力rsout2のパルス信号は基準クロックMCLKの半周期毎に交互に生成される。
そして、信号出力回路62から出力rsout1と出力rsout2を合成したパルス幅変調信号PWMoutが出力される(図9(h)参照)。
なお、図9(e)に示す実線L1は、第1コンデンサC11の充放電波形であってオーディオ信号eSが無信号(Δi=0)の場合の波形を示している。オーディオ信号eSが無信号(Δi=0)の場合は、第1コンデンサC11は直流バイアス電流Icによって充電されるが、この直流バイアス電流Icは、充電終了電圧が第1RSフリップフロップ回路60の電源電圧Vccと閾値電圧Vthの中点の電位Vm(≒(Vcc−Vth)/2)になるように設定されている。
オーディオ信号eSの振幅Eが正の場合(Ij=Ic+Δiの場合)には、その振幅Eの大きさに応じて実線L1よりも充電波形の傾きが急になる。一方、オーディオ信号eSの振幅Eが負の場合(Ij=Ic−Δiの場合)には、その振幅Eの大きさに応じて実線L1よりも充電波形の傾きが緩やかになる。従って、オーディオ信号に応じて、ハイレベルの期間が変化するパルス幅変調信号が出力される。
以下、本願発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。図1は、本願発明に係るパルス幅変調(PWM)回路が適用されるスイッチングアンプを示す構成図である。図2は、図1に示すパルス幅変調回路を表すブロック回路図である。
[スイッチングアンプの構成]
このスイッチングアンプは、オーディオ信号発生源AUに接続されたパルス幅変調回路1と、スイッチング回路2と、ローパスフィルタ回路3と、正負の電源電圧+EB,−EBを供給する第1電源4及び第2電源5とを備えている。ローパスフィルタ回路3の出力には、負荷RLとしてのスピーカ(図略)が接続されている。
パルス幅変調回路1は、オーディオ信号発生源AUから出力された入力信号としてのオーディオ信号eSをパルス幅変調信号PWMoutに変換して出力するものである。パルス幅変調回路1から出力されたパルス幅変調信号PWMoutは、スイッチング回路2に入力される。
スイッチング回路2は、パルス幅変調信号PWMoutによってオン、オフ動作が制御されるスイッチ素子SW−Aと、パルス幅変調回路1から出力されるパルス幅変調信号PWMoutの位相を反転させるインバータ2aと、このインバータ2aから出力される位相が反転されたパルス幅変調信号PWMout’によってオン、オフ動作が制御されるスイッチ素子SW−Bと、両スイッチ素子SW−A,SW−Bの両端にそれぞれ接続された逆電流防止用ダイオードD−A,D−Bとを備えている。
スイッチング回路2では、第1電源4及び第2電源5から正負の電源電圧+EB,−EBがそれぞれスイッチ素子SW−Aとスイッチ素子SW−Bとを介して負荷RLに供給されるが、スイッチ素子SW−Aとスイッチ素子SW−Bは、パルス幅変調信号PWMoutとパルス幅変調信号PWMout’とによってそれぞれ交互にオン、オフ動作が行われるので、ローパスフィルタ回路3及び負荷RLには電源電圧+EBと電源電圧−EBとが交互に供給される。すなわち、負荷RLには、ローパスフィルタ回路3を介して+EBと−EBとの間でレベルが変化し、パルス幅変調信号PWMoutと同一のデューティ比を有する矩形波電圧が供給される。
ローパスフィルタ回路3は、コイルL0及びコンデンサC0によるLC回路によって構成されている。ローパスフィルタ回路3は、スイッチング回路2から入力される矩形波電圧の高周波成分を除去する回路であり、例えば60kHzのカットオフ周波数を有する。ローパスフィルタ回路3からはパルス幅変調信号PWMoutを復調した交流電圧信号(オーディオ信号eSとほぼ同一波形の交流電圧信号)が出力され、この交流電圧信号が負荷RLに供給されることによりオーディオ信号eSが音声として出力される。
[パルス幅変調回路の構成]
パルス幅変調回路1は、図2に示すように、基準クロック生成回路11と、デッドタイム生成回路12と、立下りエッジ検出回路13と、充電電流・放電電流生成回路(以下、電流生成回路という。)14と、第1〜第4スイッチSW1〜SW4と、第1,第2コンデンサC1,C2(積分器)と、電流バイパス回路16と、第1,第2RSフリップフロップ回路17,18と、信号出力回路19とによって構成されている。
パルス幅変調回路1は、
(1)外部から入力されるオーディオ信号eSから電流生成回路14によって第1,第2コンデンサC1,C2を充電するための充電電流Ijを生成する。
(2)基準クロックMCLKの1周期のうち、例えば、第1コンデンサC1については前半の半周期を充電期間、後半の半周期を放電期間とし、第2コンデンサC2については前半の半周期を放電期間、後半の半周期を充電期間とすると、第1,第2コンデンサC1,C2を各充電期間に充電電流Ijで充電し、各放電期間で第1,第2コンデンサC1,C2の蓄積電荷を放電電流Idで放電させる。
(3)第1,第2コンデンサC1,C2の各放電期間毎に、放電開始時(充電終了時)から第1,第2コンデンサC1,C2の電圧が所定の閾値電圧Vthに変化するまでの放電時間と同一のパルス幅を有するパルス信号をそれぞれ生成する。
(4)基準クロックMCLKの半周期毎に交互に生成されるパルス信号を合成してパルス幅変調信号PWMoutを生成する。
という動作原理によってオーディオ信号eSをパルス幅変調信号PWMoutに変換する。
基準クロック生成回路11は、上記の基準クロックMCLKを生成する回路である。基準クロックMCLKは、周期が一定でデューティ比がほぼ50%のクロック信号であり、第1,第2スイッチSW1,SW2のオン、オフ動作を制御するための第1,第2切換信号φ1,φ2の基準信号となるものである。また、基準クロックMCLKはパルス幅変調信号PWMoutの周期を規定する基準信号にもなっている。基準クロック生成回路11は、基準クロックMCLKをデッドタイム生成回路12に出力する。なお、基準クロック生成回路11は、パルス幅変調回路1の外部に設けられ、外部クロック信号として基準クロックMCLKをパルス幅変調回路1に対して与えるように構成されていてもよい。
デッドタイム生成回路12は、基準クロック生成回路11からの基準クロックMCLKに基づいて、第1切換信号φ1と第2切換信号φ2とを生成する回路である。第2切換信号φ2は第1切換信号φ1に対して逆位相の関係を有するが、第2切換信号φ2の立下りタイミングと立上がりタイミングがそれぞれ第1切換信号φ1の立上がりタイミングと立下がりタイミングに一致しないように、第2切換信号φ2のレベル反転のタイミングは第1切換信号φ1のレベル反転のタイミングに対して所定時間ΔT(デッドタイム)だけずれている。
すなわち、第1切換信号φ1は、図5の(a),(b)に示すように、基準クロックMCLKがローレベルからハイレベルに反転したときから所定期間ΔTだけ遅れてローレベルからハイレベルに反転し、基準クロックMCLKがハイレベルからローレベルに反転すると同時にハイレベルからローレベルに反転する信号である。一方、第2切換信号φ2は、図5の(a),(c)に示すように、基準クロックMCLKがローレベルからハイレベルに反転すると同時にハイレベルからローレベルに反転し、基準クロックMCLKがハイレベルからローレベルに反転したときから所定期間ΔTだけ遅れてローレベルからハイレベルに反転する信号である。
第1切換信号φ1と第2切換信号φ2との間にデッドタイムを設けることにより、図5の(b),(c)に示すように、第1切換信号φ1のハイレベル反転と第2切換信号φ2のローレベル反転とが同時に生じないとともに、第1切換信号φ1のローレベル反転と第2切換信号φ2のハイレベル反転とが同時に生じないので、第1切換信号φ1によって第1スイッチSW1をオフ状態からオン状態に切り換えるとき(電流生成回路14の充電電流Ijを供給するノードを第1コンデンサC1に接続するとき)には、第2スイッチSW2は既に第2切換信号φ2によってオフ状態に切り換えられており(電流生成回路14の充電電流Ijを供給するノードは既に第2コンデンサC2から切り離されており)、電流生成回路14の充電電流Ijを供給するノードが同時に第1,第2コンデンサC1,2に接続されることがない。また、第2切換信号φ2によって第2スイッチSW2をオフ状態からオン状態に切り換えるとき(電流生成回路14の充電電流Ijを供給するノードを第2コンデンサC2に接続するとき)にも、第1スイッチSW1は既に第1切換信号φ1によってオフ状態に切り換えられており(電流生成回路14の充電電流Ijを供給するノードは既に第1コンデンサC1から切り離されており)、電流生成回路14の充電電流Ijを供給するノードが同時に第1,第2コンデンサC1,C2に接続されることがない。
これにより、第1コンデンサC1の充電中に電流生成回路14から第1コンデンサC1に供給されている充電電流Ijが第2コンデンサC2にも供給されたり、逆に第2コンデンサC2の充電中に電流生成回路14から第2コンデンサC2に供給されている充電電流Ijが第1コンデンサC1にも供給されたりすることがないので、第1,第2RSフリップフロップ回路17,18からそれぞれ出力されるパルス信号のパルス幅に誤差が生じ、その結果、パルス幅変調信号PWMoutのパルス幅に誤差が生じるという不都合を防止することができる。第1,第2切換信号φ1,φ2は、第1,第2スイッチSW1,SW2にそれぞれ出力されるとともに、立下りエッジ検出回路13に出力される。
なお、デッドタイム生成回路12で設けられるデッドタイムは極めて微小な時間で、実質的に第1スイッチSW1は基準クロックMCLKによってオン、オフが制御され、第2スイッチSW2は基準クロックMCLKの位相を反転したクロックによってオン、オフが制御されているということができる。
立下りエッジ検出回路13は、後述する第1,第2RSフリップフロップ回路17,18に供給される第1,第2セット信号set1,set2を出力する回路である。すなわち、立下りエッジ検出回路13は、第1切換信号φ1がハイレベルからローレベルに立下がるタイミングを検出し、図5(d)に示すように、その検出タイミングに一瞬ローレベルに立ち下がる信号を第1セット信号set1として第1RSフリップフロップ回路17に出力する。また、立下りエッジ検出回路13は、第2切換信号φ2がハイレベルからローレベルに立下がるタイミングを検出し、図5(e)に示すように、その検出タイミングに一瞬ローレベルに立ち下がる信号を第2セット信号set2として第2RSフリップフロップ回路18に出力する。
電流生成回路14は、オーディオ信号発生源AUからパルス幅変調回路1に供給されるオーディオ信号eSを電圧−電流変換し、その変換した電流Δiに直流バイアス電流Icを加えた充電電流Ijを生成する回路である。電流生成回路14の充電電流Ijを出力するノードは、第1,第2スイッチSW1,SW2を介して第1,第2コンデンサC1,C2にそれぞれ接続されており、第1スイッチSW1がオン状態では第1コンデンサC1に接続されて充電電流Ijで第1コンデンサC1を充電し、第2スイッチSW2がオン状態では第2コンデンサC2に接続されて充電電流Ijで第2コンデンサC2を充電する。
また、電流生成回路14は、放電電流Idを生成し、第1,第2コンデンサC1,C2の蓄積電荷を放電電流Idで放電させる。すなわち、電流生成回路14の放電電流Idが出力されるノードは、第3,第4スイッチSW3,SW4を介して第1,第2コンデンサC1,C2にそれぞれ接続されており、第3スイッチSW3がオン動作して第1コンデンサC1に接続されると、第1コンデンサC1の蓄積電荷を放電電流Idで放電させ、第4スイッチSW4がオン動作して第2コンデンサC2に接続されると、第2コンデンサC2の蓄積電荷を放電電流Idで放電させる。なお、電流生成回路14の詳細については、後述する。
電流バイパス回路16は、ダイオードD2と電圧源23とからなる。電流バイパス回路16は、電流生成回路14の放電電流Idを出力するノードが第3,第4スイッチSW3,SW4によって電気的に第1,第2コンデンサC1,C2に接続されていないときにも放電電流Idを流しておくためのものである。すなわち、電流生成回路14の放電電流Idを出力するノードが第3,第4スイッチSW3,SW4によって電気的に第1,第2コンデンサC1,C2に接続されていないときには、ダイオードD2がオン状態となり、電流生成回路14の放電電流Idを出力するノードに電圧源23が接続される。
この状態で、例えば、第3スイッチSW3がオンになり、電流生成回路14の放電電流Idを出力するノードに第1コンデンサC1が接続されると、第1コンデンサC1の電圧はダイオードD2のカソード側の電圧よりも高いので、ダイオードD2はオフ状態となり、放電電流Idの流れる経路は、電圧源23から第1コンデンサC1に切り換えられる。すなわち、第3スイッチSW3がオンになると同時に、第1コンデンサC1の蓄積電荷の放電電流Idでの放電動作が開始される。なお、第4スイッチSW4がオンになったときも同様の動作が行われ、第4スイッチSW4がオンになると同時に、第2コンデンサC2の蓄積電荷の放電電流Idでの放電動作が開始される。
第1,第2スイッチSW1,SW2は、第1,第2コンデンサC1,C2の電流生成回路14からの充電電流Ijによる充電動作を制御するためのスイッチである。第1スイッチSW1の一端は電流生成回路14の充電電流Ijを出力するノードに接続され、第1スイッチSW1の他端は、第1コンデンサC1の一端(図2のA点参照)に接続されている。第1スイッチSW1がオン動作をすると(閉成状態になると)、第1コンデンサC1の充電経路が形成される。また、第2スイッチSW2の一端も電流生成回路14の充電電流Ijを出力するノードに接続され、第2スイッチSW2の他端は、第2コンデンサC2の一端(図2のA’点参照)に接続されている。第2スイッチSW2がオン動作をすると(閉成状態になると)、第2コンデンサC2の充電経路が形成される。
第1,第2スイッチSW1,SW2は、デッドタイム生成回路12から出力される第1,第2切換信号φ1,φ2によってオン、オフ動作される。すなわち、第1スイッチSW1は、図5の(b)に示すように、第1切換信号φ1がハイレベルの状態でオン動作し、第1切換信号φ1がローレベルの状態でオフ動作する。また、第2スイッチSW2は、図5の(c)に示すように、第2切換信号φ2がハイレベルの状態でオン動作し、第2切換信号φ2がローレベルの状態でオフ動作する。
第3,第4スイッチSW3,SW4は、第1,第2コンデンサC1,C2の電流生成回路14からの放電電流Idによる放電動作を制御するためのスイッチである。第3スイッチSW3の一端は電流生成回路14の放電電流Idを出力するノードに接続され、第3スイッチSW3の他端は、第1コンデンサC1の一端(図2のA点参照)に接続されている。第3スイッチSW3がオン動作をすると(閉成状態になると)、第1コンデンサC1の放電経路が形成される。また、第4スイッチSW4の一端も電流生成回路14の放電電流Idを出力するノードに接続され、第4スイッチSW4の他端は、第2コンデンサC2の一端(図2のA’点参照)に接続されている。第4スイッチSW4がオン動作をすると(閉成状態になると)、第2コンデンサC2の放電経路が形成される。
第3,第4スイッチSW3,SW4は、後述する第1,第2RSフリップフロップ回路17,18からの第3,第4切換信号φ3,φ4によってオン、オフ動作される。すなわち、第3スイッチSW3は、図5の(h)に示すように、第3切換信号φ3がハイレベルの状態でオン動作し、ローレベルの状態でオフ動作する。また、第4スイッチSW4は、図5の(i)に示すように、第4切換信号φ4がハイレベルの状態でオン動作し、ローレベルの状態でオフ動作する。
第1,第2コンデンサC1,C2は、オーディオ信号eSの振幅(瞬時電圧値)に応じた時間を生成するためのものである。具体的には、第1コンデンサC1は、第1切換信号φ1のオン期間(一定の期間)に第1スイッチSW1がオン動作(このとき、第3スイッチSW3はオフ動作)することにより、電流生成回路14からの充電電流Ij(=Ic±Δi、オーディオ信号eSの振幅(瞬時電圧値)に応じた電流)で充電されることにより閾値電圧Vthからオーディオ信号eSの振幅に応じた電圧(充電終了電圧)に上昇する。その充電動作の終了後に第3スイッチSW3がオン動作(このとき、第1スイッチSW1はオフ動作)することにより、蓄積された電荷が一定の放電電流Idで放電される。そして、この放電動作において、第1コンデンサC1の電圧が充電終了電圧から所定の閾値電圧Vthに低下するまでの放電時間がオーディオ信号eSの振幅(瞬時電圧値)に応じた時間として生成される。
なお、所定の閾値電圧Vthは、第1,第2RSフリップフロップ回路17,18における論理レベルの閾値電圧で、第1,第2RSフリップフロップ回路17,18に供給される電源電圧+Vccの約1/2の電圧である。例えば、第1,第2RSフリップフロップ回路17,18の駆動電圧が+5[v]であれば、閾値電圧Vthはおよそ+2.5[v]である。
第2コンデンサC2は、第3切換信号φ3のオン期間(一定の期間)に第2スイッチSW2がオン動作(このとき、第4スイッチSW4はオフ動作)することにより、電流生成回路14からの充電電流Ijで充電されることにより充電開始電圧Vthからオーディオ信号eSの振幅に応じた電圧(充電終了電圧)に上昇される。その充電動作の終了後に第4スイッチSW4がオン動作(このとき、第2スイッチSW2はオフ動作)することにより、蓄積された電荷が一定の放電電流Idで放電される。そして、この放電動作において、第2コンデンサC2の電圧が充電終了電圧から所定の閾値電圧Vthに低下するまでの放電時間がオーディオ信号eSの振幅(瞬時電圧値)に応じた時間として生成される。
第1RSフリップフロップ回路17は、第1コンデンサC1の各放電期間に、当該第1コンデンサC1の放電時間と同一のパルス幅を有するパルス信号を生成するとともに、第3切換信号φ3を生成する回路である。
第1RSフリップフロップ回路17は、2つのNANDゲート(第1NAND回路NA1と第2NAND回路NA2)によって構成されたRSフリップフロップ回路である。第1コンデンサC1の電圧が第1NAND回路NA1に第1リセット信号res1として入力され、その第1NAND回路NA1から出力rsout1が出力される。また、立下りエッジ検出回路13から出力される第1セット信号set1(瞬時的に閾値電圧Vthよりも低いレベルに立ち下がる信号)が第2NAND回路NA2に入力され、その第2NAND回路NA2から第3切換信号φ3が出力される。
第1RSフリップフロップ回路17は、第1セット信号set1が入力されると、出力rsout1をローレベル、第3切換信号φ3をハイレベル反転し、第1コンデンサC1の電圧がローレベル(閾値電圧Vth以下)になる、すなわち、第1リセット信号res1が入力されると、出力rsout1をハイレベル、第3切換信号φ3をローレベルに反転する。第1セット信号set1の入力タイミングは第1コンデンサC1の放電開始タイミングに対応し、第1リセット信号res1の入力タイミングは第1コンデンサC1の電圧が閾値電圧vthに低下したタイミングであるから、出力rsout1のローレベルの期間は第1コンデンサC1の放電時間に相当する。
従って、第1RSフリップフロップ回路17の第1NAND回路NA1の出力端子からは、第1コンデンサC1の各放電期間に当該第1コンデンサC1の放電時間と同一のパルス幅を有するパルス信号が出力rsout1として出力される。
第2RSフリップフロップ回路18は、第2コンデンサC2の各放電期間に、当該第2コンデンサC2の放電時間と同一のパルス幅を有するパルス信号を生成するとともに、第4切換信号φ4を生成する回路である。
第2RSフリップフロップ回路18も第1RSフリップフロップ回路17と同様に、2つのNANDゲート(第3NAND回路NA3と第4NAND回路NA4)によって構成されたRSフリップフロップ回路である。第2コンデンサC2の電圧が第3NAND回路NA3に第2リセット信号res2として入力され、その第3NAND回路NA3から出力rsout2が出力される。また、立下りエッジ検出回路13から出力される第2セット信号set2(瞬時的に閾値電圧Vthよりも低いレベルに立ち下がる信号)が第4NAND回路NA4に入力され、その第4NAND回路NA4から第4切換信号φ4が出力される。
第2RSフリップフロップ回路18は、第2セット信号set2が入力されると、出力rsout2をローレベル、第4切換信号φ4をハイレベル反転し、第2コンデンサC2の電圧がローレベル(閾値電圧Vth以下)になる、すなわち、第2リセット信号res2が入力されると、出力rsout2をハイレベル、第4切換信号φ4をローレベルに反転する。第2セット信号set2の入力タイミングは第2コンデンサC2の放電開始タイミングに対応し、第2リセット信号res2の入力タイミングは第2コンデンサC2の電圧が閾値電圧vthに低下したタイミングであるから、出力rsout2のローレベルの期間は第2コンデンサC2の放電時間に相当する。
従って、第2RSフリップフロップ回路18の第3NAND回路NA3の出力端子からは、第2コンデンサC2の各放電期間に当該第2コンデンサC2の放電時間と同一のパルス幅を有するパルス信号が出力rsout2として出力される。
信号出力回路19は、第1RSフリップフロップ回路17から出力される出力rsout1と第2RSフリップフロップ回路18から出力される出力rsout2を合成する回路である。信号出力回路19は、NANDゲート(第5NAND回路NA5)で構成されている。出力rsout1は基準クロックMCLKのローレベルの期間にだけパルス信号(第1コンデンサC1の放電時間と同一のパルス幅を有するパルス信号)が発生する信号である一方、出力rsout2は基準クロックMCLKのハイレベルの期間にだけパルス信号(第2コンデンサC2の放電時間と同一のパルス幅を有するパルス信号)が発生する信号であるから、信号出力回路19からは出力rsout1のパルス信号と出力rsout2のパルス信号とが交互に組み合されたパルス信号(基準クロックMCLKの半周期と同一の周期でオーディオ信号のeSの振幅(瞬時電圧値)に対応したパルス幅を有するパルス列の信号)がパルス幅変調PMWoutとして出力される。
[電流生成回路14の構成]
図3は電流生成回路14の回路図である。電流生成回路14は、定電流生成手段31と、差動回路32と、電流電圧変換手段(以下、IV変換回路という。)33,35と、電圧電流変換手段(以下、VI変換回路という。)34,36とを有している。また、電流生成回路14は、オーディオ信号eSに対応する電流Δiを直流バイアス電流Icに加算するための加算手段(オーディオ信号発生源AUがトランジスタQ1のベースに接続された構成)をさらに有している。
電流生成回路14は、共通の定電流生成手段31が生成する定電流から、充電電流Ijの直流バイアス電流Icと、放電電流Idとを生成する。従って、定電流生成手段31の温度係数に起因して、温度変化により、直流バイアス電流Icと放電電流Idとが変動する場合であっても、直流バイアス電流Icと放電電流Idとの変動誤差が相互に打ち消され、直流バイアス電流Icと放電電流Idとの電流値の比を一定比(例えば、Ic:Id=1:2)に維持することができる。
定電流生成手段31は、一般的な定電流回路が採用される(以下、定電流回路31という)。例えば、定電流回路31は、JFET及び抵抗から構成された回路、又は、電圧源、抵抗及びバイポーラトランジスタから構成された回路が採用される。定電流回路31は、定電流I1を生成し、差動回路32およびIV変換回路33に供給する。
差動回路32は、定電流回路31に接続されており、定電流回路31から供給される電流I1の1/2の大きさの電流I2を生成する。詳細には、差動回路32は、オーディオ信号源AUからのオーディオ信号eSを電圧電流変換した電流±Δiを、電流I2に加算した電流I2±Δiを生成する。差動回路32は、npn型トランジスタQ1,Q2と、抵抗R1,R2,R6,R7とを含む。トランジスタQ1は、エミッタが抵抗R6を介して定電流回路31に接続され、コレクタが抵抗R1を介して電源電圧VCCに接続され、ベースがオーディオ信号源AUに接続されている。トランジスタQ2は、エミッタが抵抗R7を介して定電流回路31に接続され、コレクタが抵抗R2を介して電源電圧VCCに接続され、ベースが接地電位に接続されている(但し、実回路上は、ベースは負帰還をかけることがある)。抵抗R1と抵抗R2とは抵抗値が同じ抵抗素子が採用され(R1=R2であり)、トランジスタQ1とトランジスタQ2とは特性(例えば、導通開始電圧(ベースエミッタ間電圧)、内部抵抗、温度係数等)が同じトランジスタが採用され、抵抗R6と抵抗R7とは抵抗値及び温度係数が同じ抵抗素子が採用されている。
差動回路32においては、トランジスタQ1のコレクタからエミッタに向かって電流I2+Δiが流れ、トランジスタQ2のコレクタからエミッタに向かって電流I2−Δiが流れる。オーディオ信号eSの振幅値が0である場合(無信号時)には、Δiが0であるので、トランジスタQ1のコレクタからエミッタに向かって電流I2が流れ、トランジスタQ2のコレクタからエミッタに向かって電流I2が流れる。
IV変換回路33は、定電流回路31から電流I1が供給され、当該電流I1を電流電圧変換することによって電圧Vb2を生成する。IV変換回路33は、抵抗R3を含む。抵抗R3の一端は、定電流回路31とトランジスタQ4のベースとに接続され、他端は電源電圧−VCCに接続されている。抵抗R3の両端に電圧Vb2が生成され、電圧Vb2がVI変換回路34に供給される。
VI変換回路34は、IV変換回路33から電圧Vb2が供給され、当該電圧Vb2を電圧電流変換することによって放電電流Idを生成する。VI変換回路34は、npn型トランジスタQ4及び抵抗R5を含む。トランジスタQ4は、ベースが定電流回路31と抵抗R3との接続点に接続され、エミッタが抵抗R5を介して電源電圧−VCCに接続され、コレクタが放電電流Idを出力するノードになっている。つまり、トランジスタQ4のコレクタは、第3スイッチSW3を介して第1コンデンサC1に接続され、かつ、第4スイッチSW4を介して第2コンデンサC2に接続されている。
IV変換回路35は、差動回路32によって生成される電流I2+Δiを電流電圧変換することによって電圧Vb1を生成する。IV変換回路35は、差動回路32の一部である抵抗R1を含む。抵抗R1の一端は、トランジスタQ1のコレクタと、トランジスタQ3のベースとに接続され、他端は電源電圧VCCに接続されている。抵抗R1の両端に電圧Vb1が生成され、電圧Vb1がVI変換回路36に供給される。
VI変換回路36は、IV変換回路35から電圧Vb1が供給され、当該電圧Vb1を電圧電流変換することによって充電電流Ic+Δiを生成する。VI変換回路36は、pnp型トランジスタQ3及び抵抗R4を含む。トランジスタQ3は、ベースがトランジスタQ1と抵抗R1との接続点に接続され、エミッタが抵抗R4を介して電源電圧VCCに接続され、コレクタが充電電流Ic+Δiを出力するノードになっている。つまり、トランジスタQ3のコレクタは、第1スイッチSW1を介して第1コンデンサC1に接続され、かつ、第2スイッチSW2を介して第2コンデンサC2に接続されている。トランジスタQ3とトランジスタQ4とは特性(例えば、導通開始電圧、内部抵抗、温度係数等)が同じトランジスタが採用されている。抵抗R4と抵抗R5との関係は、抵抗値がR4=2R5になっている。
以下、電流生成回路14が各素子の温度係数に影響されずに、Ic:Id=1:2の関係を維持できることを説明する。なお、以下においては、オーディオ信号が無信号(Δi=0)であるとする。
定電流回路31と差動回路32との関係により、上記の通り、電流I1、I2の関係は以下の通りである。
I1=2I2 (式1)
IV変換回路35,33で生成される電圧Vb1,Vb2は以下の通りである。
Vb1=R1・I2 (式2)
Vb2=R3・I1 (式3)
トランジスタQ3のエミッタからコレクタに流れる電流Ic、トランジスタQ4のコレクタからエミッタに流れる電流Idは以下の通りである。但し、VbeはトランジスタQ3、Q4の導通開始電圧である。
Ic=(Vb1−Vbe)/R4 (式4)
Id=(Vb2−Vbe)/R5 (式5)
ここで、R1=2R3に設定すると、式1〜式3により、Vb2は以下の式に展開され、Vb1と等しくなる。
Vb2=R3・I1=(R1/2)・2I2=R1・I2=Vb1 (式6)
上記の通り、R4=2R5であるので、式4〜式6から、直流バイアス電流Ic:放電電流Id=1:2の関係が得られる。ここで、トランジスタQ3、Q4の温度係数に基づくVbeの変化分をΔVbeとすると、式1〜式5を展開し、直流バイアス電流Icおよび放電電流Idは以下の通りになる。
Ic=(R1・I2−(Vb2+ΔVbe))/R4
=(R1・I1−2(Vb2+ΔVbe))/2R4 (式7)
Id=(R3・I1−(Vbe+ΔVbe))/R5
=(R1・I1−2(Vbe+ΔVbe)/R4
=2(R1・I1−2(Vb2+ΔVbe))/2R4 (式8)
従って、トランジスタQ3、Q4の温度係数に基づくVbeの変化分ΔVbeが直流バイアス電流Icおよび放電電流Idに含まれる場合であっても、Ic:Id=1:2の関係が維持される。
以上のように、温度係数によって直流バイアス電流Icと放電電流Idとが変動したとしても、直流バイアス電流Icと放電電流Idとの電流値の比をIc:Id=1:2の関係に維持することができる。つまり、直流バイアス電流Icが増加して第1,第2コンデンサC1,C2の充電終了電圧が大きくなっても、放電電流Idも同じ割合で大きくなっているので、第1,第2コンデンサC1,C2の電圧が閾値電圧に達するまでの時間は温度によって変動しない。また、放電電流Idが増加して第1,第2コンデンサC1,C2の放電速度が増加しても、直流バイアス電流Icも同じ割合で増加するので、第1,第2コンデンサC1,C2の充電終了電圧が増加し、放電電流Idによる放電によって第1,第2コンデンサC1,C2の電圧が閾値電圧に達するまでの時間は温度によって変動しない。その結果、温度係数によって放電電流Idと直流バイアス電流Icが変動したとしても、オーディオ信号eSに正確に対応したパルス幅変調信号PWMoutを出力することができる。
図4は、別の実施形態による電流生成回路14’を示す回路図である。電流生成回路14’は、定電流生成手段31として定電流回路31の代わりに抵抗R8が採用されている。その他の構成は図3の電流生成回路14と同じである。
なお、図3および図4において、トランジスタQ1およびQ2、Q3およびQ4をそれぞれnpn型トランジスタとpnp型トランジスタとを接合したインバーテッド型の構成が採用されてもよい。
[パルス幅変調回路の動作]
次に、パルス幅変調回路1の動作を図5〜図6のタイムチャートを用いて説明する。
図5は、オーディオ信号の振幅が0である(つまり、充電電流Ij=直流バイアス電流Ic)場合のタイムチャートである。なお、図5(f),(g)における実線N1は温度に応じて放電電流Id及び直流バイアス電流Icの電流値が変動していない場合のコンデンサC1,C2の電圧波形であり、破線N2は温度に応じて放電電流Id及び直流バイアス電流Icが増加する場合のコンデンサC1,C2の電圧波形であり、破線N3は温度に応じて放電電流Id及び直流バイアス電流Icが減少する場合のコンデンサC1,C2の電圧波形である。まずは、温度によって放電電流Id及び直流バイアス電流Icが変動しない場合について、パルス幅変調回路1の基本動作を説明する。
第1切換信号φ1のハイレベルの期間とローレベルの期間はそれぞれ第1コンデンサC1の充電期間と放電期間とになっている。第1切換信号φ1がハイレベルに反転すると、第1スイッチSW1が電流生成回路14の充電電流Ijの出力ノードを第1コンデンサC1に接続し、電流生成回路14からの充電電流Ijによる第1コンデンサC1の充電が開始される。その充電動作は第1切換信号φ1がローレベルに反転し、第1スイッチSW1が電流生成回路14を切り離すまで継続される(図5の(b),(f)参照)。
第1切換信号φ1がローレベルに反転し、放電期間に移行すると、そのローレベル反転を検出した第1セット信号set1によって第1RSフリップフロップ回路17から出力される第3切換信号φ3がハイレベルに反転し、これにより第3スイッチSW3が電流生成回路14の放電電流Idの出力ノードを第1コンデンサC1に接続して電流生成回路14からの放電電流Idによる第1コンデンサC1の放電が開始される。その放電動作は第1コンデンサC1の電圧が閾値電圧Vthに低下し、これにより第3切換信号φ3がローレベルに反転し、第3スイッチSW3が電流生成回路14を切り離すまで継続される(図5の(b),(d),(f)参照)。
放電期間では、第1RSフリップフロップ回路17から、第1セット信号set1が入力されると同時にローレベルに反転し、第1リセット信号res1として入力される第1コンデンサC1の電圧が閾値電圧Vthに低下すると同時にハイレベルに反転するパルス信号が出力rsout1として出力される。すなわち、オーディオ信号eSの振幅に対応したパルス幅を有するパルス信号が生成される(図5の(j)参照)。
また、第2切換信号φ2のハイレベルの期間とローレベルの期間はそれぞれ第2コンデンサC2の充電期間と放電期間とになっている。第2切換信号φ2は、デッドタイムを無視すると、第1切換信号φ1の位相を反転した信号となっているので、第2コンデンサC2に対して上記の第1コンデンサC1における充放電動作と同様の充放電動作が、第1切換信号φ1の半周期だけずれて行われる(図5の(c),(e),(g),(i)参照)。
従って、第2コンデンサC2の放電期間では、第2RSフリップフロップ回路18から、第2セット信号set2が入力されると同時にローレベルに反転し、第2リセット信号res2として入力される第2コンデンサC2の電圧が閾値電圧Vthに低下すると同時にハイレベルに反転するパルス信号が出力rsout2として出力される。すなわち、オーディオ信号eSの振幅に対応したパルス幅を有するパルス信号が生成される(図5の(k)参照)。
第1,第2フリップフロップ回路17,18から出力される出力rsout1及び出力rsout2は、信号出力回路19によって合成されてパルス幅変調信号PWMout(出力rsout1の波形と出力rsout2の波形を合成した信号)として出力される(図5の(l)参照)。
なお、図6に示すように、オーディオ信号eSの振幅が正の場合には、充電電流Ij=Ic+Δiの大きさが大となり、第1,第2コンデンサC1,C2の一端における充電電圧波形の傾きもオーディオ信号eSの振幅が0の場合に比べて大となる。そのため、第1又は第2切換信号φ1,φ2のレベルがハイレベルからローレベルに反転する時点での第1,第2コンデンサC1,C2の端子電圧は、オーディオ信号eSが無信号の場合に比べて高くなり、これらが放電電流Idによって放電されるとき、オーディオ信号eSが無信号の場合に比べて、放電が開始されてから閾値電圧Vthに達する時間が長くなる。したがって、図6(l)に示すように、図5に示したオーディオ信号eSが無信号の場合に比べ、ハイレベルの時間が長いパルス幅変調信号PWMoutが出力される。このように、オーディオ信号eSの振幅に応じたパルス幅変調信号PWMoutが出力されることになる。
図示しないが、同様に、オーディオ信号eSが負の場合には、充電電流Ij=Ic+Δiの大きさが小となり、第1,第2コンデンサC1,C2の一端における充電電圧波形の傾きも小となる。そのため、第1又は第2切換信号φ1,φ2のレベルがハイレベルからローレベルに反転する時点での第1,第2コンデンサC1,C2の端子電圧は、オーディオ信号eSが無信号の場合に比べて低くなり、これらが放電電流Idによって放電されるとき、オーディオ信号eSが無信号の場合に比べて、放電が開始されてから閾値電圧Vthに達する時間が短くなる。したがって、オーディオ信号eSが無信号の場合に比べ、ハイレベルの時間が短いパルス幅変調信号PWMoutが出力される。
次に、図5(f)の破線N2を参照して、オーディオ信号の振幅が0であり、温度に応じて放電電流Id及び直流バイアス電流Icが共に増加する場合を説明する。上記の通り、放電電流Id及び直流バイアス電流Icは温度に起因して共に増加しているが、Ic:Id=1:2の関係を維持している。従って、第1コンデンサC1が直流バイアス電流Icによって充電され、第1切換信号φ1がハイレベルからローレベルに反転する際における第1コンデンサC1の充電終了電圧は、温度によって直流バイアス電流Ic及び放電電流Idが変動していない実線N1の場合と比べて高くなっているが、直流バイアス電流Icと同じ比率で放電電流Idも増加しているので、第1コンデンサC1が放電電流Idによって放電され、閾値電圧Vthに達するまでの時間は実線N1の場合と同じになっている。なお、図5(g)の破線N2のように、第2コンデンサC2についても同様に放電電流Idによって放電され、閾値電圧Vthに到達するまでの時間は実線N1の場合と同じである。その結果、温度に応じて放電電流Id及び直流バイアス電流Icは共に増加しているが、実線N1の場合と同様に、正常なパルス幅変調信号PWMoutを出力することができる。
次に、図5(f)の破線N3を参照して、オーディオ信号eSの振幅が0であり、温度に応じて放電電流Id及び直流バイアス電流Icが共に減少する場合を説明する。上記の通り、放電電流Id及び直流バイアス電流Icは温度に起因して共に減少しているが、Ic:Id=1:2の関係を維持している。従って、第1コンデンサC1が直流バイアス電流Icによって充電され、第1切換信号φ1がハイレベルからローレベルに反転する際における第1コンデンサC1の充電完了電圧は、温度に応じて直流バイアス電流Ic及び放電電流Idが変動していない実線N1の場合と比べて低くなっているが、直流バイアス電流Icと同じ割合で放電電流Idも減少しているので、第1コンデンサC1が放電電流Idによって放電され、閾値電圧Vthに達するまでの時間は実線N1の場合と同じになっている。なお、図5(g)の破線N3のように、第2コンデンサC2についても同様に放電電流Idによって放電され、閾値電圧Vthに達するまでの時間は実線N1の場合と同じである。その結果、温度に応じて放電電流Id及び直流バイアス電流Icは共に減少しているが、実線N1の場合と同様に、正常なパルス幅変調信号PWMoutを出力することができる。
[別の実施形態]
次に、本発明の別の実施形態によるパルス幅変調回路1’を説明する。図7は、パルス幅変調回路1’の要部を示すブロック回路図である。なお、図7では、図2に対して異なる部分のみを記載し、基準クロック生成回路11、デッドタイム生成回路12、立下りエッジ回路13、第1RSフリップフロップ回路17、第2RSフリップフロップ回路18および信号出力回路19は省略している。パルス幅変調回路1’は、充放電期間における第1,第2コンデンサC1,C2の電圧の変化方向を逆にしたものである。すなわち、充電電流Ij(=Ic+Δi)及び放電電流Idの向きが図2のパルス幅変調回路1と逆になっており、第1切換信号φ1がハイレベルの期間に充電電流Ijによって第1コンデンサC1を放電(すなわち、接地電位に対してマイナス方向に充電)し、第1切換信号φ1がローレベルの期間に放電電流Idによって第1コンデンサC1を充電(すなわち、接地電位に対してプラス方向に放電)する。また、パルス幅変調回路1’は、閾値電圧の代わりに第1,第2コンデンサC1,C2の充電電圧を基準電圧Vrefと比較するための比較回路27,28が設けられている。なお、このパルス幅変調回路1’の詳細については上記特許文献2に開示されている。
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態には限定されない。直流バイアス電流Icと放電電流Idとの一定比は1:2に限定されず、回路構成によっては1:1や2:3とする場合もある。