JP2010088118A5 - - Google Patents

Claims (11)

1. 供給電圧上に変調された多段信号の受信段であって、
   供給電位端子（Ｖ０，１０）と、アース電位端子（１２）と、ローパスフィルタ（６０）と、ハイ比較器（５０）と、ロー比較器と、ハイ閾値発生器と、ロー閾値発生器とを有し、
   前記ローパスフィルタの入力端は供給電位端子（Ｖ０，１０）とアース電位端子（１２）に接続されており、出力端はローパスフィルタリングされた出力信号（Ｖ２）を出力し、
   前記ハイ比較器は、ハイ閾値（Ｖ１）と、出力端と、受信信号入力端を有し、
   前記ハイ比較器の受信信号入力端は、ローパスフィルタリングされた出力信号（Ｖ２）を受信するようにローパスフィルタの出力端と接続されており、
   前記ロー比較器は、ロー閾値（Ｖ３）と、出力端と、受信信号入力端を有し、
   前記ロー比較器の受信信号入力端は、ローパスフィルタリングされた出力信号（Ｖ２）を受信するようにローパスフィルタの出力端と接続されており、
   前記ハイ閾値発生器は、ローパスフィルタリングされた出力信号（Ｖ２）がハイ閾値（Ｖ１）より小さい場合、ハイ閾値を上昇させ、前記ローパスフィルタリングされた出力信号（Ｖ２）がハイ閾値（Ｖ１）より大きい場合、ハイ閾値（Ｖ１）を下降させるように構成されており、
   前記ロー閾値発生器は、ローパスフィルタリングされた出力信号（Ｖ２）がロー閾値（Ｖ１）より小さい場合、ロー閾値を上昇させ、前記ローパスフィルタリングされた出力信号（Ｖ２）がロー閾値（Ｖ１）より大きい場合、ロー閾値（Ｖ１）を下降させるように構成されている、ことを特徴とする受信段。
2. 請求項１記載の受信段であって、
   ハイ分圧回路（２０）と、ロー分圧回路（３０）と、ローパス分圧回路（４０）とを有し、
   前記ハイ比較器（５０）はハイ閾値入力端を有し、
   前記ハイ閾値入力端と前記ハイ閾値発生器は前記ハイ分圧回路（２０）と接続されており、
   前記ロー比較器はロー閾値入力端を有し、
   前記ロー閾値入力端と前記ロー閾値発生器は前記ロー分圧回路（３０）と接続されており、
   前記ローパスフィルタの入力端は前記ローパス分圧回路（４０）と接続されており、
   前記各分圧回路は、供給電位端子（Ｖ０，１０）と、アース電位端子（１２）との間に接続されており、これにより供給電位端子（Ｖ０，１０）とアース電位端子（１２）との間にある電圧差を分圧する
   受信段。
3. 請求項１記載の受信段であって、
   記憶素子（９０）を有し、
   前記記憶素子は、前記ハイ比較器の出力端および前記ロー比較器の出力端と直接、または論理結合回路を介して、または２つのグリッチフィルタ（８０，８２）を介して接続されており、
   前記グリッチフィルタの一方は前記ハイ比較器（５０）の出力端と前記記憶素子（９０）との間に接続されており、他方は前記ロー比較器（５２）の出力端と前記記憶素子（９０）との間に接続されている
   受信段。
4. 請求項１記載の受信段であって、
   前記ハイ比較器（５０）と前記ロー比較器（５２）はそれぞれ非反転入力端と反転入力端を有し、コンパレータまたは演算増幅器として構成されており、
   前記ハイ比較器（５０）の受信信号入力端は、ハイ比較器の反転入力端であり、前記ロー比較器（５２）の受信信号入力端はロー比較器の非反転入力端である
   受信段。
5. 請求項１記載の受信段であって、
   前記ハイ閾値発生器は、前記ハイ比較器の出力端と接続されたハイフィードバック回路と、デジタルまたはアナログのドライバ段と、制御可能な電流源（７０）または制御可能な電圧源と、前記ハイ比較器（５０）と接続されたハイ入力結合回路とを有し、
   前記ハイ入力結合回路は、前記ハイ比較器のハイ閾値（Ｖ１）を形成し、
   前記ロー閾値発生器は、前記ロー比較器（５２）の出力端と接続されたローフィードバック回路と、デジタルまたはアナログのドライバ段と、制御可能な電流源（７１）または制御可能な電圧源と、前記ロー比較器（５２）と接続されたロー入力結合回路とを有し、
   前記ロー入力結合回路は、前記ロー比較器のロー閾値（Ｖ３）を形成する
   受信段。
6. 請求項１記載の受信段であって、
   前記２つの比較器はそれぞれ、供給電位端子（Ｖ０，１０）とアース電位端子（１２）との間に接続された分圧回路（２０，３０）と接続されており、
   前記分圧回路はそれぞれ、フィードバックタップと該フィードバックタップとは異なる閾値タップを有し、
   前記２つの分圧回路のフィードバックタップはそれぞれ、フィードバックループ（７０，７１）を介して所属の比較器の出力端と接続されており、
   前記２つの分圧回路の閾値タップは、所属の比較器（５０，５２）の閾値入力端と直接接続されており、
   該閾値入力端はそれぞれの比較器の閾値を規定し、
   前記ロー比較器の分圧回路（３０）はロー比較器（５２）の反転入力端と接続されており、
   前記ロー比較器（５２）の受信信号入力端はロー比較器の非反転入力端であり、
   前記ハイ比較器の分圧回路（２０）はハイ比較器（５０）の非反転入力端と接続されており、
   前記ハイ比較器（５０）の受信信号入力端はハイ比較器（５０）の反転入力端である
   受信段。
7. 請求項１記載の受信段であって、
   前記ローパスフィルタ（６０）は、直列抵抗および並列抵抗と接続されたキャパシタ（Ｃ）を有し、
   該キャパシタ（Ｃ）と前記並列抵抗（Ｒ３，Ｒ４）はアース電位端子（１２）と接続されており、
   前記直列抵抗（Ｒ１，Ｒ２）は供給電位端子（Ｖ０，１０）と接続されており、
   前記並列抵抗（Ｒ３，Ｒ４）と前記キャパシタ（Ｃ）と前記直列抵抗（Ｒ１，Ｒ２）とを接続するタップは、前記ハイ比較器（５０）の受信信号入力端およびロー比較器（５２）の受信信号入力端と接続されており、
   前記ローパスフィルタの時定数は、変調信号のパルス幅（Ｔｐ）に応じて設定される受信段。
8. 請求項３から７までのいずれか１項記載の受信段であって、
   前記記憶素子（９０）は、フリップフロップ、ＲＳフリップフロップ、ＪＫフリップフロップ、またはＴフリップフロップである受信段。
9. 供給電圧上に変調された多段信号の受信方法であって、
   ・端子電圧を検出するステップ、
   ・ローパス信号（Ｖ２）を形成するために前記端子電圧をローパスフィルタリングするステップ、
   ・ローパス信号（Ｖ２）をハイ閾値（Ｖ１）およびロー閾値（Ｖ３）と比較し、ハイ閾値およびロー閾値との比較結果を出力するステップ、
   を有する方法において、
   ・ローパス信号（Ｖ２）がロー閾値（Ｖ３）よりも小さい場合、ロー閾値（Ｖ３）を上昇させるステップ；
   ・ローパス信号（Ｖ２）がハイ閾値（Ｖ１）よりも大きい場合、ハイ閾値（Ｖ３）を下降させるステップ；
   ・ローパス信号（Ｖ２）がハイ閾値（Ｖ１）よりも小さい場合、ハイ閾値（Ｖ３）を上昇させるステップ；
   ・ローパス信号（Ｖ２）がロー閾値（Ｖ３）よりも大きい場合、ロー閾値（Ｖ３）を下降させるステップ；
   により閾値を上昇または下降させる
   ことを特徴とする方法。
10. 請求項９記載の方法であって、
    閾値の上昇または下降は、
    ・端子電圧を前記比較結果と、結合回路または分圧回路（２０，３０）を介して結合するステップ、および
    ・ハイ閾値とロー閾値を、前記端子電圧とそれぞれの比較結果の結合として設けるステップ
    を有する方法。
11. 請求項９記載の方法であって、
    さらに、
    ・比較結果を記憶素子（９０）に記憶するステップを有し、
    前記記憶素子は記憶された比較結果を相互に論理結合し、結合された結果を記憶する、
    方法。