JP6150149B2

JP6150149B2 - キャパシタの並列モニタ回路

Info

Publication number: JP6150149B2
Application number: JP2015538695A
Authority: JP
Inventors: 芳隆濱田
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2013-09-26
Filing date: 2013-09-26
Publication date: 2017-06-21
Anticipated expiration: 2033-09-26
Also published as: EP3051659A1; WO2015045050A1; US20160036248A1; JPWO2015045050A1; EP3051659A4

Description

本発明は、直列に接続された複数のキャパシタのそれぞれの充電電位を均等化するために、キャパシタに並列に接続されてその充電電流を制御する並列モニタ回路に関するものである。

直列に接続された複数の電気二重層キャパシタの充電電位を均等化する従来技術として、特許文献１に記載されたキャパシタ充放電システムが知られている。
図２は、この充放電システムを示す回路図である。図２において、Ｃ_１，Ｃ_２，…，Ｃ_ｎは充電電流源１０とＧＮＤ（接地）との間に直列に接続された電気二重層キャパシタ、２０は電気二重層キャパシタＣ_１，Ｃ_２，…，Ｃ_ｎの直列回路に並列に接続された負荷、ＰＭＣ_１，ＰＭＣ_２，…，ＰＭＣ_ｎは各キャパシタにそれぞれ並列に接続された同一構成の並列モニタ回路、ＣＭＰ_１，ＣＭＰ_２，…，ＣＭＰ_ｎはコンパレータ、Ｖ_ｒ１，Ｖ_ｒ２，…，Ｖ_ｒｎは基準電位として与えられる各キャパシタの均等化電位（通常はＶ_ｒ１＝Ｖ_ｒ２＝……＝Ｖ_ｒｎ＝Ｖ_ｒであり、各キャパシタの満充電電位に等しい）、Ｒ_１，Ｒ_２，…，Ｒ_ｎは電流制限用抵抗、Ｔｒ_１，Ｔｒ_２，…，Ｔｒ_ｎは電流バイパス用のトランジスタである。

この従来技術では、コンパレータＣＭＰ_１，ＣＭＰ_２，…，ＣＭＰ_ｎが、各キャパシタＣ_１，Ｃ_２，…，Ｃ_ｎの両端の電位差、すなわちキャパシタＣ_１，Ｃ_２，…，Ｃ_ｎの充電電位を均等化電位Ｖ_ｒとそれぞれ比較する。そして、充電電位がＶ_ｒより小さい場合はトランジスタをＯＦＦにしてキャパシタの充電を継続すると共に、充電電位がＶ_ｒより大きい場合はトランジスタをＯＮにして充電電流をバイパスさせ、キャパシタへの充電を停止することにより、全てのキャパシタＣ_１，Ｃ_２，…，Ｃ_ｎの均等化充電を行っている。

特許文献１では、図２から明らかなように、各キャパシタの下位電位側から、均等化電位Ｖ_ｒを発生させる電圧源を介して各コンパレータの反転入力端子に接続し、各キャパシタの上位電位側を、各コンパレータの非反転入力端子に接続している。このような回路構成は、特許文献１以外にも数多く知られている。
しかしながら、この回路構成では、均等化電位Ｖ_ｒを発生させる電圧源がキャパシタごとに必要になって電圧源を共通化できないことから、回路構成が複雑化するという問題がある。また、均等化電位Ｖ_ｒが固定値であるため充電電位を変更することができず、各キャパシタを任意の値で均等化充電することができない。

これらの問題を解決する従来技術として、特許文献２に記載されたキャパシタ充電制御回路が知られている。
図３は、このキャパシタ充電制御回路を示すブロック図である。図３において、ＰＭＣ_１１，ＰＭＣ_１２，…，ＰＭＣ_１ｎは電気二重層キャパシタＣ_１，Ｃ_２，…，Ｃ_ｎにそれぞれ並列に接続された同一構成の並列モニタ回路、３１は電圧−電流変換回路、３２は電流−電圧変換回路（及びトリミング抵抗）、３３はキャパシタ電圧分圧回路、３４はバイパス素子駆動回路、３５はバイパス素子、４０は基準電圧発生回路、５０はデコーダ、６０はＤ−Ａコンバータである。
また、図４は図３の具体的回路を示し、７０はキャパシタＣ_１，Ｃ_２，…の電圧Ｖ_ｃ１，Ｖ_ｃ２，…に基づいてデコーダ５０に入力する制御信号を生成する制御回路である。

この従来技術では、ＤＡコンバータ６０を用いることにより、バイパス素子駆動回路３４内のコンパレータ３４ａに入力される均等化電位Ｖ_ｒを容易に変更することができる。更に、均等化電位Ｖ_ｒをコンパレータ３４ａに入力する前に電圧−電流変換回路３１及び電流−電圧変換回路３２を設けることで、均等化電位Ｖ_ｒの発生源であるＤＡコンバータ６０を全てのキャパシタＣ_１，Ｃ_２，…，Ｃ_ｎに対して共通化できるという利点もある。

特開２００８-２７１７２２号公報（段落［００１６］〜［００１９］、図１等）特開２００８-１７８２０２号公報（段落［００３２］〜［００４２］、図３，図４等）

特許文献１に記載された従来技術（前述の図２）では、キャパシタの上位電位側がコンパレータの非反転入力端子に直接接続されているため、非反転入力端子に印加される電圧はコンパレータの電源電圧と同等になってしまう。特に、キャパシタの両端電極からコンパレータに電源を供給する場合には、非反転入力端子に印加される電圧はコンパレータの電源電圧に等しくなる。
汎用のコンパレータの場合、電源電圧に対して少なくとも１［Ｖ］程度の同相入力電圧範囲が規定されているため、入力電圧と電源電圧が同等である場合には、予期しない動作が起こるばかりか、デバイスの破損を生じる可能性も否定できない。このような問題を回避するためには、電源電圧にほぼ等しい入力電圧にも対応可能ないわゆる入力レール・トゥ・レール型の特殊なコンパレータを選定する必要がある。

また、キャパシタの両端電極以外から電源を供給する場合には、高耐圧なコンパレータを選定することが必要になる。その理由としては、キャパシタの両端電極以外から電源を供給する場合には各コンパレータの負電源端子がＧＮＤ（０［Ｖ］）に接続されるので、電圧を上げるために複数、直列接続された電気二重層キャパシタのＧＮＤ（０［Ｖ］）を基準とした最高電位は、アプリケーションによっても異なるが、高いものでは数百［Ｖ］にも及ぶことになり、この最高電位に近いコンデンサに対応するコンパレータほど高電圧が入力されるからである。

一方、特許文献２に記載された従来技術（前述の図３，図４）によると、設定可能な均等化電位に制約が生じる。
電気二重層キャパシタ１個当たりの満充電電位は、通常は２〜３［Ｖ］程度である。これに対して、コンパレータの動作電源電圧は、低電圧駆動が可能な特殊品であっても１［Ｖ］程度を要する。特許文献２において、例えば、キャパシタが１［Ｖ］程度まで充電されたとき、キャパシタ電圧分圧回路３３の分圧抵抗値が互いに等しければ、コンパレータへの入力電圧は０．５［Ｖ］となる。この状態でもコンパレータを誤動作させないためには、特許文献１の場合と同様に、入力レール・トゥ・レール型の特殊なコンパレータを選定する必要がある。また、そのような特殊なコンパレータを選定した場合でも、キャパシタの充電電位がコンパレータの動作電源電圧に満たない状態では、コンパレータの動作が保証されなくなる。

従って、特許文献２において、コンパレータ３４ａに設定される均等化電位は、コンパレータの動作電源電圧以上でなくてはならないという制約がある。
また、特許文献２に記載された回路では、電圧−電流変換回路３１にＮ−ＭＯＳを使用しているため、コンパレータ３４ａに設定される均等化電位は、Ｎ−ＭＯＳの閾値電圧（通常、０．６〜０．７［Ｖ］程度）以上でなくてはならないという制約もある。

上記のように、特許文献１，２に記載された従来技術では、バイパス電流を流すためのコンパレータとして特殊な型式のものが要求される場合があり、また、各種の制約によって均等化電位に下限値が存在するため、その下限値よりも低い電位で複数のキャパシタを均等化充電することができない、等の問題があった。

そこで、本発明の解決課題は、汎用のコンパレータ等を使用可能とし、しかも、直列に接続された複数のキャパシタを所望の電位で均等化充電することが可能な並列モニタ回路を提供することにある。

上記の課題を解決するため、請求項１に係る発明は、充電電流源と接地点との間に直列に接続された複数のキャパシタの両端にそれぞれ接続され、前記キャパシタの充電電位と均等化電位とを比較する比較手段と、前記比較手段の出力により動作して前記充電電位が前記複数のキャパシタに共通した前記均等化電位に一致するように前記キャパシタの充電電流を制御する充電電流バイパス手段と、を備えた多段構成の並列モニタ回路において、
前記キャパシタの両端電極の電位をそれぞれ抵抗分圧して減衰させる分圧手段と、
前記分圧手段による分圧電圧の差を増幅して前記充電電位を検出する差動増幅手段と、
前記均等化電位を可変値として設定する均等化電位設定手段と、を備え、
前記差動増幅手段では、それぞれに対応する前記キャパシタの高電位側の電位の対接地分圧値を非反転入力電圧とし、かつ、当該キャパシタの低電位側の電位の対接地分圧値を反転入力電圧とし、
前記差動増幅手段により検出した前記充電電位と前記均等化電位設定手段により設定した前記均等化電位とを前記比較手段によりそれぞれ比較することを特徴とする。

請求項２に係る発明は、請求項１に記載した並列モニタ回路において、前記分圧手段が、前記キャパシタの両端電極の電位と接地電位との間の電圧をそれぞれ抵抗分圧するものである。

請求項３に係る発明は、請求項１または２に記載したキャパシタの並列モニタ回路において、前記分圧手段による電圧減衰比率が、前記差動増幅手段における電圧増幅率の逆数に等しいことを特徴とする。

請求項４に係る発明は、請求項１〜３の何れか１項に記載したキャパシタの並列モニタ回路において、前記均等化電位設定手段は、０［Ｖ］と前記キャパシタの満充電相当値との間で、前記均等化電位を所定の刻み幅で設定可能であることを特徴とする。

請求項５に係る発明は、請求項１に記載したキャパシタの並列モニタ回路において、
前記差動増幅手段及び前記比較手段の動作電源電圧を、前記キャパシタの両端電極以外の電源から供給することを特徴とする。

本発明によれば、入力レール・トゥ・レール型の特殊なコンパレータや高耐圧のコンパレータ、オペアンプ等を用いることなく、直列に接続された複数のキャパシタを制約のない所望の値に均等化充電することができる。

本発明の実施形態に係る並列モニタ回路の回路図である。特許文献１に記載されたキャパシタ充放電システムの回路図である。特許文献２に記載されたキャパシタ充電制御回路のブロック図である。図３の具体的回路図である。

以下、図に沿って本発明の実施形態を説明する。
図１は、この実施形態に係る並列モニタ回路の回路図である。図１において、充電電流源１０とＧＮＤ（接地）との間には、電気二重層キャパシタ等のキャパシタＣ_１，Ｃ_２，Ｃ_３，…，Ｃ_ｎが直列に接続されており、各キャパシタＣ_１，Ｃ_２，Ｃ_３，…，Ｃ_ｎの両端には、並列モニタ回路ＰＭＣ_２１，ＰＭＣ_２２，ＰＭＣ_２３，…，ＰＭＣ_２ｎがそれぞれ接続されている。
ここでは、並列モニタ回路ＰＭＣ_２１，ＰＭＣ_２２，ＰＭＣ_２３，…，ＰＭＣ_２ｎの動作により、全てのキャパシタＣ_１，Ｃ_２，Ｃ_３，…，Ｃ_ｎの充電電位を同一値に制御するものとする。

並列モニタ回路ＰＭＣ_２１，ＰＭＣ_２２，ＰＭＣ_２３，…，ＰＭＣ_２ｎの構成は実質的に全て同一であるため、以下では、主に最高電位側の並列モニタ回路ＰＭＣ_２１を例に挙げてその構成を説明する。
並列モニタ回路ＰＭＣ_２１において、キャパシタＣ_１の両端電極にはＰＮＰ型トランジスタＴｒ_ｂ１のエミッタ、コレクタが接続され、そのエミッタとベースとの間には抵抗Ｒ_１１が接続されている。トランジスタＴｒ_ｂ１のベースとＧＮＤとの間には、ＮＰＮ型トランジスタＴｒ_ａ１のコレクタ、エミッタが接続されている。ここで、トランジスタＴｒ_ｂ１，Ｔｒ_ａ１、後述する抵抗Ｒ_ａ１，Ｒ_１１等は、請求項における充電電流バイパス手段を構成している。

トランジスタＴｒ_ａ１のベースには、抵抗Ｒ_ａ１を介してコンパレータＣＭＰ₁の出力が加えられている。なお、コンパレータＣＭＰ₁の反転入力端子には、請求項における均等化電位設定手段としてのＤＡコンバータ８０から均等化電圧Ｖ_ｒが加えられている。このＤＡコンバータ８０は他の並列モニタ回路ＰＭＣ_２２，ＰＭＣ_２３，…，ＰＭＣ_２ｎにも共用されており、均等化電圧Ｖ_ｒがコンパレータＣＭＰ_２，ＣＭＰ_３，…，ＣＭＰ_ｎの反転入力端子にも加えられている。

前記トランジスタＴｒ_ｂ１のエミッタと抵抗Ｒ_１１との接続点は、抵抗Ｒ_ａ１２，Ｒ_ａ１４の直列回路を介してオペアンプＡＭＰ_１の非反転入力端子に接続されている。また、抵抗Ｒ_ａ１２と抵抗Ｒ_ａ１４との接続点は抵抗Ｒ_ａ１３を介してＧＮＤに接続され、オペアンプＡＭＰ_１の非反転入力端子は抵抗Ｒ_ａ１５を介してＧＮＤに接続されている。
トランジスタＴｒ_ｂ１のコレクタは、抵抗Ｒ_ｂ１２，Ｒ_ｂ１４，Ｒ_ｂ１５の直列回路を介してオペアンプＡＭＰ_１の出力端子に接続され、抵抗Ｒ_ｂ１２と抵抗Ｒ_ｂ１４との接続点は抵抗Ｒ_ｂ１３を介してＧＮＤに接続されている。

抵抗Ｒ_ｂ１２と抵抗Ｒ_ｂ１４との接続点は、次段の並列モニタ回路ＰＭＣ_２２内の抵抗Ｒ_ａ２４を介して、オペアンプＡＭＰ_２の非反転入力端子に接続されている。このため、次段のキャパシタＣ_２の高電位側電極とオペアンプＡＭＰ_２の非反転入力端子との間には、抵抗Ｒ_ｂ１２，Ｒ_ｂ１３と抵抗Ｒ_ａ２４，Ｒ_ａ２５とが接続されていることになり、並列モニタ回路ＰＭＣ_２１のオペアンプＡＭＰ_１に対する抵抗Ｒ_ａ１２，Ｒ_ａ１３及び抵抗Ｒ_ａ１４，Ｒ_ａ１５の接続関係と同様になっている。
上記の点は、他の並列モニタ回路ＰＭＣ_２３，…，ＰＭＣ_２ｎについても同様である。

なお、次段以降の並列モニタ回路ＰＭＣ_２２，ＰＭＣ_２３，…，ＰＭＣ_２ｎにおいて、Ｔｒ_ａ２，Ｔｒ_ａ３，…，Ｔｒ_ａｎはＮＰＮ型トランジスタ、Ｔｒ_ｂ２，Ｔｒ_ｂ３，…，Ｔｒ_ｂｎはＰＮＰ型トランジスタ、ＡＭＰ_２，ＡＭＰ_３，…，ＡＭＰ_ｎはオペアンプ、ＣＭＰ_２，ＣＭＰ_３，…，ＣＭＰ_ｎはコンパレータ、Ｒ_２１，Ｒ_３１，…，Ｒ_ｎ１，Ｒ_ａ２，Ｒ_ａ３，…，Ｒ_ａｎ，Ｒ_ａ２４，Ｒ_ａ２５，Ｒ_ｂ２２，Ｒ_ｂ２３，Ｒ_ｂ２４，Ｒ_ｂ２５，Ｒ_ａ３４，Ｒ_ａ３５，Ｒ_ｂ３２，Ｒ_ｂ３３，Ｒ_ｂ３４，Ｒ_ｂ３５，Ｒ_ａｎ４，Ｒ_ａｎ５，Ｒ_ｂｎ２，Ｒ_ｂｎ３，Ｒ_ｂｎ４，Ｒ_ｂｎ５は抵抗である。

並列モニタ回路ＰＭＣ_２１，ＰＭＣ_２２，ＰＭＣ_２３，…，ＰＭＣ_２ｎにおいて、抵抗Ｒ_ａ１２，Ｒ_ａ１３，Ｒ_ｂ１２，Ｒ_ｂ１３，Ｒ_ｂ２２，Ｒ_ｂ２３，Ｒ_ｂ３２，Ｒ_ｂ３３，…，Ｒ_ｂｎ２，Ｒ_ｂｎ３は、キャパシタＣ_１，Ｃ_２，Ｃ_３，…，Ｃ_ｎの両端電極の電位をそれぞれＧＮＤ（０Ｖ）に対して分圧するための分圧抵抗である。これらの分圧抵抗Ｒ_ａ１２，Ｒ_ａ１３，Ｒ_ｂ１２，Ｒ_ｂ１３，Ｒ_ｂ２２，Ｒ_ｂ２３，Ｒ_ｂ３２，Ｒ_ｂ３３，…，Ｒ_ｂｎ２，Ｒ_ｂｎ３の抵抗値は、分圧後の電圧値がオペアンプＡＭＰ_１，ＡＭＰ_２，ＡＭＰ_３，…，ＡＭＰ_ｎの入力電圧範囲内に収まるように設定すれば良い。

また、抵抗Ｒ_ａ１４，Ｒ_ａ１５，Ｒ_ｂ１４，Ｒ_ｂ１５，Ｒ_ａ２４，Ｒ_ａ２５，Ｒ_ｂ２４，Ｒ_ｂ２５，Ｒ_ａ３４，Ｒ_ａ３５，Ｒ_ｂ３４，Ｒ_ｂ３５，…，Ｒ_ａｎ４，Ｒ_ａｎ５，Ｒ_ｂｎ４，Ｒ_ｂｎ５は、それぞれの差動増幅回路の増幅率を定めるための抵抗であり、これらの抵抗値は、Ｒ_ａ１４＝Ｒ_ｂ１４，Ｒ_ａ１５＝Ｒ_ｂ１５，Ｒ_ａ２４＝Ｒ_ｂ２４，Ｒ_ａ２５＝Ｒ_ｂ２５，…，Ｒ_ａｎ５＝Ｒ_ｂｎ５とする。
更に、これらの抵抗Ｒ_ａ１４，Ｒ_ａ１５，……，Ｒ_ｂｎ４，Ｒ_ｂｎ５の抵抗値は、それぞれの分圧抵抗に生じる電圧Ｖ_ａ１Ｐ，Ｖ_ａ１Ｎ（＝Ｖ_ａ２Ｐ），Ｖ_ａ２Ｎ（＝Ｖ_ａ３Ｐ），Ｖ_ａ３Ｎ，…，Ｖ_{ａ（ｎ−１）Ｎ}（＝Ｖ_ａｎＰ），Ｖ_ａｎＮを乱さない程度に、分圧抵抗Ｒ_ａ１２，Ｒ_ａ１３，Ｒ_ｂ１２，Ｒ_ｂ１３，Ｒ_ｂ２２，Ｒ_ｂ２３，Ｒ_ｂ３２，Ｒ_ｂ３３，…，Ｒ_ｂｎ２，Ｒ_ｂｎ３の抵抗値よりも高くする。

ここで、並列モニタ回路ＰＭＣ_２１内の差動増幅回路（オペアンプＡＭＰ_１）の出力電圧Ｖ_ｂ１は、数式１によって求められる。

従って、数式２を満たすように抵抗Ｒ_ａ１２，Ｒ_ａ１３，Ｒ_ａ１４，Ｒ_ａ１５の抵抗値を決めれば、差動増幅回路の出力電圧Ｖ_ｂ１は、キャパシタＣ_１の充電電位Ｖ_ｃａｐと等しくなる（Ｖ_ｂ１＝Ｖ_ｃａｐ）。この数式２は、分圧手段としての抵抗Ｒ_ａ１２，Ｒ_ａ１３による電圧減衰比率が、差動増幅回路における電圧増幅率の逆数に等しいことを示している。

すなわち、数式２を満たすように抵抗Ｒ_ａ１２，Ｒ_ａ１３，Ｒ_ａ１４，Ｒ_ａ１５の抵抗値を決めれば、コンパレータＣＭＰ_１は、キャパシタＣ_１の充電電位Ｖ_ｃａｐ（電圧Ｖ_ｂ１）と均等化電位Ｖ_ｒとを比較することになる。
また、この実施形態では、直列接続されるキャパシタの数に依存することなくＶ_ｂ１＝Ｖ_ｃａｐとなり、Ｖ_ｃａｐは通常は２〜３［Ｖ］以下となるため、全てのコンパレータの電源電圧Ｖ_ｄｄは、同相入力電圧範囲を考慮したとしても、例えば５［Ｖ］程度でよくなる。なお、この電源電圧Ｖ_ｄｄは全てのオペアンプにも共通して用いられている。

コンパレータＣＭＰ_１によって比較される電圧Ｖ_ｂ１と均等化電位Ｖ_ｒとに関して、Ｖ_ｂ１＜Ｖ_ｒの場合にはトランジスタＴｒ_ａ１，Ｔｒ_ｂ１の何れもＯＦＦとなるので、充電電流源１０からの電流がバイパスされることなくキャパシタＣ_１に供給され、キャパシタＣ_１が充電されて充電電位Ｖ_ｃａｐが均等化電位Ｖ_ｒに近付いて行く。
また、Ｖ_ｂ１≧Ｖ_ｒの場合には、トランジスタＴｒ_ａ１，Ｔｒ_ｂ１の何れもＯＮとなって充電電流源１０からの電流がバイパスされることにより、キャパシタＣ_１には電流が供給されなくなって充電が停止される。
このように、各キャパシタＣ_１，Ｃ_２，Ｃ_３，…，Ｃ_ｎの充電電位Ｖ_ｃａｐは均等化電位Ｖ_ｒに依存し、この均等化電位Ｖ_ｒは全てのキャパシタＣ_１，Ｃ_２，Ｃ_３，…，Ｃ_ｎに対して共通であるため、ＤＡコンバータ８０により均等化電位Ｖ_ｒを可変制御すれば、全てのキャパシタＣ_１，Ｃ_２，Ｃ_３，…，Ｃ_ｎの充電電位Ｖ_ｃａｐを容易に変更することができる。

この実施形態では、コンパレータＣＭＰ_２，ＣＭＰ_３，…，ＣＭＰ_ｎの電源電圧Ｖ_ｄｄをキャパシタの両端電極からではなく別途に供給しているので、コンパレータＣＭＰ_２，ＣＭＰ_３，…，ＣＭＰ_ｎはキャパシタの充電電位Ｖ_ｃａｐに関わらず動作可能である。
よって、各キャパシタＣ_１，Ｃ_２，Ｃ_３，…，Ｃ_ｎの充電電位Ｖ_ｃａｐを、０［Ｖ］の状態から例えば０．１［Ｖ］刻みで高くしていくように設定することも可能であり、各キャパシタＣ_１，Ｃ_２，Ｃ_３，…，Ｃ_ｎを０［Ｖ］から満充電相当の電位までの範囲で所望の値に均等化充電することができる。

本発明は、例えば、電気二重層キャパシタを複数、直列に接続して構成された電気自動車用バッテリーを始めとして、各種のキャパシタ直列回路の均等化充電に利用することができる。

１０：充電電流源
８０：ＤＡコンバータ
ＰＭＣ_２１，ＰＭＣ_２２，ＰＭＣ_２３，…，ＰＭＣ_２ｎ：並列モニタ回路
Ｃ_１，Ｃ_２，Ｃ_３，…，Ｃ_ｎ：キャパシタ
ＡＭＰ_１，ＡＭＰ_２，ＡＭＰ_３，…，ＡＭＰ_ｎ：オペアンプ
ＣＭＰ_１，ＣＭＰ_２，ＣＭＰ_３，…，ＣＭＰ_ｎ：コンパレータ
Ｔｒ_ａ１，Ｔｒ_ａ２，Ｔｒ_ａ３，…，Ｔｒ_ａｎ：ＮＰＮ型トランジスタ
Ｔｒ_ｂ１，Ｔｒ_ｂ２，Ｔｒ_ｂ３，…，Ｔｒ_ｂｎ：ＰＮＰ型トランジスタ
Ｒ_１１，Ｒ_２１，Ｒ_３１，…，Ｒ_ｎ１：抵抗
Ｒ_ａ１，Ｒ_ａ２，Ｒ_ａ３，…，Ｒ_ａｎ：抵抗
Ｒ_ａ１２，Ｒ_ａ１３，Ｒ_ａ１４，Ｒ_ａ１５，Ｒ_ｂ１２，Ｒ_ｂ１３，Ｒ_ｂ１４，Ｒ_ｂ１５：抵抗
Ｒ_ａ２４，Ｒ_ａ２５，Ｒ_ｂ２２，Ｒ_ｂ２３，Ｒ_ｂ２４，Ｒ_ｂ２５：抵抗
Ｒ_ａ３４，Ｒ_ａ３５，Ｒ_ｂ３２，Ｒ_ｂ３３，Ｒ_ｂ３４，Ｒ_ｂ３５：抵抗
Ｒ_ａｎ４，Ｒ_ａｎ５，Ｒ_ｂｎ２，Ｒ_ｂｎ３，Ｒ_ｂｎ４，Ｒ_ｂｎ５：抵抗

Claims

充電電流源と接地点との間に直列に接続された複数のキャパシタの両端にそれぞれ接続され、前記キャパシタの充電電位と均等化電位とを比較する比較手段と、前記比較手段の出力により動作して前記充電電位が前記複数のキャパシタに共通した前記均等化電位に一致するように前記キャパシタの充電電流を制御する充電電流バイパス手段と、を備えた多段構成の並列モニタ回路において、
前記キャパシタの両端電極の電位をそれぞれ抵抗分圧して減衰させる分圧手段と、
前記分圧手段による分圧電圧の差を増幅して前記充電電位を検出する差動増幅手段と、
前記均等化電位を可変値として設定する均等化電位設定手段と、
を備え、
前記差動増幅手段では、それぞれに対応する前記キャパシタの高電位側の電位の対接地分圧値を非反転入力電圧とし、かつ、当該キャパシタの低電位側の電位の対接地分圧値を反転入力電圧とし、
前記差動増幅手段により検出した前記充電電位と前記均等化電位設定手段により設定した前記均等化電位とを前記比較手段によりそれぞれ比較することを特徴とする、キャパシタの並列モニタ回路。
請求項１に記載したキャパシタの並列モニタ回路において、
前記分圧手段は、前記キャパシタの両端電極の電位と接地電位との間の電圧をそれぞれ抵抗分圧することを特徴とする、キャパシタの並列モニタ回路。
請求項１または２に記載したキャパシタの並列モニタ回路において、
前記分圧手段による電圧減衰比率が、前記差動増幅手段における電圧増幅率の逆数に等しいことを特徴とする、キャパシタの並列モニタ回路。
請求項１〜３の何れか１項に記載したキャパシタの並列モニタ回路において、
前記均等化電位設定手段は、０［Ｖ］と前記キャパシタの満充電相当値との間で、前記均等化電位を所定の刻み幅で設定可能であることを特徴とする、キャパシタの並列モニタ回路。
請求項１に記載したキャパシタの並列モニタ回路において、
前記差動増幅手段及び前記比較手段の動作電源電圧を、前記キャパシタの両端電極以外の電源から供給することを特徴とする、キャパシタの並列モニタ回路。