JP6190701B2 - データ受信装置およびフェイルセーフ回路 - Google Patents
データ受信装置およびフェイルセーフ回路 Download PDFInfo
- Publication number
- JP6190701B2 JP6190701B2 JP2013242684A JP2013242684A JP6190701B2 JP 6190701 B2 JP6190701 B2 JP 6190701B2 JP 2013242684 A JP2013242684 A JP 2013242684A JP 2013242684 A JP2013242684 A JP 2013242684A JP 6190701 B2 JP6190701 B2 JP 6190701B2
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- signal
- voltage level
- circuit
- fail
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/007—Fail-safe circuits
- H03K19/0075—Fail-safe circuits by using two redundant chains
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
- H04B1/12—Neutralising, balancing, or compensation arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
- H04L25/0276—Arrangements for coupling common mode signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Quality & Reliability (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Manipulation Of Pulses (AREA)
Description
一方、例えば、PCI-expressなどのような一般の高速シリアルデータ通信用途では、先行技術として、特許文献1の図1や図7に記載されているようなスケルチ検出回路を例示することができる。
その理由は、同文献の図4,5に示されているパルス幅延長回路において、約1周期分のパルス幅を延長させるためには、例えば、20MHzの帯域であるとすると、通常のインバータが1000段以上に必要になるからである。
また、いずれもヒステリシスアンプをコンパレータとして採用しているが、低電圧対応が難しく低消費電力化が難しい、かつプロセスばらつきの影響を受けやすい(差動入力信号の正常振幅/小振幅の判定の閾値の範囲であるグレーゾーンを広げることとなる)、小面積化が難しい、などの課題が挙げられる。
前記差動入力信号が規格外の小振幅であるか否かを検出し、その検出結果を表すフェイルセーフ検出信号を出力するフェイルセーフ回路とを備え、
前記受信回路は、
前記差動入力信号のシリアルデータを受信し、前記シングルエンド出力信号のシリアルデータに変換して出力する入力アンプ部と、
前記シリアルデータを処理する論理信号処理回路と、
前記フェイルセーフ検出信号に応じて、前記差動入力信号が規格外の小振幅であることが検出された場合に、前記入力アンプ部と、前記論理信号処理回路を停止状態にする受信停止制御回路とを備え、
前記フェイルセーフ回路は、
前記差動入力信号からDC成分を除去し、各々対応する高電圧入力信号および低電圧入力信号を出力するハイパスフィルタと、
前記高電圧入力信号の電圧レベルと前記低電圧入力信号の電圧レベルとの大小関係を比較し、その比較結果を表す比較結果信号を出力するコンパレータと、
前記高電圧入力信号の電圧レベルが前記低電圧入力信号の電圧レベルよりも低い状態であることを表す前記比較結果信号の電圧レベルのパルス幅を、あらかじめ設定された時間だけ延長し、前記フェイルセーフ検出信号として出力するパルス幅延長回路とを備えることを特徴とするデータ受信装置を提供するものである。
前記比較結果信号を反転出力する不均衡インバータを備え、
前記不均衡インバータは、前記比較結果信号を、前記高電圧入力信号の電圧レベルが前記低電圧入力信号の電圧レベルよりも高い状態であることを表す第1の電圧レベルから、前記高電圧入力信号の電圧レベルが前記低電圧入力信号の電圧レベルよりも低い状態であることを表す第2の電圧レベルにドライブする第1のトランジスタと、前記第2の電圧レベルから前記第1の電圧レベルにドライブする第2のトランジスタとを備え、
前記第1のトランジスタのドライブ能力は、前記第2のトランジスタのドライブ能力よりも高いものであることが好ましい。
一方、同図(B)に示すように、差動入力信号INP,INNがLVDSの規格外の小振幅の場合、つまり、高電圧入力信号Pおよび低電圧入力信号Nが、正常振幅よりも小振幅の場合、高電圧入力信号Pおよび低電圧入力信号Nの電圧レベルに関係なく、高電圧入力信号Pの電圧レベルの方が低電圧入力信号Nの電圧レベルよりも高くなる。
一方、高電圧入力信号Pの電圧レベルが低電圧入力信号Nの電圧レベルよりも低い場合、NMOS50よりもNMOS52の方が強くオンし、ノードBの電圧レベルの方がノードAの電圧レベルよりも低くなり、比較結果信号として、L(ローレベル)が出力される。
NMOS68は、第2の電圧レベルから第1の電圧レベルにドライブするものである。
また、PMOS66のドライブ能力は、NMOS68のドライブ能力よりも高いものである。ドライブ能力は、例えば、PMOS66およびNMOS68のトランジスタサイズを変更することにより調整することができる。
PMOS66およびNMOS68は、電源VDDとグランドGNDとの間に直列に接続され、そのゲートは、不均衡インバータ58の入力端子INに接続され、そのドレインは、不均衡インバータ58の出力端子OUTに接続されている。
そのため、不均衡インバータ58の出力信号がHとなる期間は延長され、Lとなる期間は短縮される。
PMOS76は、PMOS72のドレインと、グランドGNDとの間に接続され、そのゲートは、シュミットトリガインバータ62の出力端子OUTに接続されている。
NMOS82は、NMOS80のドレインと、電源VDDとの間に接続され、そのゲートは、シュミットトリガインバータ62の出力端子OUTに接続されている。
フェイルセーフ回路16では、パルス幅延長回路26により、比較結果信号のパルス幅が延長されるため、正常動作時の、比較結果信号のパルス幅が狭い場合であっても、比較結果信号を確実に捉えてパルス幅を延長することができる。
フェイルセーフ機能停止制御信号PWDは、フェイルセーフ回路16を強制的にパワーダウンさせて停止状態とするための信号であり、通常、Lである。
従って、フェイルセーフ機能停止制御信号PWDがLの場合、NOR回路28により、パルス幅延長回路26の出力信号は反転され、フェイルセーフ検出信号FAIL_SAFEとして出力される(即ち、フェイルセール機能が働く)。
フェイルセーフ機能停止制御信号PWDがHになると、NOR回路28の出力信号、つまり、フェイルセーフ検出信号FAIL_SAFEは強制的にLとなり、差動入力信号INP,INNがLVDSの規格外の小振幅ではないことを表すのと同じ状態となる(即ち、フェイルセーフ機能が停止する)。
この場合、不均衡インバータ58の出力信号は、図6に示すように、比較結果信号がLになると、ドライブ能力が高いPMOS66によりドライブされて素早くLからHに立ち上がり、続いて、比較結果信号がHになると、ドライブ能力が低いNMOS68によりドライブされて緩やかにHからLに立ち下がることを繰り返す。
このように、比較結果信号がL,Hの変化を繰り返す場合、不均衡インバータ58の出力信号はH出力を維持する。従って、シュミットトリガインバータ62の出力信号はL、インバータ64の出力信号はH、フェイルセーフ検出信号FAIL_SAFEはLとなり、受信回路14は、正常動作する。
この場合、不均衡インバータ58の出力信号は、図7に示すように、比較結果信号がHになると、ドライブ能力が低いNMOS68によりドライブされて緩やかにHからLに立ち下がる。
このように、比較結果信号がHの出力を繰り返す場合、不均衡インバータ58の出力信号は、あらかじめ設定された時間の間はH出力が維持されるが、その後、Lとなる。従って、シュミットトリガインバータ62の出力信号はH、インバータ64の出力信号はL、フェイルセーフ機能停止制御信号PWDがLであるとすると、フェイルセーフ検出信号FAIL_SAFEはHとなってフェイルセーフ動作となり、受信回路14の入力アンプ部18と論理信号処理回路12は、受信停止制御回路20から出力される受信停止信号によって停止状態とされる。
このように、受信回路14を停止状態にして、LVDSの規格外の差動入力信号INP,INNが受信回路14に入力されないようにすることにより、受信回路14ひいては後段の回路が誤動作することを防止することができる。
例えば、PMOS66のドライブ能力を高くするに従って、図6に示すc、b、aの順序で、不均衡インバータ58の出力信号の立ち上がりを素早く変化させることができ、不均衡インバータ58の出力信号が、LからHに変化するまでに要するシリアルデータのクロック周期の数を適宜変更することができる。
一方、NMOS68のドライブ能力を低くするに従って、図7に示すa、b、cの順序で、不均衡インバータ58の出力信号の立ち下がりを緩やかに変化させることができ、不均衡インバータ58の出力信号がHからLに変化するまでに要するシリアルデータのクロック周期の数を適宜変更することができる。
また、負荷容量60の容量値を大きくするに従って、不均衡インバータ58の出力信号の立ち上がりおよび立ち下がりをさらに緩やかに変化させることができる。
また、検出結果信号、パルス幅延長回路26の出力信号、フェイルセーフ検出信号FAIL_SAFE等の信号極性は何ら限定されず、各信号の極性に合わせて各回路の構成を変更することができる。
さらに、負荷容量60、シュミットトリガインバータ62およびNOR回路28は、フェイルセーフ回路16に必須の構成要素ではなく、必要に応じて適宜設けることができる。
以上、本発明について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
12 論理信号処理回路
14 受信回路
16 フェイルセーフ回路
18 入力アンプ部
20 受信停止制御回路
22 ハイパスフィルタ
24 コンパレータ
26 パルス幅延長回路
28 NOR回路
30、32 フィルタ
34 ACカップリング容量
36,38、44 抵抗素子
40,42、66、72,74,76 PMOS
46,48、50,52、68、70、78,80,82 NMOS
54,56、64 インバータ
58 不均衡インバータ
60 負荷容量
62 シュミットトリガインバータ
Claims (8)
- 所定の規格に適合した差動入力信号のシリアルデータを受信し、シングルエンド出力信号のシリアルデータに変換して出力する受信回路と、
前記差動入力信号が規格外の小振幅であるか否かを検出し、その検出結果を表すフェイルセーフ検出信号を出力するフェイルセーフ回路とを備え、
前記受信回路は、
前記差動入力信号のシリアルデータを受信し、前記シングルエンド出力信号のシリアルデータに変換して出力する入力アンプ部と、
前記シリアルデータを処理する論理信号処理回路と、
前記フェイルセーフ検出信号に応じて、前記差動入力信号が規格外の小振幅であることが検出された場合に、前記入力アンプ部と前記論理信号処理回路を停止状態にする受信停止制御回路とを備え、
前記フェイルセーフ回路は、
前記差動入力信号からDC成分を除去し、各々対応する高電圧入力信号および低電圧入力信号を出力するハイパスフィルタと、
前記高電圧入力信号の電圧レベルと前記低電圧入力信号の電圧レベルとの大小関係を比較し、その比較結果を表す比較結果信号を出力するコンパレータと、
前記高電圧入力信号の電圧レベルが前記低電圧入力信号の電圧レベルよりも低い状態であることを表す前記比較結果信号の電圧レベルのパルス幅を、あらかじめ設定された時間だけ延長し、前記フェイルセーフ検出信号として出力するパルス幅延長回路とを備えることを特徴とするデータ受信装置。 - 前記パルス幅延長回路は、
前記比較結果信号を反転出力する不均衡インバータを備え、
前記不均衡インバータは、前記比較結果信号を、前記高電圧入力信号の電圧レベルが前記低電圧入力信号の電圧レベルよりも高い状態であることを表す第1の電圧レベルから、前記高電圧入力信号の電圧レベルが前記低電圧入力信号の電圧レベルよりも低い状態であることを表す第2の電圧レベルにドライブする第1のトランジスタと、前記第2の電圧レベルから前記第1の電圧レベルにドライブする第2のトランジスタとを備え、
前記第1のトランジスタのドライブ能力は、前記第2のトランジスタのドライブ能力よりも高いものである請求項1に記載のデータ受信装置。 - 前記あらかじめ設定された時間は、前記不均衡インバータが備える第1および第2のトランジスタのドライブ能力に応じて決定されるものである請求項2に記載のデータ受信装置。
- 前記パルス幅延長回路は、さらに、前記不均衡インバータの出力信号に接続された負荷容量を備える請求項2または3に記載のデータ受信装置。
- 前記あらかじめ設定された時間は、前記不均衡インバータが備える第1および第2のトランジスタのドライブ能力および前記負荷容量の容量値に応じて決定されるものである請求項4に記載のデータ受信装置。
- 前記パルス幅延長回路は、さらに、前記不均衡インバータの出力信号を反転出力するシュミットトリガインバータを備える請求項2〜5のいずれか1項に記載のデータ受信装置。
- 前記差動入力信号は、LVDSの規格に適合した差動入力信号である請求項1〜6のいずれか1項に記載のデータ受信装置。
- 請求項1〜7のいずれか1項に記載のデータ受信装置で使用されるフェイルセーフ回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013242684A JP6190701B2 (ja) | 2013-11-25 | 2013-11-25 | データ受信装置およびフェイルセーフ回路 |
CN201410681533.0A CN104660241B (zh) | 2013-11-25 | 2014-11-24 | 数据接收装置以及故障保护电路 |
US14/553,814 US9236974B2 (en) | 2013-11-25 | 2014-11-25 | Data receiver and fail-safe circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013242684A JP6190701B2 (ja) | 2013-11-25 | 2013-11-25 | データ受信装置およびフェイルセーフ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015103940A JP2015103940A (ja) | 2015-06-04 |
JP6190701B2 true JP6190701B2 (ja) | 2017-08-30 |
Family
ID=53182644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013242684A Active JP6190701B2 (ja) | 2013-11-25 | 2013-11-25 | データ受信装置およびフェイルセーフ回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9236974B2 (ja) |
JP (1) | JP6190701B2 (ja) |
CN (1) | CN104660241B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10379530B2 (en) * | 2016-11-04 | 2019-08-13 | Infineon Technologies Ag | Signal protocol fault detection system and method |
US10651832B2 (en) * | 2018-08-10 | 2020-05-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Level shifter |
CN111198310B (zh) * | 2020-01-13 | 2022-04-26 | 合肥新相微电子有限公司 | 一种基于交流耦合的lvds标准的数据传输链路故障监测技术 |
CN112671421B (zh) * | 2020-12-24 | 2022-03-18 | 西安翔腾微电子科技有限公司 | 一种带失效保护的宽共模输入范围接收电路及方法 |
US11863355B1 (en) * | 2022-12-02 | 2024-01-02 | Aronix LLC | Fail-safe circuit for a low voltage differential signaling receiver |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05110396A (ja) * | 1991-10-16 | 1993-04-30 | Olympus Optical Co Ltd | 信号遅延回路 |
JP3926645B2 (ja) * | 2002-02-22 | 2007-06-06 | 株式会社リコー | シリアルデータ検出回路 |
TWI256758B (en) * | 2003-12-31 | 2006-06-11 | Delta Electronics Inc | Overvoltage protection circuit applied in power supply |
KR100802125B1 (ko) * | 2005-08-22 | 2008-02-11 | 삼성전자주식회사 | 자동이득 제어기 |
US7282965B2 (en) * | 2005-09-29 | 2007-10-16 | Matsushita Electric Industrial Co., Ltd. | Signal detection circuit capable of automatically adjusting threshold value |
US7586336B2 (en) * | 2006-01-23 | 2009-09-08 | Seiko Epson Corporation | Method and circuit for squelch detection in serial communications |
CN100481701C (zh) * | 2006-06-30 | 2009-04-22 | 北京中星微电子有限公司 | 一种控制开关电源控制电路 |
JP4906083B2 (ja) * | 2006-09-22 | 2012-03-28 | 川崎マイクロエレクトロニクス株式会社 | スケルチ検出回路 |
JP4807222B2 (ja) * | 2006-10-27 | 2011-11-02 | パナソニック株式会社 | Lvds受信方法および受信装置 |
JP5135767B2 (ja) * | 2006-11-09 | 2013-02-06 | ソニー株式会社 | データ受信装置 |
JP2010034733A (ja) * | 2008-07-28 | 2010-02-12 | Kawasaki Microelectronics Inc | スケルチ検出回路 |
JP5110396B2 (ja) * | 2009-02-26 | 2012-12-26 | ブラザー工業株式会社 | 画像形成装置 |
JP2011010244A (ja) * | 2009-06-29 | 2011-01-13 | Hitachi-Lg Data Storage Inc | 情報検出装置及び方法 |
KR101747797B1 (ko) * | 2011-01-26 | 2017-06-15 | 삼성전자주식회사 | 사타 인터페이스 및 그것의 전원 관리 방법 |
JP5611070B2 (ja) * | 2011-01-28 | 2014-10-22 | ルネサスエレクトロニクス株式会社 | 半導体集積回路およびその動作方法 |
CN103249513B (zh) * | 2011-12-02 | 2015-01-28 | 三菱电机株式会社 | 放电加工机的控制装置 |
US8873213B2 (en) * | 2012-03-14 | 2014-10-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | High voltage swing decomposition method and apparatus |
US8683091B2 (en) * | 2012-06-30 | 2014-03-25 | Intel Corporation | Device disconnect detection |
KR20140008745A (ko) * | 2012-07-11 | 2014-01-22 | 삼성전자주식회사 | 자기 메모리 장치 |
-
2013
- 2013-11-25 JP JP2013242684A patent/JP6190701B2/ja active Active
-
2014
- 2014-11-24 CN CN201410681533.0A patent/CN104660241B/zh active Active
- 2014-11-25 US US14/553,814 patent/US9236974B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20150146772A1 (en) | 2015-05-28 |
CN104660241A (zh) | 2015-05-27 |
CN104660241B (zh) | 2018-11-27 |
JP2015103940A (ja) | 2015-06-04 |
US9236974B2 (en) | 2016-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6190701B2 (ja) | データ受信装置およびフェイルセーフ回路 | |
US8260155B2 (en) | Carrier detection circuit, method for controlling carrier detection circuit, and infrared signal processing circuit having the carrier detection circuit | |
JP6133709B2 (ja) | 差動レシーバ、それを用いた電子機器、産業機器ならびに差動信号の受信方法 | |
US10367485B2 (en) | Receiver, communication device, and communication method | |
JP2011146904A (ja) | 受信回路 | |
JP5394318B2 (ja) | 差動通信装置 | |
US10340917B2 (en) | Receiver circuitry and method for converting an input signal from a source voltage domain into an output signal for a destination voltage domain | |
US8686785B2 (en) | Level shifter | |
US8884680B2 (en) | Signal electric potential conversion circuit | |
JP2008113196A (ja) | 信号検知回路 | |
WO2013119952A1 (en) | Sensor fault detection system and method | |
CN113168392A (zh) | 信号损耗检测电路 | |
TWI774686B (zh) | 發送裝置和收發系統 | |
JP6538768B2 (ja) | リンギング抑制回路及びリンギング抑制方法 | |
EP2963820B1 (en) | High voltage driver | |
JP2018019309A (ja) | 送信装置および送受信システム | |
US6977529B2 (en) | Differential clock signal detection circuit | |
JP6248649B2 (ja) | 絶縁通信装置 | |
WO2018037883A1 (ja) | リンギング抑制回路及びリンギング抑制方法 | |
CN107409105B (zh) | 接收装置及包含该接收装置的收发系统 | |
JP6665083B2 (ja) | 振幅リミッタにおける容量性負荷の誘導性隔離 | |
JP6708915B2 (ja) | 信号出力装置 | |
JPWO2017085885A1 (ja) | スイッチ駆動回路 | |
US8648640B1 (en) | Method and apparatus for clock transmission | |
US6842051B1 (en) | Voltage detector circuit with application to variable voltage filter and variable output buffer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161005 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170801 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170807 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6190701 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |