TWI774686B

TWI774686B - 發送裝置和收發系統

Info

Publication number: TWI774686B
Application number: TW106124095A
Authority: TW
Inventors: 平井雄作; 本昭宏
Original assignee: 日商哉英電子股份有限公司
Priority date: 2016-07-29
Filing date: 2017-07-19
Publication date: 2022-08-21
Also published as: CN107666308B; CN107666308A; US10498320B2; US20180034455A1; JP2018019310A; TW201806362A; JP6695574B2

Abstract

本發明提供發送裝置和收發系統。發送裝置具有：輸出驅動器，其向差動信號線輸出差動信號；第1終端電阻和第1開關，它們串聯設置於被輸入基準電位的第1基準電位輸入端與差動信號線之間；脈衝產生部，其在脈衝輸出指示信號為有效位準的期間，向差動信號線輸出共模脈衝；以及檢測部，其在脈衝輸出指示信號為有效位準的期間，輸出表示共模脈衝的電位位準與臨限值的大小關係的檢測結果信號，在脈衝輸出指示信號為無效位準的期間，輸出表示共模脈衝的電位位準沒有超過臨限值的檢測結果信號。

Description

發送裝置和收發系統

[0001] 本發明關於發送裝置和收發系統。

[0002] 美國專利第7427872號說明書（專利文獻1）和美國專利第8212587號說明書（專利文獻2）公開了如下的收發裝置的發明：能夠進行依據USB（Universal Serial Bus：通用序列匯流排）3.1的標準的信號傳輸。這些文獻所記載的發送裝置是一種經由在中途設置有AC耦合電容的差動信號線向接收裝置發送差動信號的裝置，具有檢測是否在該差動信號線上以能夠接收的狀態連接有接收裝置的RX－Detect（RX-檢測）功能。　　[0003] 本發明人發現了專利文獻1、2所記載的發送裝置在進行RX－Detect時有時會進行誤檢測。

[0004] 本發明說明一種能夠抑制RX－Detect時的誤檢測的發送裝置以及具有這樣的發送裝置和接收裝置的收發系統。　　[0005] 本發明的一個側面的發送裝置，係經由在中途設置有AC耦合電容的差動信號線向接收裝置發送差動信號者，該發送裝置具有：（1）輸出驅動器，其向差動信號線輸出差動信號；（2）第1終端電阻和第1開關，它們串聯設置於被輸入基準電位的第1基準電位輸入端與差動信號線之間；（3）脈衝產生部，其在脈衝輸出指示信號為有效位準的期間，向差動信號線輸出共模脈衝；以及（4）檢測部，其在脈衝輸出指示信號為有效位準的期間，輸出表示共模脈衝的電位位準與臨限值的大小關係的檢測結果信號，在脈衝輸出指示信號為無效位準的期間內，輸出表示共模脈衝的電位位準沒有超過臨限值的檢測結果信號。

[0022] （本發明實施方式的說明）　　首先列舉本發明的實施方式進行說明。　　[0023] 本發明的一個側面的發送裝置是一種經由在中途設置有AC耦合電容的差動信號線向接收裝置發送差動信號的裝置，該發送裝置具有：（1）輸出驅動器，其向差動信號線輸出差動信號；（2）第1終端電阻和第1開關，串聯設置於被輸入基準電位的第1基準電位輸入端與差動信號線之間；（3）脈衝產生部，其在脈衝輸出指示信號為有效位準的期間，向差動信號線輸出共模脈衝；以及（4）檢測部，其在脈衝輸出指示信號為有效位準的期間，輸出表示共模脈衝的電位位準與臨限值的大小關係的檢測結果信號，在脈衝輸出指示信號為無效位準的期間，輸出表示共模脈衝的電位位準沒有超過臨限值的檢測結果信號。　　[0024] 檢測部可以包含：（a）比較電路，其具有第1輸入端子、第2輸入端子和輸出端子，對輸入到第1輸入端子的電位與輸入到第2輸入端子的臨限值之間的大小進行比較，將與該比較結果對應的電位位準的比較結果信號作為檢測結果信號從輸出端子輸出；（b）第2開關，其設置於差動信號線與比較電路的第1輸入端子之間，在脈衝輸出指示信號為有效位準時，成為接通狀態；以及（c）第3開關，其設置於被輸入比臨限值低的電位的低電位端與比較電路的第1輸入端子之間，在脈衝輸出指示信號為無效位準時成為接通狀態。　　[0025] 檢測部可以包含：（a）比較電路，其具有第1輸入端子、第2輸入端子和輸出端子，對輸入到第1輸入端子的共模脈衝的電位與輸入到第2輸入端子的臨限值之間的大小進行比較，在共模脈衝的電位超過臨限值時，從輸出端子輸出成為有效位準的比較結果信號；以及（b）閘電路，其將表示比較結果信號與脈衝輸出指示信號的邏輯“與”（AND）值的信號作為檢測結果信號輸出。　　[0026] 檢測部可以包含：（a）比較電路，其具有第1輸入端子、第2輸入端子和輸出端子，對輸入到第1輸入端子的共模脈衝的電位與輸入到第2輸入端子的臨限值之間的大小進行比較，在共模脈衝的電位超過臨限值時，從輸出端子輸出成為有效位準的比較結果信號；以及（b）閂鎖電路，其在脈衝輸出指示信號為有效位準的期間，在將比較結果信號轉變為有效位準以後，繼續將有效位準的信號作為檢測結果信號輸出。　　[0027] 本發明的另一側面的收發系統具有：上述的發送裝置；以及接收裝置，其利用差動信號線與該發送裝置連接。接收裝置包含：輸入緩衝器，其輸入從發送裝置經由差動信號線而到達的差動信號；以及第2終端電阻和第4開關，它們串聯設置於被輸入基準電位的第2基準電位輸入端與差動信號線之間。　　[0028] 根據本發明，能夠抑制RX－Detect時的誤檢測。　　[0029] [本發明實施方式的詳細內容] 　　以下，參照附圖詳細說明本發明實施方式的發送裝置和收發系統的具體例子。另外，在附圖的說明中，對相同要素標注相同的標號，並省略重複說明。本發明不限定於這些例示，而通過申請專利範圍來表示，是指包含與申請專利範圍同等的意思和範圍內的所有變更。　　[0030] 圖1是示出收發系統1的概略結構的圖。收發系統1具有發送裝置10和接收裝置20。接收裝置20利用差動信號線30與發送裝置10連接。　　[0031] 差動信號線30包含第1信號線31a、第2信號線31b、AC耦合電容32a和AC耦合電容32b。AC耦合電容32a設置於第1信號線31a的中途。AC耦合電容32b設置於第2信號線31b的中途。AC耦合電容32a、32b的電容值為75nF～265nF。　　[0032] 發送裝置10具有輸出端10a、10b，構成為將差動信號從輸出端10a、10b經由差動信號線30而發送到接收裝置20。發送裝置10具有輸出驅動器11、終端電阻12a、12b（第1終端電阻）、開關13（第1開關）、脈衝產生部14和檢測部17。輸出驅動器11是構成為輸出應該送出到差動信號線30的差動信號的電路。　　[0033] 終端電阻12a、12b和開關13串聯設置於被輸入固定的基準電位的基準電位輸入端（第1基準電位輸入端）與差動信號線30之間。即，終端電阻12a和開關13串聯設置於基準電位輸入端與第1信號線31a之間。終端電阻12b和開關13串聯設置於基準電位輸入端與第2信號線31b之間。　　[0034] 脈衝產生部14和檢測部17進行RX－Detect。脈衝產生部14是構成為向差動信號線30（分別是第1信號線31a和第2信號線31b）輸出共模脈衝的電路。檢測部17是如下這樣構成的電路：在共模脈衝的產生開始以後，檢測該共模脈衝的位準（電位位準）超過臨限值的時刻。從脈衝產生部14輸出的共模脈衝與從輸出驅動器11輸出的差動信號不同，是在第1信號線31a和第2信號線31b中相互相同電位的脈衝。因此，檢測部17可以將第1信號線31a和第2信號線31b中的任意一方的共模脈衝的電位位準與臨限值進行比較。　　[0035] 接收裝置20具有輸入端20a、20b，構成為接收從發送裝置10經由差動信號線30而到達了輸入端20a、20b的差動信號。接收裝置20具有輸入緩衝器21、終端電阻22a、22b（第2終端電阻）和開關23（第4開關）。輸入緩衝器21是構成為輸入差動信號，進行該輸入的信號的放大、失真補償和波形整形等處理的電路。　　[0036] 終端電阻22a、22b和開關23串聯設置於被輸入固定的基準電位的基準電位輸入端（第2基準電位輸入端）與差動信號線30之間。即，終端電阻22a和開關23串聯設置於基準電位輸入端與第1信號線31a之間。終端電阻22b和開關23串聯設置於基準電位輸入端與第2信號線31b之間。　　[0037] 發送裝置10的終端電阻12a、12b和接收裝置20的終端電阻22a、22b是為了進行高速傳輸（例如10Gbps）而設置的，具有例如45Ω的電阻值。　　[0038] 在差動信號線30上未連接有接收裝置20的情況和即使在差動信號線30上連接有接收裝置20而開關23為斷開狀態的情況下，發送裝置10根據由脈衝產生部14和檢測部17進行的RX－Detect，判定為沒有在差動信號線30上以能夠接收的狀態連接有接收裝置20。而且，在該情況下，發送裝置10使來自輸出驅動器11的差動信號的送出停止，使輸出驅動器11斷電（power down），由此能夠減少耗電。　　[0039] 圖2是說明由發送裝置10的脈衝產生部14和檢測部17進行的RX－Detect的時序圖。發送裝置10在進行RX－Detect時，首先使輸出驅動器11斷電，使開關13為斷開狀態。　　[0040] 然後，脈衝產生部14在脈衝輸出指示信號RDIN為有效位準（高位準）的期間（t1～t3）內，向差動信號線30輸出共模脈衝。這時，輸入到檢測部17的信號的電位位準按照與對AC耦合電容32a、32b（和寄生電容）進行充電的速度對應的速度上升。即，在沒有在差動信號線30上以能夠接收的狀態連接有接收裝置20的情況下，AC耦合電容32a、32b被高速充電，所以輸入到檢測部17的信號的電位位準迅速上升。相反，在差動信號線30上以能夠接收的狀態連接有接收裝置20的情況下，AC耦合電容32a、32b的充電花費時間，所以輸入到檢測部17的信號的電位位準緩慢上升。　　[0041] 檢測部17在共模脈衝的產生開始時刻t1以後，檢測該共模脈衝的電位位準超過臨限值Vth的時刻，由此能夠判定是否在差動信號線30上以能夠接收的狀態連接有接收裝置20。這時，檢測部17可以求出從共模脈衝的產生開始時刻t1至共模脈衝的電位位準超過臨限值Vth的時刻t2為止的時間τ，根據該時間τ的長度，判定是否在差動信號線30上以能夠接收的狀態連接有接收裝置20。或者，檢測部17可以根據在從共模脈衝的產生開始時刻t1起經過一定時間後的時刻，共模脈衝的電位位準是否超過臨限值Vth，來判定是否在差動信號線30上以能夠接收的狀態連接有接收裝置20。　　[0042] 圖3是示出發送裝置10的輸出驅動器11的電路結構例的圖。輸出驅動器11包含npn雙極電晶體111～115、定電流源116和電阻器117。　　[0043] 定電流源116設置於電晶體111的集極和電晶體113的基極與電源電位端之間。電晶體113的集極與電源電位端連接。電晶體111、112的射極與接地電位端連接。電晶體111、112的基極與電晶體113的射極連接。這些電晶體111～113和定電流源116構成電流鏡電路，能夠使恒定的電流從電晶體112的集極流到射極。電阻器117設置於電晶體113的射極與接地電位端之間。　　[0044] 電晶體114、115的射極與電晶體112的集極連接。電晶體114的集極與輸出端10a連接。電晶體115的集極與輸出端10b連接。向電晶體114、115的基極輸入差動信號，從電晶體114、115的集極輸出將該差動信號放大後的信號。　　[0045] 一般而言，輸出驅動器由雙極電晶體構成的情況與由MOS電晶體構成的情況相比，電流驅動力更大，所以在進行高速傳輸的方面是有利的。通過使定電流源116為斷開狀態，能夠使輸出驅動器11斷電。　　[0046] 圖4是示出發送裝置10的脈衝產生部14的電路結構例的圖。脈衝產生部14包含差動放大器141、電阻器142、定電流源143和開關144～146。　　[0047] 電阻器142設置於差動放大器141的非反轉輸入端子與電源電位端之間。定電流源143設置於差動放大器141的非反轉輸入端子與接地電位端之間。開關144設置於差動放大器141的輸出端子與電源電位端之間。開關145設置於差動放大器141的反轉輸入端子與輸出端子之間。開關146設置於差動放大器141的反轉輸入端子與接地電位端之間。來自差動放大器141的輸出端子的輸出成為脈衝產生部14的輸出。　　[0048] 設電源電位端的電位位準為Vcc、電阻器142的電阻值為R₁ 、在定電流源143中流過的電流為I₁ 。開關144～146根據脈衝輸出指示信號RDIN的電位位準而接通/斷開。在脈衝輸出指示信號RDIN為高位準時，開關144、146成為接通狀態，開關145成為斷開狀態，脈衝產生部14的整定（整定）時的輸出成為Vcc。在脈衝輸出指示信號RDIN為低位準時，開關144、146成為斷開狀態，開關145成為接通狀態，脈衝產生部14的整定時的輸出成為Vstart（=Vcc－R₁ I₁ ）。　　[0049] 圖5是示出採用了圖4所示的脈衝產生部14的電路結構的情況下的輸入到檢測部17的信號的位準變化的圖。實線表示設置有差動放大器141的圖4的結構中的位準變化，虛線表示未設置有差動放大器141的結構中的位準變化。通過使用圖4所示的脈衝產生部14的電路結構，能夠縮短將輸入到檢測部17的信號的電位位準從Vcc整定為Vstart所需的時間。　　[0050] 圖6是示出發送裝置10的檢測部17的電路結構例的圖。檢測部17包含比較電路171、電阻器172和定電流源173。　　[0051] 輸入到比較電路171的第1輸入端子的電位Vin為差動信號線30的電位。電阻器172設置於比較電路171的第2輸入端子與電源電位端之間。定電流源173設置於比較電路171的第2輸入端子與接地電位端之間。當設電源電位端的電位位準為Vcc、電阻器172的電阻值為R₂ 、在定電流源173中流過的電流為I₂ 時，輸入到比較電路171的第2輸入端子的電位Vth為Vcc－R₂ I₂ 。　　[0052] 比較電路171對輸入電位Vin和臨限值電位Vth進行大小比較，在輸入電位Vin為臨限值電位Vth以上時，輸出高位準的信號。比較電路171在輸入電位Vin小於臨限值電位Vth時，輸出低位準的信號。比較電路171的輸出信號從低位準轉為高位準的時刻為輸入電位Vin（共模脈衝的電位位準）超過臨限值電位Vth的時刻。　　[0053] 接著，對在以上所說明的發送裝置10的結構中在進行RX－Detect時有時產生誤檢測的情況進行說明。在進行RX－Detect時，當使輸出驅動器11為斷電狀態、使開關13為斷開狀態時，脈衝產生部14的輸出電阻15a、15b的電阻值大至幾kΩ，所以輸出端10a、10b成為高阻抗狀態。高阻抗狀態的輸出端10a、10b容易受到雜訊的影響，該雜訊的影響涉及到檢測部17。　　[0054] 圖7是檢測部17中的各信號的時序圖。脈衝輸出指示信號RDIN僅在從時刻t1至t3期間內為有效位準（高位準）。輸入到檢測部17的電位Vin的電位位準從時刻t1開始升高。在時刻t2，當輸入電位Vin超過臨限值電位Vth時，從檢測部17輸出的檢測結果信號RDOUT從無效位準（低位準）轉變為有效位準（高位準）。　　[0055] 但是，有時會在脈衝輸出指示信號RDIN從低位準轉變為高位準的時刻t1之前的時刻ta，將高阻抗狀態的輸出端10a、10b中產生的雜訊輸入到檢測部17。這時，輸入電位Vin有時會超過臨限值電位Vth。在這樣的情況下，在圖6所示的檢測部17的結構（比較例）中，在時刻t1以前的時刻ta，從檢測部17輸出的檢測結果信號RDOUT成為高位準，其成為誤檢測。　　[0056] 以下說明的本實施方式的發送裝置10是想要抑制這樣的誤檢測的產生的裝置。圖8是示出本實施方式的發送裝置10的結構的圖。發送裝置10具有輸出驅動器11、終端電阻12a、12b、開關13、脈衝產生部14、輸出電阻15a、15b、開關16、檢測部17、控制部18和電阻器19a、19b。由於已經對這些中的輸出驅動器11、終端電阻12a、12b、開關13、脈衝產生部14和檢測部17進行了說明，所以這裡省略它們的說明。　　[0057] 輸出電阻15a、15b和開關16串聯設置於脈衝產生部14的輸出端與差動信號線30之間。即，輸出電阻15a和開關16串聯設置於脈衝產生部14的輸出端與第1信號線31a之間。輸出電阻15b和開關16串聯設置於脈衝產生部14的輸出端與第2信號線31b之間。電阻器19a、19b設置於差動信號線30與檢測部17的輸入端之間。即，電阻器19a設置於第1信號線31a與檢測部17的輸入端之間。電阻器19b設置於第2信號線31b與檢測部17的輸入端之間。　　[0058] 控制部18是構成為控制發送裝置10的動作的控制器。作為控制部18，例如可使用CPU（Central Processing Unit：中央處理單元）和FPGA（Field Programmable Gate Array：現場可程式設計閘陣列）等處理器。控制部18輸出用於控制開關13的接通/斷開的OTERM信號，在OTERM信號為高位準時，使開關13為接通狀態，在OTERM信號為低位準時，使開關13為斷開狀態。控制部18輸出用於控制輸出驅動器11的通常動作/斷電的PD信號，在PD信號為高位準時，使輸出驅動器11為通常動作狀態，在PD信號為低位準時，使輸出驅動器11為斷電狀態。　　[0059] 控制部18將脈衝輸出指示信號RDIN施加給脈衝產生部14，並且將脈衝輸出指示信號RDIN也施加給檢測部17，由此控制脈衝產生部14和檢測部17各自的動作，該脈衝輸出指示信號RDIN用於控制脈衝產生部14的共模脈衝的產生。脈衝產生部14在脈衝輸出指示信號RDIN為有效位準的期間（時刻t1～t3），向差動信號線30輸出共模脈衝。　　[0060] 檢測部17在脈衝輸出指示信號RDIN為有效位準的期間，對共模脈衝的電位位準（輸入電位Vin）和臨限值Vth的大小關係進行比較，輸出表示該比較結果的檢測結果信號RDOUT。檢測部17在脈衝輸出指示信號RDIN為無效位準的期間，不對共模脈衝的電位位準（輸入電位Vin）與臨限值Vth的大小關係進行比較，而是輸出檢測結果信號RDOUT，該檢測結果信號RDOUT表示共模脈衝的電位位準（輸入電位Vin）未超過臨限值Vth。以下對檢測部17的電路結構例進行說明。　　[0061] 圖9是第1結構例的檢測部17的電路圖。第1結構例的檢測部17除了包含比較電路171、電阻器172和定電流源173的圖6的結構以外，還包含開關174（第2開關）和開關175（第3開關）。　　[0062] 比較電路171具有第1輸入端子、第2輸入端子和輸出端子。比較電路171對輸入到第1輸入端子的電位與輸入到第2輸入端子的臨限值Vth之間的大小進行比較，從輸出端子輸出與該比較結果對應的電位位準的比較結果信號作為檢測結果信號RDOUT。　　[0063] 開關174設置於差動信號線30與比較電路171的第1輸入端子之間。開關174在脈衝輸出指示信號RDIN為有效位準時成為接通狀態，使輸入電位Vin輸入到比較電路171的第1輸入端子。　　[0064] 開關175設置於被輸入比臨限值Vth低的電位（例如接地電位）的低電位端與比較電路171的第1輸入端子之間。開關175在脈衝輸出指示信號RDIN為無效位準時成為接通狀態，使比臨限值Vth低的電位輸入到比較電路171的第1輸入端子。　　[0065] 圖10是第1結構例的檢測部17中的各信號的時序圖。在脈衝輸出指示信號RDIN從無效位準（低位準）轉變為有效位準（高位準）的時刻t1之前，開關174為斷開狀態，開關175為接通狀態，所以比臨限值Vth低的電位被輸入到比較電路171的第1輸入端子。因此，在時刻t1之前的時刻ta，即使輸入電位Vin超過了臨限值電位Vth，從比較電路171輸出的檢測結果信號RDOUT仍然是表示輸入電位Vin未超過臨限值Vth的低位準。由此，能夠抑制誤檢測。　　[0066] 在從脈衝輸出指示信號RDIN為有效位準（高位準）的時刻t1到時刻t3的期間，開關174為接通狀態，開關175為斷開狀態，所以將輸入電位Vin輸入到比較電路171的第1輸入端子。因此，在從時刻t1至時刻t3的期間，從比較電路171輸出的檢測結果信號RDOUT表示輸入電位Vin與臨限值Vth的大小關係。　　[0067] 圖11是第2結構例的檢測部17的電路圖。第2結構例的檢測部17除了包含比較電路171、電阻器172和定電流源173的圖6的結構以外，還具有閘電路176。　　[0068] 比較電路171具有第1輸入端子、第2輸入端子和輸出端子。比較電路171對輸入到第1輸入端子的共模脈衝的電位Vin與輸入到第2輸入端子的臨限值Vth之間的大小進行比較，從輸出端子輸出與該比較結果對應的電位位準的比較結果信號。具體而言，比較電路171在共模脈衝的電位Vin超過臨限值Vth時，輸出有效位準的比較結果信號，在輸入電位Vin未超過臨限值電位Vth時，輸出無效位準的比較結果信號。閘電路176輸出表示從比較電路171輸出的比較結果信號與脈衝輸出指示信號RDIN的邏輯“與”值的信號，作為檢測結果信號RDOUT。　　[0069] 圖12是第2結構例的檢測部17中的各信號的時序圖。在脈衝輸出指示信號RDIN從無效位準（低位準）轉變為有效位準（高位準）的時刻t1之前的時刻ta，即使輸入電位Vin超過了臨限值電位Vth，也向閘電路176輸入低位準的脈衝輸出指示信號RDIN，所以比較結果信號與脈衝輸出指示信號RDIN的邏輯“與”值成為低位準。因此，從閘電路176輸出的檢測結果信號RDOUT仍然是表示輸入電位Vin未超過臨限值Vth的低位準。由此，能夠抑制誤檢測。在從脈衝輸出指示信號RDIN為有效位準（高位準）的時刻t1至時刻t3的期間，向閘電路176輸入高位準的脈衝輸出指示信號RDIN，所以比較結果信號與脈衝輸出指示信號RDIN的邏輯“與”值與比較結果信號的電位位準相等。因此，從閘電路176輸出的檢測結果信號RDOUT成為表示輸入電位Vin與臨限值Vth的大小關係的信號。　　[0070] 以上所說明的檢測部17的結構例抑制在脈衝輸出指示信號RDIN從無效位準（低位準）轉變為有效位準（高位準）的時刻t1之前的誤檢測。另一方面，如圖13所示，即使在脈衝輸出指示信號RDIN為有效位準（高位準）的期間，有時也會產生誤檢測。圖13是檢測部17中的各信號的時序圖。在脈衝輸出指示信號RDIN為有效位準（高位準）的期間，原本在輸入電位Vin比臨限值Vth高的時刻t2以後，輸入電位Vin有時會比臨限值Vth低。例如，有時由於來自周邊電路的雜訊的影響，在時刻tb輸入電位Vin變低，或在時刻tc臨限值Vth變高，使得輸入電位Vin比臨限值Vth低。在這樣的情況下，來自比較電路171的輸出信號成為低位準，其成為了誤檢測。　　[0071] 以下說明的第3結構例的檢測部17構成為想要抑制這樣的誤檢測。圖14是第3結構例的檢測部17的電路圖。第3結構例的檢測部17除了包含比較電路171、電阻器172和定電流源173的圖6的結構以外，還包含閂鎖電路177。　　[0072] 比較電路171具有第1輸入端子、第2輸入端子和輸出端子。比較電路171對輸入到第1輸入端子的共模脈衝的電位Vin與輸入到第2輸入端子的臨限值Vth之間的大小進行比較，從輸出端子輸出與該比較結果對應的電位位準的比較結果信號。具體而言，比較電路171在共模脈衝的電位Vin超過臨限值Vth時，輸出有效位準的比較結果信號，在輸入電位Vin未超過臨限值電位Vth時，輸出無效位準的比較結果信號。閂鎖電路177在脈衝輸出指示信號RDIN為有效位準的期間，在從比較電路171輸出的比較結果信號從無效位準轉變為有效位準以後，繼續將有效位準的信號作為檢測結果信號RDOUT輸出。　　[0073] 閂鎖電路177包含反相器電路178和SR正反器179。SR正反器179將通過反相器電路178對從比較電路171輸出的比較結果信號進行了邏輯反轉後的信號輸入到S輸入端子，將脈衝輸出指示信號RDIN輸入到R輸入端子，從QB輸出端子輸出檢測結果信號RDOUT。圖15是SR正反器179的輸入輸出信號之間的真值表。這樣的結構的閂鎖電路177能夠在輸入到R輸入端子的脈衝輸出指示信號RDIN為有效位準的期間，在從比較電路171輸出的比較結果信號從無效位準轉變為有效位準以後（即輸入到S輸入端子的信號從高位準轉變為低位準以後），繼續將有效位準的信號作為檢測結果信號RDOUT從QB輸出端子輸出。　　[0074] 圖16是第3結構例的檢測部17中的各信號的時序圖。在時刻t1，脈衝輸出指示信號RDIN從無效位準轉變為有效位準。在時刻t1之後的時刻t2，輸入電位Vin變比臨限值Vth高，從比較電路171輸出的比較結果信號從無效位準轉變為有效位準。在時刻t2以後（即輸入到S輸入端子的信號從高位準轉變為低位準以後），在時刻tb、tc，即使來自比較電路171的輸出信號成為了無效位準（低位準），檢測結果信號RDOUT也繼續保持為有效位準（高位準）。由此，能夠抑制誤檢測。

[0075] 10‧‧‧發送裝置10a、10b‧‧‧輸出端11‧‧‧輸出驅動器12a、12b‧‧‧終端電阻13‧‧‧開關14‧‧‧脈衝產生部15a、15b‧‧‧輸出電阻16‧‧‧開關（第2開關）17‧‧‧檢測部18‧‧‧控制部19a、19b‧‧‧電阻器OTERM‧‧‧控制信號RDOUT‧‧‧檢測結果信號PD‧‧‧控制信號RDIN‧‧‧脈衝輸出指示信號Vin‧‧‧輸入電位

[0006] 圖1是示出收發系統1的概略結構的圖。　　[0007] 圖2是說明由發送裝置10的脈衝產生部14和檢測部17進行的RX－Detect的時序圖。　　[0008] 圖3是示出發送裝置10的輸出驅動器11的電路結構例的圖。　　[0009] 圖4是示出發送裝置10的脈衝產生部14的電路結構例的圖。　　[0010] 圖5是示出採用了圖4所示的脈衝產生部14的電路結構的情況下的輸入到檢測部17的信號的位準變化的圖。　　[0011] 圖6是示出發送裝置10的檢測部17的電路結構例的圖。　　[0012] 圖7是檢測部17中的各信號的時序圖。　　[0013] 圖8是示出本實施方式的發送裝置10的結構的圖。　　[0014] 圖9是第1結構例的檢測部17的電路圖。　　[0015] 圖10是第1結構例的檢測部17中的各信號的時序圖。　　[0016] 圖11是第2結構例的檢測部17的電路圖。　　[0017] 圖12是第2結構例的檢測部17中的各信號的時序圖。　　[0018] 圖13是檢測部17中的各信號的時序圖。　　[0019] 圖14是第3結構例的檢測部17的電路圖。　　[0020] 圖15是SR正反器179的輸入輸出信號之間的真值表。　　[0021] 圖16是第3結構例的檢測部17中的各信號的時序圖。

10‧‧‧發送裝置

10a、10b‧‧‧輸出端

11‧‧‧輸出驅動器

12a、12b‧‧‧終端電阻

13‧‧‧開關

14‧‧‧脈衝產生部

15a、15b‧‧‧輸出電阻

16‧‧‧開關(第2開關)

17‧‧‧檢測部

18‧‧‧控制部

19a、19b‧‧‧電阻器

OTERM‧‧‧控制信號

RDOUT‧‧‧檢測結果信號

PD‧‧‧控制信號

RDIN‧‧‧脈衝輸出指示信號

Vin‧‧‧輸入電位

Claims

一種發送裝置，係經由在中途設置有AC耦合電容的差動信號線向接收裝置發送差動信號者，具有：　　輸出驅動器，其向所述差動信號線輸出所述差動信號；　　第1終端電阻和第1開關，串聯設置於被輸入基準電位的第1基準電位輸入端與所述差動信號線之間；　　脈衝產生部，其在脈衝輸出指示信號為有效位準的期間，向所述差動信號線輸出共模脈衝；以及　　檢測部，其在所述脈衝輸出指示信號為有效位準的期間，輸出表示所述共模脈衝的電位位準與臨限值的大小關係的檢測結果信號，在所述脈衝輸出指示信號為無效位準的期間，輸出表示所述共模脈衝的電位位準未超過所述臨限值的檢測結果信號。
根據申請專利範圍第1項所述的發送裝置，其中，　　所述檢測部包含：　　比較電路，其具有第1輸入端子、第2輸入端子和輸出端子，對輸入到所述第1輸入端子的電位與輸入到所述第2輸入端子的臨限值的大小進行比較，將與該比較結果對應的電位位準的比較結果信號作為所述檢測結果信號從所述輸出端子輸出；　　第2開關，其設置於所述差動信號線與所述比較電路的所述第1輸入端子之間，在所述脈衝輸出指示信號為有效位準時成為接通狀態；以及　　第3開關，其設置於被輸入比所述臨限值低的電位的低電位端與所述比較電路的所述第1輸入端子之間，在所述脈衝輸出指示信號為無效位準時成為接通狀態。
根據申請專利範圍第1項所述的發送裝置，其中，　　所述檢測部包含：　　比較電路，其具有第1輸入端子、第2輸入端子和輸出端子，對輸入到所述第1輸入端子的所述共模脈衝的電位與輸入到所述第2輸入端子的臨限值的大小進行比較，在所述共模脈衝的電位超過所述臨限值時，從所述輸出端子輸出成為有效位準的比較結果信號；以及　　閘電路，其輸出表示所述比較結果信號與所述脈衝輸出指示信號的邏輯“與”值的信號，作為所述檢測結果信號。
根據申請專利範圍第1項所述的發送裝置，其中，　　所述檢測部包含：　　比較電路，其具有第1輸入端子、第2輸入端子和輸出端子，對輸入到所述第1輸入端子的所述共模脈衝的電位與輸入到所述第2輸入端子的臨限值的大小進行比較，在所述共模脈衝的電位超過所述臨限值時，從所述輸出端子輸出成為有效位準的比較結果信號；以及　　閂鎖電路，其在所述脈衝輸出指示信號為有效位準的期間，在所述比較結果信號轉變為有效位準以後，繼續將有效位準的信號作為所述檢測結果信號輸出。
根據申請專利範圍第2項所述的發送裝置，其中，　　所述檢測部還包含閂鎖電路，該閂鎖電路在所述脈衝輸出指示信號為有效位準的期間，在所述比較結果信號轉變為有效位準以後，繼續將有效位準的信號作為所述檢測結果信號輸出。
根據申請專利範圍第3項所述的發送裝置，其中，　　所述檢測部還包含閂鎖電路，該閂鎖電路在所述脈衝輸出指示信號為有效位準的期間，在所述比較結果信號轉變為有效位準以後，繼續將有效位準的信號作為所述檢測結果信號輸出。
一種收發系統，具備：申請專利範圍第1至6項中任一項所述的發送裝置；以及接收裝置，其通過所述差動信號線與所述發送裝置連接，　　所述接收裝置包含：輸入緩衝器，其輸入從所述發送裝置經由所述差動信號線而到達的差動信號；以及第2終端電阻和第4開關，串聯設置於被輸入基準電位的第2基準電位輸入端與所述差動信號線之間。