CN107666308B - 发送装置和收发系统 - Google Patents

发送装置和收发系统 Download PDF

Info

Publication number
CN107666308B
CN107666308B CN201710611088.4A CN201710611088A CN107666308B CN 107666308 B CN107666308 B CN 107666308B CN 201710611088 A CN201710611088 A CN 201710611088A CN 107666308 B CN107666308 B CN 107666308B
Authority
CN
China
Prior art keywords
signal
pulse
potential
input
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710611088.4A
Other languages
English (en)
Other versions
CN107666308A (zh
Inventor
平井雄作
本昭宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THine Electronics Inc
Original Assignee
THine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THine Electronics Inc filed Critical THine Electronics Inc
Publication of CN107666308A publication Critical patent/CN107666308A/zh
Application granted granted Critical
Publication of CN107666308B publication Critical patent/CN107666308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供发送装置和收发系统。发送装置具有：输出驱动器，其向差动信号线输出差动信号；第1终端电阻和第1开关，它们串联设置于被输入基准电位的第1基准电位输入端与差动信号线之间；脉冲产生部，其在脉冲输出指示信号为有效电平的期间，向差动信号线输出共模脉冲；以及检测部，其在脉冲输出指示信号为有效电平的期间，输出表示共模脉冲的电位电平与阈值的大小关系的检测结果信号，在脉冲输出指示信号为无效电平的期间，输出表示共模脉冲的电位电平没有超过阈值的检测结果信号。

Description

发送装置和收发系统
技术领域
本发明涉及发送装置和收发系统。
背景技术
美国专利第7427872号说明书(专利文献1)和美国专利第8212587号说明书(专利文献2)公开了如下的收发装置的发明：能够进行依据USB(Universal Serial Bus：通用串行总线)3.1的标准的信号传输。这些文献所记载的发送装置是一种经由在中途设置有AC耦合电容的差动信号线向接收装置发送差动信号的装置，具有检测是否在该差动信号线上以能够接收的状态连接有接收装置的RX－Detect(RX-检测)功能。
本发明人发现了专利文献1、2所记载的发送装置在进行RX－Detect时有时会进行误检测。
发明内容
本发明说明一种能够抑制RX－Detect时的误检测的发送装置以及具有这样的发送装置和接收装置的收发系统。
本发明的一个侧面的发送装置经由在中途设置有AC耦合电容的差动信号线向接收装置发送差动信号，其中，该发送装置具有：(1)输出驱动器，其向差动信号线输出差动信号；(2)第1终端电阻和第1开关，它们串联设置于被输入基准电位的第1基准电位输入端与差动信号线之间；(3)脉冲产生部，其在脉冲输出指示信号为有效电平的期间，向差动信号线输出共模脉冲；以及(4)检测部，其在脉冲输出指示信号为有效电平的期间，输出表示共模脉冲的电位电平与阈值的大小关系的检测结果信号，在脉冲输出指示信号为无效电平的期间内，输出表示共模脉冲的电位电平没有超过阈值的检测结果信号。
附图说明
图1是示出收发系统1的概略结构的图。
图2是说明由发送装置10的脉冲产生部14和检测部17进行的RX－Detect的时序图。
图3是示出发送装置10的输出驱动器11的电路结构例的图。
图4是示出发送装置10的脉冲产生部14的电路结构例的图。
图5是示出采用了图4所示的脉冲产生部14的电路结构的情况下的输入到检测部17的信号的电平变化的图。
图6是示出发送装置10的检测部17的电路结构例的图。
图7是检测部17中的各信号的时序图。
图8是示出本实施方式的发送装置10的结构的图。
图9是第1结构例的检测部17的电路图。
图10是第1结构例的检测部17中的各信号的时序图。
图11是第2结构例的检测部17的电路图。
图12是第2结构例的检测部17中的各信号的时序图。
图13是检测部17中的各信号的时序图。
图14是第3结构例的检测部17的电路图。
图15是SR触发器179的输入输出信号之间的真值表。
图16是第3结构例的检测部17中的各信号的时序图。
具体实施方式
(本发明实施方式的说明)
首先列举本发明的实施方式进行说明。
本发明的一个侧面的发送装置是一种经由在中途设置有AC耦合电容的差动信号线向接收装置发送差动信号的装置，其中，该发送装置具有：(1)输出驱动器，其向差动信号线输出差动信号；(2)第1终端电阻和第1开关，它们串联设置于被输入基准电位的第1基准电位输入端与差动信号线之间；(3)脉冲产生部，其在脉冲输出指示信号为有效电平的期间，向差动信号线输出共模脉冲；以及(4)检测部，其在脉冲输出指示信号为有效电平的期间，输出表示共模脉冲的电位电平与阈值的大小关系的检测结果信号，在脉冲输出指示信号为无效电平的期间，输出表示共模脉冲的电位电平没有超过阈值的检测结果信号。
检测部可以包含：(a)比较电路，其具有第1输入端子、第2输入端子和输出端子，对输入到第1输入端子的电位与输入到第2输入端子的阈值之间的大小进行比较，将与该比较结果对应的电位电平的比较结果信号作为检测结果信号从输出端子输出；(b)第2开关，其设置于差动信号线与比较电路的第1输入端子之间，在脉冲输出指示信号为有效电平时，成为接通状态；以及(c)第3开关，其设置于被输入比阈值低的电位的低电位端与比较电路的第1输入端子之间，在脉冲输出指示信号为无效电平时成为接通状态。
检测部可以包含：(a)比较电路，其具有第1输入端子、第2输入端子和输出端子，对输入到第1输入端子的共模脉冲的电位与输入到第2输入端子的阈值之间的大小进行比较，在共模脉冲的电位超过阈值时，从输出端子输出成为有效电平的比较结果信号；以及(b)门电路，其将表示比较结果信号与脉冲输出指示信号的逻辑“与”值的信号作为检测结果信号输出。
检测部可以包含：(a)比较电路，其具有第1输入端子、第2输入端子和输出端子，对输入到第1输入端子的共模脉冲的电位与输入到第2输入端子的阈值之间的大小进行比较，在共模脉冲的电位超过阈值时，从输出端子输出成为有效电平的比较结果信号；以及(b)锁存电路，其在脉冲输出指示信号为有效电平的期间，在将比较结果信号转变为有效电平以后，继续将有效电平的信号作为检测结果信号输出。
本发明的另一侧面的收发系统具有：上述的发送装置；以及接收装置，其利用差动信号线与该发送装置连接。接收装置包含：输入缓冲器，其输入从发送装置经由差动信号线而到达的差动信号；以及第2终端电阻和第4开关，它们串联设置于被输入基准电位的第2基准电位输入端与差动信号线之间。
根据本发明，能够抑制RX－Detect时的误检测。
[本发明实施方式的详细内容]
以下，参照附图详细说明本发明实施方式的发送装置和收发系统的具体例子。另外，在附图的说明中，对相同要素标注相同的标号，并省略重复说明。本发明不限定于这些例示，而通过权利要求来表示，是指包含与权利要求同等的意思和范围内的所有变更。
图1是示出收发系统1的概略结构的图。收发系统1具有发送装置10和接收装置20。接收装置20利用差动信号线30与发送装置10连接。
差动信号线30包含第1信号线31a、第2信号线31b、AC耦合电容32a和AC耦合电容32b。AC耦合电容32a设置于第1信号线31a的中途。AC耦合电容32b设置于第2信号线31b的中途。AC耦合电容32a、32b的电容值为75nF～265nF。
发送装置10具有输出端10a、10b，构成为将差动信号从输出端10a、10b经由差动信号线30而发送到接收装置20。发送装置10具有输出驱动器11、终端电阻12a、12b(第1终端电阻)、开关13(第1开关)、脉冲产生部14和检测部17。输出驱动器11是构成为输出应该送出到差动信号线30的差动信号的电路。
终端电阻12a、12b和开关13串联设置于被输入固定的基准电位的基准电位输入端(第1基准电位输入端)与差动信号线30之间。即，终端电阻12a和开关13串联设置于基准电位输入端与第1信号线31a之间。终端电阻12b和开关13串联设置于基准电位输入端与第2信号线31b之间。
脉冲产生部14和检测部17进行RX－Detect。脉冲产生部14是构成为向差动信号线30输出共模脉冲(分别是第1信号线31a和第2信号线31b)的电路。检测部17是如下这样构成的电路：在共模脉冲的产生开始以后，检测该共模脉冲的电平(电位电平)超过阈值的时刻。从脉冲产生部14输出的共模脉冲与从输出驱动器11输出的差动信号不同，是在第1信号线31a和第2信号线31b中相互相同电位的脉冲。因此，检测部17可以将第1信号线31a和第2信号线31b中的任意一方的共模脉冲的电位电平与阈值进行比较。
接收装置20具有输入端20a、20b，构成为接收从发送装置10经由差动信号线30而到达了输入端20a、20b的差动信号。接收装置20具有输入缓冲器21、终端电阻22a、22b(第2终端电阻)和开关23(第4开关)。输入缓冲器21是构成为输入差动信号，进行该输入的信号的放大、失真补偿和波形整形等处理的电路。
终端电阻22a、22b和开关23串联设置于被输入固定的基准电位的基准电位输入端(第2基准电位输入端)与差动信号线30之间。即，终端电阻22a和开关23串联设置于基准电位输入端与第1信号线31a之间。终端电阻22b和开关23串联设置于基准电位输入端与第2信号线31b之间。
发送装置10的终端电阻12a、12b和接收装置20的终端电阻22a、22b是为了进行高速传输(例如10Gbps)而设置的，具有例如45Ω的电阻值。
在差动信号线30上未连接有接收装置20的情况和即使在差动信号线30上连接有接收装置20而开关23为断开状态的情况下，发送装置10根据由脉冲产生部14和检测部17进行的RX－Detect，判定为没有在差动信号线30上以能够接收的状态连接有接收装置20。而且，在该情况下，发送装置10使来自输出驱动器11的差动信号的送出停止，使输出驱动器11断电，由此能够减少耗电。
图2是说明由发送装置10的脉冲产生部14和检测部17进行的RX－Detect的时序图。发送装置10在进行RX－Detect时，首先使输出驱动器11断电，使开关13为断开状态。
然后，脉冲产生部14在脉冲输出指示信号RDIN为有效电平(高电平)的期间(t1～t3)内，向差动信号线30输出共模脉冲。这时，输入到检测部17的信号的电位电平按照与对AC耦合电容32a、32b(和寄生电容)进行充电的速度对应的速度上升。即，在没有在差动信号线30上以能够接收的状态连接有接收装置20的情况下，AC耦合电容32a、32b被高速充电，所以输入到检测部17的信号的电位电平迅速上升。相反，在差动信号线30上以能够接收的状态连接有接收装置20的情况下，AC耦合电容32a、32b的充电花费时间，所以输入到检测部17的信号的电位电平缓慢上升。
检测部17在共模脉冲的产生开始时刻t1以后，检测该共模脉冲的电位电平超过阈值Vth的时刻，由此能够判定是否在差动信号线30上以能够接收的状态连接有接收装置20。这时，检测部17可以求出从共模脉冲的产生开始时刻t1至共模脉冲的电位电平超过阈值Vth的时刻t2为止的时间τ，根据该时间τ的长度，判定是否在差动信号线30上以能够接收的状态连接有接收装置20。或者，检测部17可以根据在从共模脉冲的产生开始时刻t1起经过一定时间后的时刻，共模脉冲的电位电平是否超过阈值Vth，来判定是否在差动信号线30上以能够接收的状态连接有接收装置20。
图3是示出发送装置10的输出驱动器11的电路结构例的图。输出驱动器11包含npn双极晶体管111～115、恒流源116和电阻器117。
恒流源116设置于晶体管111的集电极和晶体管113的基极与电源电位端之间。晶体管113的集电极与电源电位端连接。晶体管111、112的发射极与接地电位端连接。晶体管111、112的基极与晶体管113的发射极连接。这些晶体管111～113和恒流源116构成电流镜电路，能够使恒定的电流从晶体管112的集电极流到发射极。电阻器117设置于晶体管113的发射极与接地电位端之间。
晶体管114、115的发射极与晶体管112的集电极连接。晶体管114的集电极与输出端10a连接。晶体管115的集电极与输出端10b连接。向晶体管114、115的基极输入差动信号，从晶体管114、115的集电极输出将该差动信号放大后的信号。
一般而言，输出驱动器由双极晶体管构成的情况与由MOS晶体管构成的情况相比，电流驱动力更大，所以在进行高速传输的方面是有利的。通过使恒流源116为断开状态，能够使输出驱动器11断电。
图4是示出发送装置10的脉冲产生部14的电路结构例的图。脉冲产生部14包含差动放大器141、电阻器142、恒流源143和开关144～146。
电阻器142设置于差动放大器141的非反转输入端子与电源电位端之间。恒流源143设置于差动放大器141的非反转输入端子与接地电位端之间。开关144设置于差动放大器141的输出端子与电源电位端之间。开关145设置于差动放大器141的反转输入端子与输出端子之间。开关146设置于差动放大器141的反转输入端子与接地电位端之间。来自差动放大器141的输出端子的输出成为脉冲产生部14的输出。
设电源电位端的电位电平为Vcc、电阻器142的电阻值为R1、在恒流源143中流过的电流为I1。开关144～146根据脉冲输出指示信号RDIN的电位电平而接通/断开。在脉冲输出指示信号RDIN为高电平时，开关144、146成为接通状态，开关145成为断开状态，脉冲产生部14的整定(整定)时的输出成为Vcc。在脉冲输出指示信号RDIN为低电平时，开关144、146成为断开状态，开关145成为接通状态，脉冲产生部14的整定时的输出成为Vstart(＝Vcc－R1I1)。
图5是示出采用了图4所示的脉冲产生部14的电路结构的情况下的输入到检测部17的信号的电平变化的图。实线表示设置有差动放大器141的图4的结构中的电平变化，虚线表示未设置有差动放大器141的结构中的电平变化。通过使用图4所示的脉冲产生部14的电路结构，能够缩短将输入到检测部17的信号的电位电平从Vcc整定为Vstart所需的时间。
图6是示出发送装置10的检测部17的电路结构例的图。检测部17包含比较电路171、电阻器172和恒流源173。
输入到比较电路171的第1输入端子的电位Vin为差动信号线30的电位。电阻器172设置于比较电路171的第2输入端子与电源电位端之间。恒流源173设置于比较电路171的第2输入端子与接地电位端之间。当设电源电位端的电位电平为Vcc、电阻器172的电阻值为R2、在恒流源173中流过的电流为I2时，输入到比较电路171的第2输入端子的电位Vth为Vcc－R2I2。
比较电路171对输入电位Vin和阈值电位Vth进行大小比较，在输入电位Vin为阈值电位Vth以上时，输出高电平的信号。比较电路171在输入电位Vin小于阈值电位Vth时，输出低电平的信号。比较电路171的输出信号从低电平转为高电平的时刻为输入电位Vin(共模脉冲的电位电平)超过阈值电位Vth的时刻。
接着，对在以上所说明的发送装置10的结构中在进行RX－Detect时有时产生误检测的情况进行说明。在进行RX－Detect时，当使输出驱动器11为断电状态、使开关13为断开状态时，脉冲产生部14的输出电阻15a、15b的电阻值大至几kΩ，所以输出端10a、10b成为高阻抗状态。高阻抗状态的输出端10a、10b容易受到噪声的影响，该噪声的影响涉及到检测部17。
图7是检测部17中的各信号的时序图。脉冲输出指示信号RDIN仅在从时刻t1至t3期间内为有效电平(高电平)。输入到检测部17的电位Vin的电位电平从时刻t1开始升高。在时刻t2，当输入电位Vin超过阈值电位Vth时，从检测部17输出的检测结果信号RDOUT从无效电平(低电平)转变为有效电平(高电平)。
但是，有时会在脉冲输出指示信号RDIN从低电平转变为高电平的时刻t1之前的时刻ta，将高阻抗状态的输出端10a、10b中产生的噪声输入到检测部17。这时，输入电位Vin有时会超过阈值电位Vth。在这样的情况下，在图6所示的检测部17的结构(比较例)中，在时刻t1以前的时刻ta，从检测部17输出的检测结果信号RDOUT成为高电平，其成为误检测。
以下说明的本实施方式的发送装置10是想要抑制这样的误检测的产生的装置。图8是示出本实施方式的发送装置10的结构的图。发送装置10具有输出驱动器11、终端电阻12a、12b、开关13、脉冲产生部14、输出电阻15a、15b、开关16、检测部17、控制部18和电阻器19a、19b。由于已经对这些中的输出驱动器11、终端电阻12a、12b、开关13、脉冲产生部14和检测部17进行了说明，所以这里省略它们的说明。
输出电阻15a、15b和开关16串联设置于脉冲产生部14的输出端与差动信号线30之间。即，输出电阻15a和开关16串联设置于脉冲产生部14的输出端与第1信号线31a之间。输出电阻15b和开关16串联设置于脉冲产生部14的输出端与第2信号线31b之间。电阻器19a、19b设置于差动信号线30与检测部17的输入端之间。即，电阻器19a设置于第1信号线31a与检测部17的输入端之间。电阻器19b设置于第2信号线31b与检测部17的输入端之间。
控制部18是构成为控制发送装置10的动作的控制器。作为控制部18，例如可使用CPU(Central Processing Unit：中央处理单元)和FPGA(Field Programmable GateArray：现场可编程门阵列)等处理器。控制部18输出用于控制开关13的接通/断开的OTERM信号，在OTERM信号为高电平时，使开关13为接通状态，在OTERM信号为低电平时，使开关13为断开状态。控制部18输出用于控制输出驱动器11的通常动作/断电的PD信号，在PD信号为高电平时，使输出驱动器11为通常动作状态，在PD信号为低电平时，使输出驱动器11为断电状态。
控制部18将脉冲输出指示信号RDIN施加给脉冲产生部14，并且将脉冲输出指示信号RDIN也施加给检测部17，由此控制脉冲产生部14和检测部17各自的动作，该脉冲输出指示信号RDIN用于控制脉冲产生部14的共模脉冲的产生。脉冲产生部14在脉冲输出指示信号RDIN为有效电平的期间(时刻t1～t3)，向差动信号线30输出共模脉冲。
检测部17在脉冲输出指示信号RDIN为有效电平的期间，对共模脉冲的电位电平(输入电位Vin)和阈值Vth的大小关系进行比较，输出表示该比较结果的检测结果信号RDOUT。检测部17在脉冲输出指示信号RDIN为无效电平的期间，不对共模脉冲的电位电平(输入电位Vin)与阈值Vth的大小关系进行比较，而是输出检测结果信号RDOUT，该检测结果信号RDOUT表示共模脉冲的电位电平(输入电位Vin)未超过阈值Vth。以下对检测部17的电路结构例进行说明。
图9是第1结构例的检测部17的电路图。第1结构例的检测部17除了包含比较电路171、电阻器172和恒流源173的图6的结构以外，还包含开关174(第2开关)和开关175(第3开关)。
比较电路171具有第1输入端子、第2输入端子和输出端子。比较电路171对输入到第1输入端子的电位与输入到第2输入端子的阈值Vth之间的大小进行比较，从输出端子输出与该比较结果对应的电位电平的比较结果信号作为检测结果信号RDOUT。
开关174设置于差动信号线30与比较电路171的第1输入端子之间。开关174在脉冲输出指示信号RDIN为有效电平时成为接通状态，使输入电位Vin输入到比较电路171的第1输入端子。
开关175设置于被输入比阈值Vth低的电位(例如接地电位)的低电位端与比较电路171的第1输入端子之间。开关175在脉冲输出指示信号RDIN为无效电平时成为接通状态，使比阈值Vth低的电位输入到比较电路171的第1输入端子。
图10是第1结构例的检测部17中的各信号的时序图。在脉冲输出指示信号RDIN从无效电平(低电平)转变为有效电平(高电平)的时刻t1之前，开关174为断开状态，开关175为接通状态，所以比阈值Vth低的电位被输入到比较电路171的第1输入端子。因此，在时刻t1之前的时刻ta，即使输入电位Vin超过了阈值电位Vth，从比较电路171输出的检测结果信号RDOUT仍然是表示输入电位Vin未超过阈值Vth的低电平。由此，能够抑制误检测。
在从脉冲输出指示信号RDIN为有效电平(高电平)的时刻t1到时刻t3的期间，开关174为接通状态，开关175为断开状态，所以将输入电位Vin输入到比较电路171的第1输入端子。因此，在从时刻t1至时刻t3的期间，从比较电路171输出的检测结果信号RDOUT表示输入电位Vin与阈值Vth的大小关系。
图11是第2结构例的检测部17的电路图。第2结构例的检测部17除了包含比较电路171、电阻器172和恒流源173的图6的结构以外，还具有门电路176。
比较电路171具有第1输入端子、第2输入端子和输出端子。比较电路171对输入到第1输入端子的共模脉冲的电位Vin与输入到第2输入端子的阈值Vth之间的大小进行比较，从输出端子输出与该比较结果对应的电位电平的比较结果信号。具体而言，比较电路171在共模脉冲的电位Vin超过阈值Vth时，输出有效电平的比较结果信号，在输入电位Vin未超过阈值电位Vth时，输出无效电平的比较结果信号。门电路176输出表示从比较电路171输出的比较结果信号与脉冲输出指示信号RDIN的逻辑“与”值的信号，作为检测结果信号RDOUT。
图12是第2结构例的检测部17中的各信号的时序图。在脉冲输出指示信号RDIN从无效电平(低电平)转变为有效电平(高电平)的时刻t1之前的时刻ta，即使输入电位Vin超过了阈值电位Vth，也向门电路176输入低电平的脉冲输出指示信号RDIN，所以比较结果信号与脉冲输出指示信号RDIN的逻辑“与”值成为低电平。因此，从门电路176输出的检测结果信号RDOUT仍然是表示输入电位Vin未超过阈值Vth的低电平。由此，能够抑制误检测。在从脉冲输出指示信号RDIN为有效电平(高电平)的时刻t1至时刻t3的期间，向门电路176输入高电平的脉冲输出指示信号RDIN，所以比较结果信号与脉冲输出指示信号RDIN的逻辑“与”值与比较结果信号的电位电平相等。因此，从门电路176输出的检测结果信号RDOUT成为表示输入电位Vin与阈值Vth的大小关系的信号。
以上所说明的检测部17的结构例抑制在脉冲输出指示信号RDIN从无效电平(低电平)转变为有效电平(高电平)的时刻t1之前的误检测。另一方面，如图13所示，即使在脉冲输出指示信号RDIN为有效电平(高电平)的期间，有时也会产生误检测。图13是检测部17中的各信号的时序图。在脉冲输出指示信号RDIN为有效电平(高电平)的期间，原本在输入电位Vin比阈值Vth高的时刻t2以后，输入电位Vin有时会比阈值Vth低。例如，有时由于来自周边电路的噪声的影响，在时刻tb输入电位Vin变低，或在时刻tc阈值Vth变高，使得输入电位Vin比阈值Vth低。在这样的情况下，来自比较电路171的输出信号成为低电平，其成为了误检测。
以下说明的第3结构例的检测部17构成为想要抑制这样的误检测。图14是第3结构例的检测部17的电路图。第3结构例的检测部17除了包含比较电路171、电阻器172和恒流源173的图6的结构以外，还包含锁存电路177。
比较电路171具有第1输入端子、第2输入端子和输出端子。比较电路171对输入到第1输入端子的共模脉冲的电位Vin与输入到第2输入端子的阈值Vth之间的大小进行比较，从输出端子输出与该比较结果对应的电位电平的比较结果信号。具体而言，比较电路171在共模脉冲的电位Vin超过阈值Vth时，输出有效电平的比较结果信号，在输入电位Vin未超过阈值电位Vth时，输出无效电平的比较结果信号。锁存电路177在脉冲输出指示信号RDIN为有效电平的期间，在从比较电路171输出的比较结果信号从无效电平转变为有效电平以后，继续将有效电平的信号作为检测结果信号RDOUT输出。
锁存电路177包含反相器电路178和SR触发器179。SR触发器179将通过反相器电路178对从比较电路171输出的比较结果信号进行了逻辑反转后的信号输入到S输入端子，将脉冲输出指示信号RDIN输入到R输入端子，从QB输出端子输出检测结果信号RDOUT。图15是SR触发器179的输入输出信号之间的真值表。这样的结构的锁存电路177能够在输入到R输入端子的脉冲输出指示信号RDIN为有效电平的期间，在从比较电路171输出的比较结果信号从无效电平转变为有效电平以后(即输入到S输入端子的信号从高电平转变为低电平以后)，继续将有效电平的信号作为检测结果信号RDOUT从QB输出端子输出。
图16是第3结构例的检测部17中的各信号的时序图。在时刻t1，脉冲输出指示信号RDIN从无效电平转变为有效电平。在时刻t1之后的时刻t2，输入电位Vin变比阈值Vth高，从比较电路171输出的比较结果信号从无效电平转变为有效电平。在时刻t2以后(即输入到S输入端子的信号从高电平转变为低电平以后)，在时刻tb、tc，即使来自比较电路171的输出信号成为了无效电平(低电平)，检测结果信号RDOUT也继续保持为有效电平(高电平)。由此，能够抑制误检测。

Claims (6)

1.一种发送装置，其经由在中途设置有AC耦合电容的差动信号线向接收装置发送差动信号，其中，该发送装置具有：
输出驱动器，其向所述差动信号线输出所述差动信号；以及
第1终端电阻和第1开关，它们串联设置于被输入基准电位的第1基准电位输入端与所述差动信号线之间；
脉冲产生部，其在脉冲输出指示信号为有效电平的期间，向所述差动信号线输出共模脉冲；以及
检测部，其在所述脉冲输出指示信号为有效电平的期间，输出表示所述共模脉冲的电位电平与阈值之间的大小关系的检测结果信号，在所述脉冲输出指示信号为无效电平的期间，输出表示所述共模脉冲的电位电平未超过所述阈值的检测结果信号，
所述检测部包含：
比较电路，其具有第1输入端子、第2输入端子和输出端子，对输入到所述第1输入端子的电位与输入到所述第2输入端子的阈值之间的大小进行比较，将与该比较结果对应的电位电平的比较结果信号作为所述检测结果信号从所述输出端子输出；
第2开关，其设置于所述差动信号线与所述比较电路的所述第1输入端子之间，在所述脉冲输出指示信号为有效电平时成为接通状态；以及
第3开关，其设置于被输入比所述阈值低的电位的低电位端与所述比较电路的所述第1输入端子之间，在所述脉冲输出指示信号为无效电平时成为接通状态。
2.根据权利要求1所述的发送装置，其中，
所述检测部还包含锁存电路，该锁存电路在所述脉冲输出指示信号为有效电平的期间，在所述比较结果信号转变为有效电平以后，继续将有效电平的信号作为所述检测结果信号输出。
3.一种发送装置，其经由在中途设置有AC耦合电容的差动信号线向接收装置发送差动信号，其中，该发送装置具有：
输出驱动器，其向所述差动信号线输出所述差动信号；以及
第1终端电阻和第1开关，它们串联设置于被输入基准电位的第1基准电位输入端与所述差动信号线之间；
脉冲产生部，其在脉冲输出指示信号为有效电平的期间，向所述差动信号线输出共模脉冲；以及
检测部，其在所述脉冲输出指示信号为有效电平的期间，输出表示所述共模脉冲的电位电平与阈值之间的大小关系的检测结果信号，在所述脉冲输出指示信号为无效电平的期间，输出表示所述共模脉冲的电位电平未超过所述阈值的检测结果信号，
所述检测部包含：
比较电路，其具有第1输入端子、第2输入端子和输出端子，对输入到所述第1输入端子的所述共模脉冲的电位与输入到所述第2输入端子的阈值之间的大小进行比较，在所述共模脉冲的电位超过所述阈值时，从所述输出端子输出成为有效电平的比较结果信号；以及
门电路，其输出表示所述比较结果信号与所述脉冲输出指示信号的逻辑“与”值的信号，作为所述检测结果信号。
4.根据权利要求3所述的发送装置，其中，
所述检测部还包含锁存电路，该锁存电路在所述脉冲输出指示信号为有效电平的期间，在所述比较结果信号转变为有效电平以后，继续将有效电平的信号作为所述检测结果信号输出。
5.一种发送装置，其经由在中途设置有AC耦合电容的差动信号线向接收装置发送差动信号，其中，该发送装置具有：
输出驱动器，其向所述差动信号线输出所述差动信号；以及
第1终端电阻和第1开关，它们串联设置于被输入基准电位的第1基准电位输入端与所述差动信号线之间；
脉冲产生部，其在脉冲输出指示信号为有效电平的期间，向所述差动信号线输出共模脉冲；以及
检测部，其在所述脉冲输出指示信号为有效电平的期间，输出表示所述共模脉冲的电位电平与阈值之间的大小关系的检测结果信号，在所述脉冲输出指示信号为无效电平的期间，输出表示所述共模脉冲的电位电平未超过所述阈值的检测结果信号，
所述检测部包含：
比较电路，其具有第1输入端子、第2输入端子和输出端子，对输入到所述第1输入端子的所述共模脉冲的电位与输入到所述第2输入端子的阈值之间的大小进行比较，在所述共模脉冲的电位超过所述阈值时，从所述输出端子输出成为有效电平的比较结果信号；以及
锁存电路，其在所述脉冲输出指示信号为有效电平的期间，在所述比较结果信号转变为有效电平以后，继续将有效电平的信号作为所述检测结果信号输出。
6.一种收发系统，其中，
该收发系统具有：权利要求1～5中任意一项所述的发送装置；以及接收装置，其通过所述差动信号线与所述发送装置连接，
所述接收装置包含：输入缓冲器，其输入从所述发送装置经由所述差动信号线而到达的差动信号；以及第2终端电阻和第4开关，它们串联设置于被输入基准电位的第2基准电位输入端与所述差动信号线之间。
CN201710611088.4A 2016-07-29 2017-07-25 发送装置和收发系统 Active CN107666308B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016149246A JP6695574B2 (ja) 2016-07-29 2016-07-29 送信装置および送受信システム
JP2016-149246 2016-07-29

Publications (2)

Publication Number Publication Date
CN107666308A CN107666308A (zh) 2018-02-06
CN107666308B true CN107666308B (zh) 2022-07-29

Family

ID=61012258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710611088.4A Active CN107666308B (zh) 2016-07-29 2017-07-25 发送装置和收发系统

Country Status (4)

Country Link
US (1) US10498320B2 (zh)
JP (1) JP6695574B2 (zh)
CN (1) CN107666308B (zh)
TW (1) TWI774686B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6744605B2 (ja) * 2016-07-29 2020-08-19 ザインエレクトロニクス株式会社 送信装置および送受信システム
JP7267133B2 (ja) * 2018-07-26 2023-05-01 日置電機株式会社 信号生成装置および信号読取システム
CN113311230B (zh) * 2020-02-27 2022-12-06 成都纳能微电子有限公司 终端阻抗检测电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1184990A (zh) * 1995-09-15 1998-06-17 德克萨斯仪器股份有限公司 多级发射应答器之唤醒、其方法和结构
JPH10290291A (ja) * 1997-04-16 1998-10-27 Fujitsu Ltd 加入者回路の線路容量試験回路
CN101051069A (zh) * 2007-05-09 2007-10-10 杭州华三通信技术有限公司 交流耦合差分电路接收器连接状态的检测方法及系统
CN101112054A (zh) * 2004-12-15 2008-01-23 拉姆伯斯公司 用于对带外信息设备进行桥接的接口
CN101420223A (zh) * 2007-10-23 2009-04-29 三星电子株式会社 差分发送器
CN103312344A (zh) * 2012-03-06 2013-09-18 索尼公司 数据接收、发送电路和设备、数据传输系统和接收方法
CN104168010A (zh) * 2013-05-16 2014-11-26 松下电器产业株式会社 共模噪声抑制电路、差分信号发送装置、差分信号传输系统及车载电子设备
CN104375547A (zh) * 2014-09-05 2015-02-25 四川和芯微电子股份有限公司 检测终端负载的系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020130680A1 (en) * 2001-03-15 2002-09-19 Meyer Bruce Alan Method and apparatus for terminating emitter coupled logic (ECL) transceivers
US6906549B2 (en) * 2002-12-31 2005-06-14 Intel Corporation Asynchronous coupling and decoupling of chips
US7120408B2 (en) * 2003-07-31 2006-10-10 Agilent Technologies, Inc. Differential signal squelch detection circuit and method
US20070296461A1 (en) * 2006-06-26 2007-12-27 Radiospire Networks, Inc. System, method and apparatus for transmitting and receiving a transition minimized differential signal
JPWO2009031404A1 (ja) * 2007-09-04 2010-12-09 株式会社アドバンテスト 伝送回路、送信器、受信器、および、試験装置
US8212587B2 (en) * 2008-10-23 2012-07-03 Pericom Semiconductor Corp. Redriver with output receiver detection that mirrors detected termination on output to input
CN103294423A (zh) * 2012-02-22 2013-09-11 辉达公司 包括信号发射电路的芯片、芯片间通信系统及其配置方法
JP6744605B2 (ja) * 2016-07-29 2020-08-19 ザインエレクトロニクス株式会社 送信装置および送受信システム
US10003340B2 (en) * 2016-08-10 2018-06-19 Microsemi Semiconductor Ulc Multi-format driver interface

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1184990A (zh) * 1995-09-15 1998-06-17 德克萨斯仪器股份有限公司 多级发射应答器之唤醒、其方法和结构
JPH10290291A (ja) * 1997-04-16 1998-10-27 Fujitsu Ltd 加入者回路の線路容量試験回路
CN101112054A (zh) * 2004-12-15 2008-01-23 拉姆伯斯公司 用于对带外信息设备进行桥接的接口
CN101051069A (zh) * 2007-05-09 2007-10-10 杭州华三通信技术有限公司 交流耦合差分电路接收器连接状态的检测方法及系统
CN101420223A (zh) * 2007-10-23 2009-04-29 三星电子株式会社 差分发送器
CN103312344A (zh) * 2012-03-06 2013-09-18 索尼公司 数据接收、发送电路和设备、数据传输系统和接收方法
CN104168010A (zh) * 2013-05-16 2014-11-26 松下电器产业株式会社 共模噪声抑制电路、差分信号发送装置、差分信号传输系统及车载电子设备
CN104375547A (zh) * 2014-09-05 2015-02-25 四川和芯微电子股份有限公司 检测终端负载的系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
基于USB的ARINC429总线接口设计与实现;周德新等;《电子器件》;20050626;第28卷(第02期);201-203+218 *
用于RS-485通信的差分线性收发器的设计;贺磊等;《微电子学》;20080820;第38卷(第04期);135-138 *

Also Published As

Publication number Publication date
TWI774686B (zh) 2022-08-21
US10498320B2 (en) 2019-12-03
US20180034455A1 (en) 2018-02-01
JP6695574B2 (ja) 2020-05-20
TW201806362A (zh) 2018-02-16
CN107666308A (zh) 2018-02-06
JP2018019310A (ja) 2018-02-01

Similar Documents

Publication Publication Date Title
US11436173B2 (en) Embedded universal serial bus 2 repeater
US10120436B2 (en) Apparatuses, systems, and methods for USB high-speed chirp detection
CN107666308B (zh) 发送装置和收发系统
US10938385B2 (en) Loss of signal detection circuit
CN107666304B (zh) 发送装置和收发系统
US10922255B2 (en) Embedded universal serial bus 2 repeater
US11133802B2 (en) Repeater for an open-drain communication system using a current detector and a control logic circuit
US10250260B2 (en) Data communication system and semiconductor device
EP3970023A1 (en) Bidirectional re-driver for half-duplex interfaces

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant