CN104660241B - 数据接收装置以及故障保护电路 - Google Patents

数据接收装置以及故障保护电路 Download PDF

Info

Publication number
CN104660241B
CN104660241B CN201410681533.0A CN201410681533A CN104660241B CN 104660241 B CN104660241 B CN 104660241B CN 201410681533 A CN201410681533 A CN 201410681533A CN 104660241 B CN104660241 B CN 104660241B
Authority
CN
China
Prior art keywords
signal
input signal
circuit
voltage level
phase inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410681533.0A
Other languages
English (en)
Other versions
CN104660241A (zh
Inventor
藤盛靖弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
MegaChips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips Corp filed Critical MegaChips Corp
Publication of CN104660241A publication Critical patent/CN104660241A/zh
Application granted granted Critical
Publication of CN104660241B publication Critical patent/CN104660241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/007—Fail-safe circuits
    • H03K19/0075—Fail-safe circuits by using two redundant chains
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供一种数据接收装置及故障保护电路。数据接收装置具备输入放大部、逻辑信号处理电路和接收停止控制电路。接收停止控制电路响应于故障保护检测信号，当差分输入信号为规格外的小振幅信号时，将输入放大部和逻辑信号处理电路设为停止状态。故障保护电路具备高通滤波器、比较器和脉冲宽度延长电路。高通滤波器从差分输入信号去除DC分量，输出高电压输入信号和低电压输入信号；比较器输出表示高电压输入信号的电压电平与低电压输入信号的电压电平的大小关系的比较结果信号；脉冲宽度延长电路将表示高电压输入信号的电压电平低于低电压输入信号的电压电平的状态的比较结果信号的电压电平的脉冲宽度延长预定的时间，输出为故障保护检测信号。

Description

数据接收装置以及故障保护电路
技术领域
本发明涉及一种数据接收装置以及故障保护(fail-safe)电路，所述数据接收装置接收符合LVDS(Low Voltage Differential Signaling：小振幅差分信号方式)规格的差分输入信号的串行数据，并输出单端输出信号的串行数据，所述故障保护电路被用于该数据接收装置，并检测差分输入信号是否为规格之外的小振幅信号。
背景技术
LVDS为从数据发送装置向数据接收装置高速传输数据的串行接口技术。在利用LVDS的数据传输系统中，符合LVDS规格的差分输出信号的串行数据从数据发送装置发送到数据接收装置。在数据接收装置中，接收从数据发送装置发送过来的差分输入信号的串行数据，并转换成单端输出信号的串行数据之后，提供给处理该串行数据的处理电路。
在LVDS用数据接收电路中，当接收到不符合LVDS规格所规定的振幅的规格之外的小振幅差分输入信号时，也就是差分输入信号的振幅发生故障(fail)时，具有故障保护功能的现有技术并不存在。
另一方面，例如，在如同PCI-express等一般高速串行数据通讯用途中，作为现有技术，能够例示出如日本专利公开2010-34733号公报(专利文献1)的图1和图7中记载的静噪检测电路。
专利文献1中所揭示的静噪检测电路具备：峰值检测电路，当所接收的差分信号超过规定的电位振幅时，输出与差分信号的差分所对应的电压信号，并且输出对第1参考电压及第2参考电压的中间电位进行规定电平转换的转换参考电压，比较电压信号和转换参考电压，将该检测信号作为脉冲而输出；及脉冲宽度延长电路，将检测信号的脉冲宽度延长相当于差分信号的至少1个周期的量。
发明内容
技术问题
专利文献1的图1所示的静噪检测电路，虽然适合于高速数据通讯，然而，在LVDS用数据接收装置中进行处理的数十MHz量级以下的波段中，若不增大面积则很难实现。
其理由在于，在专利文献1的图4、图5所示的脉冲宽度延长电路中，为了延长约1个周期的量的脉冲宽度，例如，若是在20MHz的波段，则需要1000个以上通常的反相器。
并且，在专利文献1的图7所示的静噪检测电路中，对正常振幅/小振幅的检测感应度迟缓(该电路结构在多次连续地判定为相同的正常振幅/小振幅之后，才会当作正常动作处理/故障保护动作处理)，并不适合于对正常振幅要求灵敏的感应度(一次判定为正常振幅即当作正常动作处理)的LVDS用数据接收电路。例如，若将数百个INV21组合的话，则有实现的可能性，但若不增大面积则很难实现。
另外，二极管和/或电阻部也比较长，在二极管的使用方法中，在低电压规格的情况下，对输出电压上限产生制约。
并且，均将磁滞放大器用作比较器，但可例举如下问题点：不易应对低电压且不易实现低耗电力化，并且容易受到工艺偏差的影响(使差分输入信号的正常振幅/小振幅的判定阈值范围即灰色区域扩大)，不易实现小面积化等。技术方案本发明的目的在于解决上述现有技术的问题，提供一种在接收符合既定规格的差分输入信号的数据接收装置中，当输入规格之外的小振幅的差分输入信号的情况下，能够防止错误动作的数据接收装置以及故障保护电路。
为达到上述目的，本发明提供一种数据接收装置，其特征在于，具备：接收电路，接收符合既定规格的差分输入信号的串行数据，并转换为单端输出信号的串行数据而输出；及故障保护电路，检测所述差分输入信号是否为规格之外的小振幅信号，输出表示该检测结果的故障保护检测信号，所述接收电路具备：输入放大部，接收所述差分输入信号的串行数据，并转换为所述单端输出信号的串行数据而输出；逻辑信号处理电路，处理所述单端输出信号的串行数据；接收停止控制电路，根据所述故障保护检测信号，当检测出所述差分输入信号为规格之外的小振幅信号时，将所述输入放大部和所述逻辑信号处理电路设为停止状态，所述故障保护电路具备：高通滤波器，从所述差分输入信号去除DC分量，并输出各自所对应的高电压输入信号及低电压输入信号；比较器，比较所述高电压输入信号的电压电平和所述低电压输入信号的电压电平之间的大小关系，输出表示该比较结果的比较结果信号；及脉冲宽度延长电路，将表示所述高电压输入信号的电压电平低于所述低电压输入信号的电压电平的状态的所述比较结果信号的电压电平的脉冲宽度仅延长预先设定的时间，作为所述故障保护检测信号而输出。
在此，优选为所述脉冲宽度延长电路具备将所述比较结果信号反转输出的不均衡反相器，所述不均衡反相器具备：第1晶体管，将所述比较结果信号从第1电压电平驱动为第2电压电平，所述第1电压电平表示所述高电压输入信号的电压电平高于所述低电压输入信号的电压电平的状态，所述第2电压电平表示所述高电压输入信号的电压电平低于所述低电压输入信号的电压电平的状态；及第2晶体管，将所述比较结果信号从所述第2电压电平驱动为所述第1电压电平，所述第1晶体管的驱动能力比所述第2晶体管的驱动能力高。
并且，优选为所述预先设定的时间根据所述不均衡反相器所具备的第1晶体管以及第2晶体管的驱动能力而决定。
并且，优选为所述脉冲宽度延长电路还具备连接于所述不均衡反相器的输出端子的负载电容。
并且，优选为所述预先设定的时间根据所述不均衡反相器所具备的第1晶体管以及第2晶体管的驱动能力以及所述负载电容的电容值而决定。
并且，优选为所述脉冲宽度延长电路还具备将所述不均衡反相器的输出信号反转输出的施密特触发反相器。
并且，优选为所述差分输入信号为符合LVDS规格的差分输入信号。
并且，本发明提供一种使用于上述任一所记载的数据接收装置的故障保护电路。
发明效果
故障保护电路能够对适合于LVDS的数据接收装置的20MHz～160MHz的输入频带的差分输入信号进行处理，且对于正常振幅的差分输入信号，能够使正常动作处理判定的感应度灵敏地进行响应，而对于LVDS规格之外的小振幅的差分输入信号，能够使故障保护动作处理判定的感应度迟缓地进行响应。
并且，由于以简单的结构便能够实现故障保护电路，因此能够以低电压动作而实现低耗电力化，并且能够以小面积实现。并且，故障保护电路不易受工艺偏差的影响，能够抑制差分输入信号的正常振幅/小振幅的阈值范围即灰色区域。
另外，通过改变构成高通滤波器的AC耦合电容以及电阻元件的常数，从而能够自由地改变差分输入信号的频带。并且，通过调整脉冲宽度延长电路的常数，从而能够自由地设定正常动作/故障保护动作处理判定的感应度。因此，故障保护电路也可以应用于LVDS用数据接收装置规格之外的范围。
附图说明
图1是表示本发明的数据接收装置的结构的一种实施方式的框图。
图2是表示图1所示的故障保护电路的结构的一例的电路图。
图3(A)是表示当在差分输入信号中不产生故障时的波形的一例的时序图，图3(B)是表示当在差分输入信号中产生故障时的波形的一例的时序图。
图4是表示不均衡反相器及负载电容的结构的一例的电路图。
图5是表示施密特触发反相器的结构的一例的电路图。
图6是表示不均衡反相器输出信号的变化形式的一例的时序图。
图7是表示不均衡反相器的输出信号的变化形式的其他例子的时序图。
图8是表示施密特触发反相器的动作的一例的时序图。
符号说明
10 数据接收装置
12 逻辑信号处理电路
14 接收电路
16 故障保护电路
18 输入放大部
20 接收停止控制电路
22 高通滤波器
24 比较器
26 脉冲宽度延长电路
28 NOR电路
30、32 滤波器
34 AC耦合电容
36、38、44 电阻元件
40、42、66、72、74、76 PMOS
46、48、50、52、68、70、78、80、82 NMOS
54、56、64 反相器
58 不均衡反相器
60 负载电容
62 施密特触发反相器
具体实施方式
以下，根据附图所示的优选实施方式，对本发明的数据接收装置以及故障保护电路进行详细地说明。
图1是表示本发明的数据接收装置的结构的一种实施方式的框图。图1所示的数据接收装置10接收从未图示的数据发送装置发送过来的，符合LVDS规格的差分输入信号INP、INN的串行数据，并转换为单端输出信号的串行数据之后，提供给处理该串行数据的逻辑信号处理电路12，数据接收装置10具备接收电路14和故障保护电路16。
接收电路14接收差分输入信号INP、INN的串行数据，并转换为单端输出信号的串行数据之后提供给后级电路，接收电路14具备输入放大部18、逻辑信号处理电路12及接收停止控制电路20。
输入放大部18接收差分输入信号INP、INN的串行数据，并输出单端输出信号的串行数据，输入放大部18通过差分增幅器(AMP)而构成。
逻辑信号处理电路12处理从输入放大部18输出的串行数据，并输出给后级电路。
接收停止控制电路20，根据从故障保护电路16输入的故障保护检测信号FAIL_SAFE，当检测出差分输入信号INP、INN为LVDS规格之外的小振幅信号，即差分输入信号INP、INN中产生故障的情况下，输出停止接收信号，切断接收电路14的输入放大部18和逻辑信号处理电路12的电源而设为停止状态。
接着，故障保护电路16检测差分输入信号INP、INN是否为LVDS规格之外的小振幅信号，即检测在差分输入信号INP、INN中是否产生故障，并输出表示该检测结果的故障保护检测信号FAIL_SAFE，故障保护电路16具备高通滤波器(HPF)22、比较器(CMP)24及脉冲宽度延长电路26，在本实施方式的情况下，如图2所示，还具备NOR电路28。
高通滤波器22从差分输入信号INP、INN去除DC分量，关于各自所对应的残留的AC分量，将一个AC分量作为叠加于高电压的新的共模电压的信号(以下，称作高电压输入信号P)，以及将另一个AC分量作为叠加于低电压的新的共模电压的信号(以下，称作低电压输入信号N)而输出，如图2所示，高通滤波器22具备各自所对应的滤波器30以及滤波器32。
滤波器30具备AC耦合电容34和两个电阻元件36、38。AC耦合电容34在差分输入信号INP与高电压输入信号P之间被AC耦合。电阻元件36连接于电源VDD与高电压输入信号P之间，电阻元件38连接于高电压输入信号P与地线GND之间。
在滤波器30中，通过AC耦合电容34而去除差分输入信号INP的DC分量，并通过电阻元件36、38，使所希望的新的高电压共模电压VCP叠加于去除DC分量之后的AC分量，而产生高电压输入信号P。
滤波器32同样也通过AC耦合电容34而去除差分输入信号INN的DC分量，并通过电阻元件36、38，使所希望的新的低电压共模电压VCN叠加于去除DC分量之后的AC分量，而产生低电压输入信号N。
如图3(A)所示，在差分输入信号INP、INN并非LVDS规格之外的小振幅信号的情况下，即高电压输入信号P以及低电压输入信号N为正常振幅信号的情况下，当高电压输入信号P为低电压电平且低电压输入信号N为高电压电平时，高电压输入信号P的低电压电平低于低电压输入信号N的高电压电平。
另一方面，如图3(B)所示，在差分输入信号INP、INN为LVDS规格之外的小振幅信号的情况下，即高电压输入信号P以及低电压输入信号N的振幅小于正常振幅的情况下，与高电压输入信号P以及低电压输入信号N的电压电平无关，高电压输入信号P的电压电平高于低电压输入信号N的电压电平。
比较器24比较高电压输入信号P的电压电平与低电压输入信号N的电压电平之间的大小关系，并输出表示其比较结果的比较结果信号，同样，如图2所示，比较器24具备两个PMOS(P型MOS晶体管)40、42，电阻元件44，两个NMOS(N型MOS晶体管)46、48，两个NMOS50、52及两个反相器54、56。
PMOS40、NMOS46、NMOS50串联连接于电源VDD与地线GND之间，同样，PMOS42、NMOS48、NMOS52串联连接于电源VDD与地线GND之间。PMOS40、PMOS42的栅极连接于PMOS40的漏极和NOMS46的漏极之间的节点A而构成电流镜电路，NMOS46、NMOS48的栅极经由电阻元件44而连接于电源VDD上。高电压输入信号P以及低电压输入信号N分别输入到NMOS50、NMOS52的栅极。从PMOS42的漏极与NMOS48的漏极之间的节点B，经由串联连接的反相器54、反相器56而输出比较结果信号。
在比较器24中，当高电压输入信号P的电压电平高于低电压输入信号N的电压电平的情况下，NMOS50比NMOS52开启更大，节点A的电压电平会低于节点B的电压电平，而将H(高电平)作为比较结果信号输出。
另一方面，当高电压输入信号P的电压电平低于低电压输入信号N的电压电平的情况下，NMOS52比NMOS50开启更大，节点B的电压电平会低于节点A的电压电平，而将L(低电平)作为比较结果信号输出。
脉冲宽度延长电路26，将表示高电压输入信号P的电压电平低于低电压输入信号N的电压电平的状态的比较结果信号的电压电平的脉冲宽度仅延长预先设定的时间，作为故障保护检测信号FAIL_SAFE输出，同样，如图2所示，脉冲宽度延长电路26具备不均衡反相器58、负载电容60、施密特触发反相器62及反相器64。
不均衡反相器58反转输出比较结果信号，并且，如图4所示，不均衡反相器58具备PMOS66和NMOS68。
PMOS66将比较结果信号从第1电压电平驱动为第2电压电平，所述第1电压电平表示高电压输入信号P的电压电平高于低电压输入信号N的电压电平的状态，所述第2电压电平表示高电压输入信号P的电压电平低于低电压输入信号N的电压电平的状态。
NMOS68将比较结果信号从第2电压电平驱动为第1电压电平。
并且，PMOS66的驱动能力比NMOS68的驱动能力高。驱动能力例如通过改变PMOS66及NMOS68的晶体管尺寸而能够进行调整。
PMOS66及NMOS68串联连接于电源VDD与地线GND之间，其栅极连接于不均衡反相器58的输入端子IN，其漏极连接于不均衡反相器58的输出端子OUT。
由于PMOS66的驱动能力比NMOS68的驱动能力高，因此若不均衡反相器58的输入信号从H变为L，则其输出信号迅速从L上升为H，并且，若输入信号从L变为H，则其输出信号缓慢地从H下降为L。
因此不均衡反相器58的输出信号成为H的期间延长，而成为L的期间缩短。
负载电容60为连接于不均衡反相器58的输出端子的电容，如图4中详细表示，负载电容60通过NMOS70而构成。
NMOS70的源极、漏极及基板连接于地线GND，其栅极连接于不均衡反相器58的输出信号，而构成MOS电容器。MOS电容器的电容值例如通过改变NMOS70的晶体管尺寸而能够进行调整。
通过将负载电容60连接于不均衡反相器58的输出端子，能够使不均衡反相器58的输出信号变得迟缓。其结果，成为H的期间进一步延长，而成为L的期间进一步缩短。
施密特触发反相器62反转输出不均衡反相器58的输出信号，如图5所示，施密特触发反相器62具备3个PMOS72、74、76和3个NMOS78、80、82。
PMOS72、PMOS74以及NMOS78、NMOS80串联连接于电源VDD与地线GND之间。PMOS72、PMOS74以及NMOS78、NMOS80的栅极连接于施密特触发反相器62的输入端子IN，PMOS74以及NMOS78的漏极连接于施密特触发反相器62的输出端子OUT。
PMOS76连接于PMOS72的漏极与地线GND之间，其栅极连接于施密特触发反相器62的输出端子OUT。
NMOS82连接于NMOS80的漏极与电源VDD之间，其栅极连接于施密特触发反相器62的输出端子OUT。
如图8所示，在施密特触发反相器62中，从输入端子IN输入的输入信号从L变为H的情况下，PMOS76成为截止状态，当输入信号的电压电平VIN成为阈值时，PMOS72、PMOS74成为截止状态。并且，当输入信号的电压电平VIN成为阈值时，NMOS80成为导通状态。另一方面，通过处于导通状态的NMOS82的作用，NMOS78的源极和NMOS80的漏极之间的节点C的电压电平相比地线GND升高，因此在输入信号的电压电平VIN成为高于阈值的VH时，NMOS78成为导通状态。若NMOS78成为导通状态，则从输出端子OUT输出的输出信号从H变为L，PMOS76成为导通状态，NMOS82成为截止状态。
另一方面，当输入信号从H变为L的情况下，同样，通过呈导通状态的PMOS76的作用，输入信号的电压电平VIN成为低于阈值的VL时，输出信号从L变为H，PMOS76成为截止状态，NMOS82成为导通状态。
即，输入信号的电压电平从VL变到VH的期间，以及从VH变到VL的期间，成为输出信号不发生变化的不灵敏区。由此，能够防止输出信号因例如噪音等影响而引起的输入信号的变化而频繁地变化，并且能够对输入信号进行波形整形。
在正常动作时，当高电压输入信号P的低电压电平成为高于低电压输入信号N的高电压电平的情况下，若两者的电压电平之差变小，则比较结果信号的脉冲宽度变窄，若两者的电压电平之差变大，则比较结果信号的脉冲宽度变宽。
在故障保护电路16中，通过脉冲宽度延长电路26，比较结果信号的脉冲宽度延长，因此，即使在正常动作时比较结果信号的脉冲宽度窄的情况下，也能够可靠地捕捉到比较结果信号并延长脉冲宽度。
将脉冲宽度延长电路26的输出信号及故障保护功能停止控制信号PWD输入到NOR电路28，并从NOR电路28输出故障保护检测信号FAIL_SAFE。
故障保护功能停止控制信号PWD为强制地切断故障保护电路16的电源而将其设为停止状态的信号，通常为L。
从而，当故障保护功能停止控制信号PWD为L的情况下，通过NOR电路28，脉冲宽度延长电路26的输出信号被反转，作为故障保护检测信号FAIL_SAFE而输出(即，故障保护功能起作用)。
若故障保护功能停止控制信号PWD成为H，则NOR电路28的输出信号，即故障保护检测信号FAIL_SAFE强制地成为L，而成为与表示差分输入信号INP、INN并非LVDS规格之外的小振幅信号的状态相同的状态(即，故障保护功能停止)。
接着，说明数据接收装置10的动作。
在差分输入信号INP、INN为正常振幅的情况下，当高电压输入信号P为高电压电平且低电压输入信号N为低电压电平时，比较结果信号成为H，当高电压输入信号P为低电压电平且低电压输入信号N为高电压电平时，比较结果信号成为L。
该情况下，如图6所示，不均衡反相器58的输出信号重复如下变化：即，若比较结果信号成为L，则不均衡反相器58的输出信号被驱动能力高的PMOS66驱动而迅速从L上升为H，接着，若比较结果信号成为H，则不均衡反相器58的输出信号被驱动能力低的NMOS68驱动而缓慢地从H下降为L。
由此，当比较结果信号重复L、H的变化时，不均衡反相器58的输出信号维持H输出。从而，施密特触发反相器62的输出信号成为L，反相器64的输出信号成为H，故障保护检测信号FAIL_SAFE成为L，接收电路14正常动作。
当差分输入信号INP、INN为LVDS规格之外的小振幅信号的情况下，比较结果信号始终成为H。
该情况下，如图7所示，若比较结果信号成为H，则不均衡反相器58的输出信号被驱动能力低的NMOS68驱动而缓慢地从H下降为L。
由此，当比较结果信号重复进行H输出时，不均衡反相器58的输出信号在预先设定的时间内维持H输出，但随后成为L。从而，若施密特触发反相器62的输出信号为H、反相器64的输出信号为L、故障保护功能停止控制信号PWD为L，则故障保护检测信号FAIL_SAFE成为H而启动故障保护，接收电路14的输入放大部18和逻辑信号处理电路12，通过从接收停止控制电路20输出的停止接收信号而被设为停止状态。
由此，将接收电路14设为停止状态，以使LVDS规格之外的差分输入信号INP、INN不会输入到接收电路14中，从而能够防止接收电路14乃至后级电路进行错误动作。
在故障保护电路16中，即使在差分输入信号INP、INN为LVDS规格之外的小振幅信号的情况下，例如仅在1个周期内产生故障，则不会启动故障保护，而在预先设定的时间所对应的几个周期期间产生了故障的情况下，才判定为故障保护动作。因此，能够可靠地判定是否为正常动作或故障保护动作。
另外，根据不均衡反相器58所具备的PMOS66及NMOS68的驱动能力，以及负载电容60的电容值，预先设定的时间能够适当地被决定(变更)。
例如，随着提高PMOS66的驱动能力，以图6所示的c、b、a的顺序，能够使不均衡反相器58的输出信号的上升迅速发生变化，并且能够适当地变更不均衡反相器58的输出信号从L变为H为止所需要的串行数据的时钟周期数。
另一方面，随着降低NMOS68的驱动能力，以图7所示的a、b、c的顺序，能够使不均衡反相器58的输出信号的下降缓慢地变化，并且能够适当地变更不均衡反相器58的输出信号从H变为L为止所需要的串行数据的时钟周期数。
并且，随着加大负载电容60的电容值，能够使不均衡反相器58的输出信号的上升以及下降更缓慢地发生变化。
故障保护电路16能够对适合于LVDS的数据接收装置的20MHz～160MHz的输入频带的差分输入信号INP、INN进行处理，并且对于正常振幅的差分输入信号INP、INN，使正常动作处理的判定感应度灵敏地进行响应，而对于LVDS的规格之外的小振幅的差分输入信号INP、INN，使故障保护动作处理的判定的感应度迟缓地进行响应。
并且，由于以简单的结构便能够实现构成故障保护电路16的高通滤波器22、比较器24及脉冲宽度延长电路26，因此可进行低电压动作而能够实现低耗电力化，并且能够以小面积实现。并且，故障保护电路16不易受工艺偏差的影响，能够抑制差分输入信号INP、INN的正常振幅/小振幅的阈值范围即灰色区域。
另外，通过改变构成高通滤波器22的AC耦合电容34以及电阻元件36、38的常数，从而能够自由地改变差分输入信号INP、INN的频带。并且，如上所述，通过调整脉冲宽度延长电路26的常数，从而能够自由地设定正常动作/故障保护动作处理的判定感应度。因此，故障保护电路16也可以应用于LVDS用数据接收装置的规格之外的范围。
另外，构成接收电路14的输入放大部18、逻辑信号处理电路12、接收停止控制电路20，以及构成故障保护电路16的高通滤波器22、比较器24及脉冲宽度延长电路26的具体结构并没有任何限定，能够利用可实现相同的功能的各种结构。
并且，检测结果信号、脉冲宽度延长电路26的输出信号、故障保护检测信号FAIL_SAFE等信号极性并没有任何限定，根据各信号的极性能够变更各电路的结构。
另外，负载电容60、施密特触发反相器62及NOR电路28并非是故障保护电路16的必要构成要件，可以根据需要而适当地进行设置。
本发明基本上如同上述内容。
以上，对本发明进行了详细的说明，但本发明并不限定于上述实施方式，在不脱离本发明的宗旨的范围内，当然也可以进行各种改良和/或变更。

Claims (11)

1.一种数据接收装置，其特征在于，具备：
接收电路，接收符合既定规格的差分输入信号的串行数据，并转换为单端输出信号的串行数据而输出；及
故障保护电路，检测所述差分输入信号是否为规格之外的小振幅信号，并输出表示所述检测的结果的故障保护检测信号，
所述接收电路具备：
输入放大部，接收所述差分输入信号的串行数据，并转换为所述单端输出信号的串行数据而输出；
逻辑信号处理电路，处理所述单端输出信号的串行数据；及
接收停止控制电路，根据所述故障保护检测信号，当检测出所述差分输入信号为规格之外的小振幅信号时，将所述输入放大部和所述逻辑信号处理电路设为停止状态，
所述故障保护电路具备：
高通滤波器，从所述差分输入信号去除DC分量，并输出各自所对应的高电压输入信号及低电压输入信号；
比较器，比较所述高电压输入信号的电压电平与所述低电压输入信号的电压电平之间的大小关系，输出表示所述比较的结果的比较结果信号；及
脉冲宽度延长电路，将表示所述高电压输入信号的电压电平低于所述低电压输入信号的电压电平的状态的所述比较结果信号的电压电平的脉冲宽度仅延长预先设定的时间，作为所述故障保护检测信号而输出。
2.根据权利要求1所述的数据接收装置，其中，
所述脉冲宽度延长电路具备将所述比较结果信号反转输出的不均衡反相器，
所述不均衡反相器具备：第1晶体管，将所述比较结果信号从第1电压电平驱动为第2电压电平，所述第1电压电平表示所述高电压输入信号的电压电平高于所述低电压输入信号的电压电平的状态，所述第2电压电平表示所述高电压输入信号的电压电平低于所述低电压输入信号的电压电平的状态；及第2晶体管，将所述比较结果信号从所述第2电压电平驱动为所述第1电压电平，
所述不均衡反相器是指所述第1晶体管的驱动能力与第2晶体管的驱动能力不均衡的反相器，所述第1晶体管的驱动能力比所述第2晶体管的驱动能力高。
3.根据权利要求2所述的数据接收装置，其中，
所述预先设定的时间根据所述不均衡反相器所具备的第1晶体管以及第2晶体管的驱动能力而决定。
4.根据权利要求2所述的数据接收装置，其中，
所述脉冲宽度延长电路还具备连接于所述不均衡反相器的输出端子的负载电容。
5.根据权利要求3所述的数据接收装置，其中，
所述脉冲宽度延长电路还具备连接于所述不均衡反相器的输出信号的负载电容。
6.根据权利要求4所述的数据接收装置，其中，
所述预先设定的时间根据所述不均衡反相器所具备的第1晶体管以及第2晶体管的驱动能力以及所述负载电容的电容值而决定。
7.根据权利要求5所述的数据接收装置，其中，
所述预先设定的时间根据所述不均衡反相器所具备的第1晶体管以及第2晶体管的驱动能力以及所述负载电容的电容值而决定。
8.根据权利要求2至7中任一项所述的数据接收装置，其中，
所述脉冲宽度延长电路还具备将所述不均衡反相器的输出信号反转输出的施密特触发反相器。
9.根据权利要求1至7中任一项所述的数据接收装置，其中，
所述差分输入信号为符合LVDS规格的差分输入信号。
10.根据权利要求8所述的数据接收装置，其中，
所述差分输入信号为符合LVDS规格的差分输入信号。
11.一种故障保护电路，其特征在于，
使用于权利要求1至10中任一项所述的数据接收装置。
CN201410681533.0A 2013-11-25 2014-11-24 数据接收装置以及故障保护电路 Active CN104660241B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013242684A JP6190701B2 (ja) 2013-11-25 2013-11-25 データ受信装置およびフェイルセーフ回路
JP2013-242684 2013-11-25

Publications (2)

Publication Number Publication Date
CN104660241A CN104660241A (zh) 2015-05-27
CN104660241B true CN104660241B (zh) 2018-11-27

Family

ID=53182644

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410681533.0A Active CN104660241B (zh) 2013-11-25 2014-11-24 数据接收装置以及故障保护电路

Country Status (3)

Country Link
US (1) US9236974B2 (zh)
JP (1) JP6190701B2 (zh)
CN (1) CN104660241B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10379530B2 (en) * 2016-11-04 2019-08-13 Infineon Technologies Ag Signal protocol fault detection system and method
US10651832B2 (en) * 2018-08-10 2020-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Level shifter
CN111198310B (zh) * 2020-01-13 2022-04-26 合肥新相微电子有限公司 一种基于交流耦合的lvds标准的数据传输链路故障监测技术
CN112671421B (zh) * 2020-12-24 2022-03-18 西安翔腾微电子科技有限公司 一种带失效保护的宽共模输入范围接收电路及方法
US11863355B1 (en) * 2022-12-02 2024-01-02 Aronix LLC Fail-safe circuit for a low voltage differential signaling receiver

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897440A (zh) * 2006-06-30 2007-01-17 北京中星微电子有限公司 一种控制开关电源控制电路
US7282965B2 (en) * 2005-09-29 2007-10-16 Matsushita Electric Industrial Co., Ltd. Signal detection circuit capable of automatically adjusting threshold value
JP2008079078A (ja) * 2006-09-22 2008-04-03 Kawasaki Microelectronics Kk スケルチ検出回路
JP2008108172A (ja) * 2006-10-27 2008-05-08 Matsushita Electric Ind Co Ltd Ｌｖｄｓ受信方法および受信装置
CN101179297A (zh) * 2006-11-09 2008-05-14 索尼株式会社 数据接收设备
JP2010034733A (ja) * 2008-07-28 2010-02-12 Kawasaki Microelectronics Inc スケルチ検出回路
JP2010197841A (ja) * 2009-02-26 2010-09-09 Brother Ind Ltd 画像形成装置
CN101938316A (zh) * 2009-06-29 2011-01-05 日立乐金资料储存股份有限公司 信息检测装置和方法
CN103312314A (zh) * 2012-03-14 2013-09-18 台湾积体电路制造股份有限公司 高压摆动分解方法和装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110396A (ja) * 1991-10-16 1993-04-30 Olympus Optical Co Ltd 信号遅延回路
JP3926645B2 (ja) * 2002-02-22 2007-06-06 株式会社リコー シリアルデータ検出回路
TWI256758B (en) * 2003-12-31 2006-06-11 Delta Electronics Inc Overvoltage protection circuit applied in power supply
KR100802125B1 (ko) * 2005-08-22 2008-02-11 삼성전자주식회사 자동이득 제어기
US7586336B2 (en) * 2006-01-23 2009-09-08 Seiko Epson Corporation Method and circuit for squelch detection in serial communications
KR101747797B1 (ko) * 2011-01-26 2017-06-15 삼성전자주식회사 사타 인터페이스 및 그것의 전원 관리 방법
JP5611070B2 (ja) * 2011-01-28 2014-10-22 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
DE112011105907B4 (de) * 2011-12-02 2020-03-12 Mitsubishi Electric Corporation Steuervorrichtung zum steuern einer elektrischen entladungsmaschine
US8683091B2 (en) * 2012-06-30 2014-03-25 Intel Corporation Device disconnect detection
KR20140008745A (ko) * 2012-07-11 2014-01-22 삼성전자주식회사 자기 메모리 장치

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7282965B2 (en) * 2005-09-29 2007-10-16 Matsushita Electric Industrial Co., Ltd. Signal detection circuit capable of automatically adjusting threshold value
CN1897440A (zh) * 2006-06-30 2007-01-17 北京中星微电子有限公司 一种控制开关电源控制电路
JP2008079078A (ja) * 2006-09-22 2008-04-03 Kawasaki Microelectronics Kk スケルチ検出回路
JP2008108172A (ja) * 2006-10-27 2008-05-08 Matsushita Electric Ind Co Ltd Ｌｖｄｓ受信方法および受信装置
CN101179297A (zh) * 2006-11-09 2008-05-14 索尼株式会社 数据接收设备
JP2010034733A (ja) * 2008-07-28 2010-02-12 Kawasaki Microelectronics Inc スケルチ検出回路
JP2010197841A (ja) * 2009-02-26 2010-09-09 Brother Ind Ltd 画像形成装置
CN101938316A (zh) * 2009-06-29 2011-01-05 日立乐金资料储存股份有限公司 信息检测装置和方法
JP2011010244A (ja) * 2009-06-29 2011-01-13 Hitachi-Lg Data Storage Inc 情報検出装置及び方法
CN103312314A (zh) * 2012-03-14 2013-09-18 台湾积体电路制造股份有限公司 高压摆动分解方法和装置

Also Published As

Publication number Publication date
US20150146772A1 (en) 2015-05-28
JP6190701B2 (ja) 2017-08-30
JP2015103940A (ja) 2015-06-04
CN104660241A (zh) 2015-05-27
US9236974B2 (en) 2016-01-12

Similar Documents

Publication Publication Date Title
CN104660241B (zh) 数据接收装置以及故障保护电路
US10038403B2 (en) Digital isolator
JP5466545B2 (ja) レベルシフト回路、および電力変換装置
CN103762969B (zh) 一种抗噪声干扰的高压侧栅驱动电路
CN107919861B (zh) 一种数字信号隔离器
JP4656263B1 (ja) 信号伝達装置
CN107210977B (zh) 信号传输装置
CN110034539B (zh) 故障保护方法及其适用的无线电能传输装置
WO2009126930A2 (en) Voltage level shifter
CN103675421A (zh) 一种电源毛刺信号检测电路及检测方法
CN106341146B (zh) 数据通信接收机和功率转换器
JP6133709B2 (ja) 差動レシーバ、それを用いた電子機器、産業機器ならびに差動信号の受信方法
CN103972874A (zh) 静电放电电路
JP5462880B2 (ja) 電力変換装置
CN102158219B (zh) 一种信号处理系统
CN102769450A (zh) 电源起始重置电路
Kaeriyama et al. A 2.5 kV isolation 35kV/us CMR 250Mbps 0.13 mA/Mbps digital isolator in standard CMOS with an on-chip small transformer
CN106547332B (zh) 电源启动重置电路、电源启动重置方法及其电子装置
CN105763184B (zh) 用于驱动低电压差分信号驱动电路的预驱动器
CN115453404A (zh) 电源电压差检测电路、芯片、电子部件及电子设备
CN105227162B (zh) 一种信号毛刺消除电路
CN103675428A (zh) 一种电源毛刺信号检测电路及检测方法
CN107508580B (zh) 检测集成电路模拟/数字信号上升沿的脉冲生成电路模块
CN105281720B (zh) 轨对轨比较电路与其方法
CN108206689A (zh) 电平转换驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant