JP5462880B2 - 電力変換装置 - Google Patents

Description

本発明は、電力用半導体を駆動する半導体駆動装置と、この半導体駆動装置を用いた電力変換装置に関する。

高速鉄道などの交通手段、風力発電などの発電設備、その他工場や工事現場など、あらゆるところで電力変換装置が使用されている。インバータをはじめとする電力変換装置で用いられる電力用半導体の半導体駆動装置では、上位制御回路と電力用半導体との間の絶縁をとった上で制御信号を伝送する必要がある。このため、上位制御回路と電力用半導体との間に絶縁を確保しながら通信する絶縁通信回路を設けている。このような絶縁通信回路においては、磁気結合を用いた絶縁トランスを介して通信する方法がある（例えば、特許文献１参照）。

特許文献１では、送信する信号パルスの立上り若しくは立下りを検出し、これに同期した比較的幅の短いパルスを生成し、このパルスを絶縁トランスの送信側の端子に入力する。その結果として絶縁トランスの受信側に発生するパルス電圧を判定し、判定したパルス電圧に応じて受信側の状態をフリップフロップにより保持させるものである。この方法では、絶縁トランスには比較的短い時間幅の電圧が印加されるため絶縁トランスに流れる電流が少なく、絶縁トランスで問題となる磁気飽和がしにくいという特徴がある。

この方法の場合には、パルスにて送信した後に受信した信号をフリップフロップ等のラッチ回路で保持するため、回路内にノイズが入った場合に誤った状態を保持してしまうという懸念がある。こうした回路をインバータに用いた場合、インバータの上アームと下アームのそれぞれの半導体駆動装置（電力用）の駆動回路において、通常は一方がオン状態の時、他方はオフ状態となる。

しかし、先に述べたような回路の誤動作を保持してしまうと、新たな制御信号が生じるまでオフすべきアームがオン状態を保持し、上下のアームがともにオン状態となり、主電源からの貫通電流が発生して半導体駆動装置に損傷を与える危険性がある。
これに対して、ラッチ回路で信号を保持しない方法も開示されている（例えば、特許文献２参照）。特許文献２の方法では、スイッチング電源の絶縁トランスへの印加電圧の周波数を２種類にし、その周波数の高低を判定して信号を送信している。

国際公開第２００４／１００４７３号パンフレット 特開２００９−２７４５５号公報

しかしながら、特許文献２の方法ではラッチ回路を必ずしも持つ必要はないが、例えば回路基板の劣化で配線が切れる等の回路内の不具合が発生した場合、新たな制御信号が生じるまでオフすべきアームがオン状態を保持し、上下のアームがともにオン状態となり、主電源からの貫通電流が発生して半導体駆動装置に損傷を与えるという問題があった。さらに、より小型化した半導体駆動装置と電力変換装置が望まれていた。

本発明の目的は、回路内のノイズや不具合に対する高信頼性を確保し（ロバストなものとし）、且つ小型な電力用の半導体駆動装置と、該半導体駆動装置を用いて信頼性が高く小型で高性能な電力変換装置を提供することにある。

前記課題を解決するために、本発明の電力変換装置は、半導体スイッチング素子と、該半導体スイッチング素子のオン、オフを駆動制御する半導体駆動装置とを備えた電力変換装置であって、前記半導体駆動装置が、前記半導体スイッチング素子のオン駆動を指令する期間中、該オン駆動を指令する、パルス間にすき間を有する連続パルスの電圧信号を生成すべく、前記連続パルスの立上りエッジに対応して所定幅のパルス電圧を出力する第１のパルス発生回路と、前記連続パルスの立下りエッジに対応して所定幅のパルス電圧を出力する第２のパルス発生回路とを具備する指令信号駆動部と、前記指令信号駆動部で生成される連続パルスの電圧信号をトランスにより伝送する絶縁通信部と、前記絶縁通信部を介して伝送される連続パルスの電圧信号に基づいて、前記連続パルスを構成するパルス間のすき間を埋めるように前記半導体スイッチング素子をオン駆動する駆動電圧を生成して出力する出力部と、を備え、
前記第１のパルス発生回路から出力されるパルス電圧が前記絶縁通信部のトランスの一方の入力端子に印加され、前記第２のパルス発生回路から出力されるパルス電圧が前記絶縁通信部のトランスの他方の入力端子に印加されることを特徴とする。

本発明によれば、回路内のノイズや不具合に対する高信頼性を確保し、且つ小型な電力用の半導体駆動装置と、該半導体駆動装置を用いて信頼性が高く小型で高性能な電力変換装置を提供することができる。

本発明の第１の実施形態に係る半導体駆動装置を用いた電力変換装置の構成を示す図である。 半導体駆動装置を構成する各点における電圧波形を示す図である。 半導体駆動装置の具体的な構成例を示す図である。 半導体駆動装置を構成する各点における電圧波形を示す図である。 判定部のノイズ耐量をさらに向上させた構成例を示す図である。 電圧調整回路の回路構成を示す図である。 電圧調整回路の回路構成を示す図である。 本発明の第２の実施形態に係る半導体駆動装置用いた電力変換装置の構成を示す図である。 半導体駆動装置を構成する各点における電圧波形を示す図である。 本発明の第３の実施形態に係る全波整流回路を用いた半導体駆動装置の構成例を示す図である。 半導体駆動装置を構成する各点における電圧波形を示す図である。 絶縁通信部の他の構成例を示す図である。 本発明の第４の実施形態に係る半導体駆動装置を用いた電力変換装置の構成例を示す図である。

≪第１の実施形態≫
以下に、本発明の第１の実施形態に係る半導体駆動装置と電力変換装置について図を参照しながら詳細に説明する。
図１は、本発明の実施形態に係る半導体駆動装置１０を用いた電力変換装置１００の構成を示す図である。
電力変換装置１００は、半導体駆動装置１０と、半導体駆動装置１０の出力によりゲート電圧が制御されるＩＧＢＴ（Insulated Gate Bipolar Transistor:絶縁ゲートハイポーラトランジスタ）の半導体スイッチング素子Ｑ１と、負荷４と、電源５とを備えている。

半導体駆動装置１０は、指令信号が入力される駆動指令ＩＮを入力とする指令信号駆動部１と、指令信号駆動部１の出力を入力とする絶縁通信部２と、絶縁通信部２の出力を入力とする出力部３とを備える。
指令信号駆動部１は、連続パルス生成部６と駆動部７とを備える。
出力部３は、判定部８と出力パルス生成部９とを備える。

次に、このような構成において動作を説明する。
図２は、半導体駆動装置１０を構成する各点における電圧波形を示す図である。
指令信号駆動部１は、連続パルス生成部６が駆動指令ＩＮのオン期間（図２に示す指令信号のオン：以下、指令信号オンと表記する）に応じた所定周期の連続するパルス電圧Ｖａを生成し（図１に示すＡ点、図２参照）、駆動部７がパルス電圧Ｖａに応じて絶縁通信部２にパルス電圧を印加する。

この絶縁通信部２は絶縁型のトランス（パルストランス）が用いられ、該絶縁トランスの送信側（入力側）端子間に駆動部７からのパルス電圧が印加される。
出力部３においては、判定部８が絶縁通信部２の該絶縁トランスの受信側（出力側）端子間のパルス電圧に応じたパルス電圧Ｖｂを出力し（図１に示すＢ点、図２参照）、出力パルス生成部９が入力されるパルス電圧Ｖｂに基づいてパルス電圧Ｖａの周期よりも長い一定幅の駆動電圧Ｖoutを１パルス出力する。この駆動電圧Ｖoutは、半導体スイッチング素子Ｑ１のゲートをオンにする。さらに複数のパルス電圧Ｖｂが入力された場合、出力部３は、複数のパルス電圧Ｖｂに基づいて駆動電圧Ｖoutのパルス幅を加算する。

このような構成により、連続パルス生成部６から所定周期のパルス電圧Ｖａが出力される期間、出力パルス生成部９から半導体スイッチング素子Ｑ１のゲートをオンにする駆動電圧（Ｖout）が出力される（図２参照）。
前記したように半導体駆動装置１０は、駆動指令ＩＮに指令信号オンが入力された期間に応じて半導体スイッチング素子Ｑ１のゲートをオンにする。

図１に示す電力変換装置１００の場合、半導体スイッチング素子Ｑ１がオンされるとオン指令出力側ＧＮＤ２１の電位は、駆動指令側ＧＮＤ２０に対して電源５の電圧ＶＢの電圧程度まで上昇する。この電位差は絶縁通信部２に印加される。ここで、電力変換装置１００の制御の精度を向上させるには、半導体スイッチング素子Ｑ１のゲートをオンにする電圧のパルス幅の精度を高くすること、すなわち、駆動指令ＩＮと駆動電圧Ｖoutのパルス幅がよく一致していることが必要である。そのためには、出力パルス生成部９で１パルス出力するパルス幅を短くすることと、時間当たりのパルスの数を多くすることが望ましい。

また、電力変換装置１００において、実際の設計では十分にノイズマージンを持たせて設計するが、仮に想定外のノイズが装置の回路に進入した場合でも、ノイズ発生期間に応じた半導体スイッチング素子Ｑ１のゲートオン電圧が生じるものの、従来のラッチ回路を用いた場合のように誤作動を保持しないため、短時間だけゲートオンするもののノイズの消滅により正常動作への復旧が可能である。

さらに、半導体スイッチング素子Ｑ１のゲートは、入力容量を持って低域通過フィルタとしても機能するため、出力パルス生成部９の１パルス出力時のパルス幅を十分短く設定すれば、半導体スイッチング素子Ｑ１のゲート電圧（駆動電圧Ｖout）のしきい電圧まで上昇せず誤ってゲートがオンになることを防いでいる。
また、電力変換装置１００は、半導体駆動装置１０の駆動指令ＩＮから絶縁通信部２までの回路内で配線が断線するといった不具合が生じた場合でも、絶縁通信部２の受信側（出力側）にパルス電圧が生じないので、半導体スイッチング素子Ｑ１のゲートがオフ状態を保持して回路内で不具合を生じさせないようにしている。

図３は、半導体駆動装置１０の具体的な構成例を示す図である。なお、図１に示した半導体駆動装置１０と同一箇所には同一符号を付して説明を省略する。
連続パルス生成部６Ａは、アンド回路２２で構成され、内部もしくは外部から供給される指令信号（ＩＮ）とクロック信号（ＣＬＫ）の論理積をとり連続パルスを生成する。以下、内部から供給されるものとして説明する。

駆動部７は、立上りエッジパルス発生回路２４と立下りエッジパルス発生回路２５とを有するエッジトリガパルス発生回路１５，ドライバコントローラ１７，ドライバ２６とドライバ２７とを有する駆動回路１９を備える。
絶縁通信部２は、絶縁型のパルストランスである絶縁トランス１２で構成される。
判定部８は、受信抵抗２８，２９と、コンパレータ３０，３１と、ナンド回路３２とを備える。

出力パルス生成部９は、エッジトリガパルス発生回路３４，ドライバ３５を備える。
なお、絶縁通信部２を構成する絶縁トランス１２の指令信号駆動部１に接続される巻き線側（図３上の左側）が駆動指令側（送信側）となり、絶縁トランス１２の出力部３に接続される巻き線側（図３上の右側）がオン指令出力側（受信側）となる。

次に、このような構成において動作を説明する。
図４は、図３に示す半導体駆動装置１０を構成する各点における電圧波形を示す図である。
図３において、連続パルス生成部６Ａは、内部から駆動指令（ＩＮ）に供給する指令信号オンと、内部から供給する周期tckのクロック信号（ＣＬＫ）との論理積をアンド回路２２でとって連続パルス（ＩＮ×ＣＬＫ）を生成する（図４参照）。

駆動部７は、アンド回路２２で生成された連続パルス（ＩＮ×ＣＬＫ）を入力とする。また、アンド回路２２には、駆動指令側ＧＮＤ２０が接続される。駆動部７は、エッジトリガパルス発生回路１５において、立上りエッジパルス発生回路２４が入力される連続パルス（ＩＮ×ＣＬＫ）の立上りエッジから所定の幅tpのパルス電圧（Ｄ点：図４参照）を生成し、立下りエッジパルス発生回路２５が入力される連続パルス（ＩＮ×ＣＬＫ）の立下りエッジから所定の幅tpのパルス電圧（Ｅ点：図４参照）を生成する。パルス電圧（Ｄ点）は、図３に示す立上りエッジパルス発生回路２４のＤ点の出力を示し、パルス電圧（Ｅ点）は、図３に示す立下りエッジパルス発生回路２５のＥ点の出力を示す。また、立上りエッジパルス発生回路２４，立下りエッジパルス発生回路２５には、駆動指令側ＧＮＤ２０が接続される。

続いて駆動部７は、駆動回路１９において、ドライバ２６が立上りエッジパルス発生回路２４で生成した所定幅tpのパルス電圧（Ｄ点）を絶縁トランス１２の駆動指令側の巻き線の一方の端子に印加し、ドライバ２７が立下りエッジパルス発生回路２５で生成した所定幅tpのパルス電圧（Ｅ点）を絶縁トランス１２の駆動指令側の巻き線の他方の端子に印加する。また、ドライバ２６，ドライバ２７には、駆動指令側ＧＮＤ２０が接続される。

なお、駆動部７のドライバコントローラ１７は、駆動回路１９がパルス電圧を送信しない期間に、パルス電圧を送信する期間に比べ駆動回路１９の出力段をハイインピーダンスとする指令を出す。具体的にドライバコントローラ１７は、駆動回路１９でパルス電圧を送信しない期間、駆動回路１９が有するドライバ２６，２７の出力段をオフにする。
この結果、図３に示すように、絶縁トランス１２の駆動指令側（送信側）の端子間に電圧Ｖｓが印加され、絶縁トランス１２のオン指令出力側（受信側）の端子間に電圧Ｖｔが出力される。このときの端子間電圧Ｖｓと端子間電圧Ｖｔを図４に示す。

出力部３の判定部８には、絶縁トランス１２のオン指令出力側の巻き線の端子間電圧Ｖｔが入力される。
判定部８において、絶縁トランス１２のオン指令出力側の巻き線の端子間に受信抵抗２８，２９が直列に接続され、受信抵抗２８と受信抵抗２９との間にオン指令出力側ＧＮＤ２１が接続される。

コンパレータ３０，３１は、絶縁トランス１２のオン指令出力部側の巻き線の端子間に接続される。その際、コンパレータ３０の−入力端子と＋入力端子と、コンパレータ３１の−入力端子と＋入力端子とが、絶縁トランス１２の端子間に互いに異なるようにそれぞれ接続され、絶縁トランス１２の端子間電圧Ｖｔの正、負を判定する。また、コンパレータ３０，３１には、オン指令出力側ＧＮＤ２１が接続される。
ナンド回路３２は、コンパレータ３０の出力とコンパレータ３１の出力とを入力とし、クロック信号（ＣＬＫ）と駆動指令（ＩＮ）に入力された指令信号オンの論理積（ＩＮ×ＣＬＫ：図４参照）のエッジに対応した連続パルス電圧（図４参照）を出力する（図３のＦ点）。また、ナンド回路３２には、オン指令出力側ＧＮＤ２１が接続される。

出力パルス生成部９において、エッジトリガパルス発生回路３４は、連続パルス電圧（Ｆ点）の入力に対し、クロック信号（ＣＬＫ）の周期tckの１／２より長いパルス幅ｔｗのエッジトリガのパルスを発生する。ドライバ３５は、エッジトリガパルス発生回路３４からのパルス幅ｔｗのパルスに応じて駆動電圧Ｖｏｕｔを出力する（図４参照）。また、ドライバ３５には、オン指令出力側ＧＮＤ２１が接続される。
このように、エッジトリガパルス回路３４が再トリガすることで、パルス幅ｔｗのパルス電圧が連続して発生する期間では、半導体スイッチング素子Ｑ１のゲートをなめらかにオンにする駆動電圧Ｖｏｕｔが出力される（図４参照）。

この第１の実施形態によれば、駆動部７が立上りエッジと立下りエッジからパルス電圧を生成することにより、つまり、図４のＶｓ，Ｖｔに示すようにパルス電圧の極性を交互に変えることで電流の向きが変わり、これにより絶縁トランス１２がリセットされ、磁気飽和を避けることができる。さらに、出力パルス生成部９は、パルス幅ｔｗをクロック信号ＣＬＫの周期tckの１／２近くまで短くできるので、半導体スイッチング素子Ｑ１のゲートをオンにするパルス電圧（駆動電圧）のパルス幅の精度を高めることが可能となる。

さらに、絶縁トランス１２の端子間電圧Ｖｔの正、負を判定する判定部８を用いることで、図３に示すトランスの寄生容量（Ｃ１，Ｃ２）に起因する同相ノイズの除去が可能となる。これは、前記した図１の電力変換装置１００で半導体スイッチング素子Ｑ１をオン、オフした際に発生するオン指令出力側ＧＮＤ２１と駆動指令側ＧＮＤ２０との間の電位差Ｖｈの電圧変化ｄＶｈ／ｄｔによる変移電流と、受信抵抗２８の積のＣ１×（ｄＶｈ／ｄｔ）×Ｒ（受信抵抗２８）のノイズと、受信抵抗２９の積のＣ２×（ｄＶｈ／ｄｔ）×Ｒ（受信抵抗２９）のノイズとが同相モードで判定部８に入力されるが、差動判定することで同相のノイズが除去されるためである。この結果、ノイズ耐量を向上させることができる。

図５は、ノイズ耐量をさらに向上させた判定部８Ａの構成例を示す図である。図３に示した判定部８と同一箇所には同一符号を付して説明を省略する。判定部８Ａは、絶縁トランス１２の受信側の両端子とコンパレータ（３０，３１）の入力端子との間に電圧調整回路２０１，２０２，２０３，２０４を設けたものである。
電圧調整回路２０１は、入力側が受信抵抗２８の一端が接続されている絶縁トランス１２の端子に接続され、出力側がコンパレータ３０の−入力端子に接続されている。
電圧調整回路２０２は、入力側が受信抵抗２９の一端が接続されている絶縁トランス１２の端子に接続され、出力側がコンパレータ３０の＋入力端子に接続されている。

電圧調整回路２０３は、入力側が受信抵抗２９の一端が接続されている絶縁トランス１２の端子に接続され、出力側がコンパレータ３１の−入力端子に接続されている。
電圧調整回路２０４は、入力側が受信抵抗２８の一端が接続されている絶縁トランス１２の端子に接続され、出力側がコンパレータ３１の＋入力端子に接続されている。
電圧調整回路２０１，２０３は、コンパレータ３０，３１の＋入力端子の判定における基準電圧レベルを調整する回路である。

図６は、電圧調整回路２０１，２０３の回路構成を示すもので、ダイオード２１１，抵抗（Ｒａｄ１）２１３，抵抗（Ｒａｄ２）２１４を備える。入力電圧はダイオード２１１により直流電圧Ｖｄｃとなる。この直流電圧Ｖｄｃを抵抗分圧した電圧Ｖａｄ０＝Ｒａｄ２／（Ｒａｄ１＋Ｒａｄ２）×Ｖｄｃとなるまで出力電圧はＶａｄ０となり、これが基準レベルとなる（基準信号）。入力電圧がさらに上昇すると、この電圧上昇にほぼ比例して判定の基準レベルが上昇する。

図７は、電圧調整回路２０２，２０４の回路構成を示すもので、ダイオード２１５，抵抗（Ｒａｄ３）２１６，抵抗（Ｒａｄ４）２１７を備える。電圧調整回路２０２，２０４が備える抵抗２１６，２１７は、図６に示す電圧調整回路２０１，２０３が備える抵抗と抵抗値が異なるものである。
電圧調整回路２０２，２０４は、コンパレータ３０，３１の−入力端子に印加される判定すべき電圧信号（判定信号）のレベルを調整する。

図５に示す判定部８Ａのコンパレータ３０，３１の−入力端子側が＋入力端子側より高い電圧となり、出力が「ロー」となった場合に、そのエッジから連続のパルス電圧を生成する場合を想定すると、電圧調整回路２０２，２０４は、直流電圧Ｖｈｇを抵抗分圧した出力電圧Ｖｅｈが電圧調整回路２０１，２０３の出力電圧Ｖａｄより低く設定される。
すなわち、絶縁トランス１２の一方の出力端子に接続される基準レベルの電圧を調整する電圧調整回路(第１の基準電圧調整回路)２０１の出力電圧（基準電圧）Ｖｅｈは、判定レベルの電圧を調整する電圧調整回路（第２の判定電圧調整回路）２０２の出力電圧（判定電圧）Ｖａｄより低く設定され、絶縁トランス１２の他方の出力端子に接続される基準レベルの電圧を調整する電圧調整回路(第２の基準電圧調整回路)２０３の出力電圧（基準電圧）Ｖｅｈは、判定レベルの電圧を調整する電圧調整回路（第１の判定電圧調整回路）２０４の出力電圧（判定電圧）Ｖａｄより低く設定される。

このような構成により、電圧調整回路（２０１，２０２，２０３，２０４）の基準信号側の入力と判定信号側の入力に同一の電圧が印加された場合、必ず、判定信号側の電圧調整回路（２０２，２０４）の出力電圧を低くできる。このため、絶縁トランス１２における入力端子と出力端子との間の寄生容量の差（Ｃ１、Ｃ２）、さらに受信抵抗２８，２９のばらつきにより判定部８Ａの平衡性が失われて同相ノイズが差動ノイズに変換された場合でも、判定信号側の電圧調整回路（２０２，２０４）の出力電圧を低くすることでノイズによる誤動作を回避することが可能となる。

≪第２の実施形態≫
次に、第２の実施形態に係る半導体駆動装置と電力変換装置について説明する。
図８は、本発明の第２の実施形態に係る半導体駆動装置１０ａと、半導体駆動装置１０ａを用いた電力変換装置１００ａの構成を示す図である。なお、図３に示した半導体駆動装置１０と同一箇所には同一符号を付して説明を省略する。また、図１に示した電力変換装置１００と同一箇所には同一符号を付して説明を省略する。

半導体駆動装置１０ａは、図３に示した半導体駆動装置１０に状態信号駆動部６７，状態出力部６６，受信対応駆動指令部７３，送信対応受信信号処理部７６を設けたものである。状態信号駆動部６７は半導体スイッチング素子Ｑ１のオン状態を判定して状態信号を送信するものであり、その送信された状態信号を受信して半導体スイッチング素子Ｑ１のオン状態のオン状態検知信号を出力するものが状態出力部６６である。すなわち、半導体駆動装置１０ａと電力変換装置１００ａは、駆動指令ＩＮからの指令信号オンの送信と、半導体スイッチング素子Ｑ１の状態信号の送信とを絶縁トランス１２を介して双方向に通信する構成である。
なお、半導体駆動装置１０ａは、マイクロコンピュータなどの上位機器（図示しない）から駆動指令ＩＮに指令信号オンが入力される構成となっている。

指令信号駆動部１Ａは、連続パルス生成部６，エッジトリガパルス発生回路１５と駆動回路１９とを備える駆動部７，受信対応駆動指令部７３を備える。
出力部３Ａは、判定部８，出力パルス生成部９，送信対応受信信号処理部７６を備える。
状態出力部６６は、出力パルス生成部７８，送信対応受信信号処理部７９，判定部８０を備える。判定部８０は、絶縁通信部２の絶縁トランス１２の入力側（送信側）の端子を入力とする。

状態信号駆動部６７は、駆動回路８１ａとエッジトリガパルス発生回路８１ｂとを備える駆動部８２，連続パルス生成部８３，状態判定部８４，受信対応駆動指令部８５を備える。状態判定部８４は、半導体スイッチング素子Ｑ１のゲート−エミッタ間の電圧を入力とする。駆動回路８１ａの出力は、絶縁通信部２の絶縁トランス１２の出力側（受信側）の端子に入力される。

次に、このような構成において動作を説明する。
図９は、半導体駆動装置１０ａを構成する各点における電圧波形を示す図である。
まず、状態信号駆動部６７において、状態判定部８４が半導体スイッチング素子Ｑ１のゲートがオンであると判定した際、連続パルス生成部８３，エッジトリガパルス発生回路８１ｂを介して駆動回路８１ａが連続パルス（第２の連続パルス）を絶縁通信部２の絶縁トランス１２の出力側に出力（送信）する。

状態出力部６６において、判定部８０が前記送信された連続パルスを絶縁トランス１２の入力側で受信し、出力パルス生成部７８が1つのパルスに対してパルス幅ｔｗのパルスを再トリガして発生し、半導体スイッチング素子Ｑ１がオン状態であるとするオン状態検知信号を入力端子ＳＴＡＴＥを介して上位機器（図示しない）へ出力する。
上位機器（図示しない）は、オン状態検知信号が入力端子ＳＴＡＴＥに入力されることにより、半導体スイッチング素子Ｑ１のオン，オフ状態を検知することができる。

また、状態信号駆動部６７の受信対応駆動指令部８５は、駆動回路８１ａがパルスを送信しない期間に、パルスを送信する期間に比べ駆動回路８１ａの出力段をハイインピーダンスとする指令を出す。具体的に受信対応駆動指令部８５は、駆動回路８１ａがパルスを送信しない期間、駆動回路８１ａの出力段をオフにする。

同様に、指令信号駆動部１Ａの受信対応駆動指令部７３は、駆動回路１９がパルス電圧を送信しない期間に、パルス電圧を送信する期間に比べ駆動回路１９の出力段をハイインピーダンスとする指令を出す。具体的に受信対応駆動指令部７３は、駆動回路１９がパルスを送信しない期間、駆動回路１９の出力段をオフにする。この場合、指令信号駆動部１Ａにおける駆動回路１９の出力インピーダンスは、パルス電圧を送信しない期間は判定部８の受信抵抗（図３に示す受信抵抗２８，２９）Ｒとなるが、パルス電圧（Ｄ点、Ｅ点）を送信する期間は並列に駆動回路１９の出力段の抵抗ＲＤが入るため抵抗の値が下がる（図８と図９を参照）。

このような構成により、絶縁通信部２が半導体スイッチング素子Ｑ１のゲートをオン状態とする連続するパルス電圧を受信するとき受信側の等価的なインピーダンスが高くなり、より少ない駆動回路１９からの電流で送信を可能とし、駆動回路１９の小型化と低損失化を図ることができる。

状態信号駆動部６７からのパルス（半導体スイッチング素子Ｑ１のゲートをオン状態と判定した状態信号Ｐ）の送信は、絶縁トランス１２の出力側の端子間電圧Ｖｔに示すように、指令信号（半導体スイッチング素子Ｑ１のゲートをオン状態にする送信信号Ｓ）に同期し、時間ｔｄだけ遅れて出力することで指令信号と重ならないようにしている。また、送信信号Ｓが発生していない期間は、同期する信号が無いため、状態信号駆動部６７の連続パルス生成部８３で生成するクロック信号（tck2）の周波数でパルス（状態信号Ｐ）を送信する（図９参照）。なお、指令信号駆動部６１の連続パルス生成部６は、クロック信号（tck1）の周波数でパルスを生成して送信する（図９参照）。

また、半導体スイッチング素子Ｑ１から出力されるオン状態検知信号（図９参照）において、tdonは半導体スイッチング素子Ｑ１のゲートのターンオンの遅延時間であり、tdoffは半導体スイッチング素子Ｑ１のゲートのターンオフの遅延時間である。
状態出力部６６においては、判定部８０が絶縁トランス１２の送信側（入力側）端子間のパルス電圧Ｖｓに応じたパルス電圧を受信し、出力パルス生成部７８が入力されるパルス電圧に基づいてクロック信号（ＣＬＫ）の周期tck１（tck２）の１／２より長いパルス幅ｔｗのエッジトリガのオン状態検知信号を入力端子ＳＴＡＴＥを介して上位機器（図示しない）に１パルス出力する。

出力部３Ａの送信対応受信信号処理部７６は、駆動回路８１ａのパルス送信期間に信号をマスクして受信しない期間とする。このような構成により、出力部３Ａは、状態信号を受信信号と誤判定せず信頼性の高い信号の伝送が可能となる。
同様に、状態出力部６６の送信対応受信信号処理部７９は、駆動回路１９のパルス送信期間に信号をマスクして受信しない期間とする。このような構成により、状態出力部６６は、状態信号と指令信号とを誤判定せず信頼性の高い信号の伝送が可能となる。

なお、連続パルス生成部６で生成される連続パルスを第１の連続パルスとした場合、連続パルス生成部８３で生成される連続パルスは第２の連続パルスとなる。
この第２の実施形態によれば、上位機器（図示しない）から供給される指令信号オンの送信と、半導体スイッチング素子Ｑ１のオン状態検知信号の送信とを絶縁トランスを介して双方向に通信する構成により、該上位機器（図示しない）は、供給した指令信号オンに応じて制御されるスイッチング素子Ｑ１のオン、オフ状態を検知することができる。

≪第３の実施形態≫
次に、第３の実施形態に係る半導体駆動装置について説明する。
図１０は、全波整流回路４４を用いた半導体駆動装置１０ｂの構成例を示す図である。図１１は、半導体駆動装置１０ｂを構成する各点における電圧波形を示す図である。
半導体駆動装置１０ｂは、基本構成は変わらず、指令信号駆動部４１，絶縁通信部４２，出力部４３を備えている。本構成例では、出力部４３に、判定部に代わる全波整流回路４４を設けている。

指令信号駆動部４１は、駆動論理回路５１と駆動回路５２を備える。
絶縁通信部４２は、絶縁トランス５３で構成される。
出力部４３は、全波整流回路４４，フィルタ回路４５，判定・出力パルス生成回路４６，ドライバ４７を備える。
本構成例の半導体駆動装置１０ｂにおいては、指令信号オンの時、駆動論理回路５１と駆動回路５２を備える指令信号駆動部４１から送信される連続のパルス電圧が絶縁トランス５３の入力側端子間に印加され、絶縁トランス５３の出力側端子間（図１０のＧ点）に差電圧Ｖｃが出力（生成）される（図１１参照）。

出力部４３は、全波整流回路４４で差電圧Ｖｃを整流し、整流した電圧がある一定以上の値の期間、半導体スイッチング素子のゲートをオンとする指令を出力（駆動電圧Ｖｏｕｔ）する。なお、フィルタ回路４５は、全波整流回路４４で整流した際のノイズを除くために設けられている。

前記第３の実施形態によれば、半導体駆動装置１０ｂでは、絶縁トランス５３の出力側端子の差電圧Ｖｃを全波整流回路４４で整流しているので差動の電圧Ｖｄ（図１０のＨ点）が容易に得られ（図１１参照）、判定・出力パルス生成回路４６を簡素化できる。
また、指令信号駆動部４１からの送信信号を連続の矩形波で送信すれば、フィルタ回路４５の出力（差動の電圧）Ｖｄの電圧レベルが高い場合（所定のしきい値レベル）に半導体スイッチング素子Ｑ１のゲートをオンとする出力にすればよく、判定・出力パルス生成回路４６を簡素化することができる。

なお、図１１に示したクロック信号（ＣＬＫ）は、差電圧Ｖｃと差動の電圧Ｖｄの関係を説明するため図示を簡素化しているもので、図４、図９で示したクロック信号（ＣＬＫ）と同様の周期tckである。

図１２は、絶縁通信部２Ａの他の構成例を示す図である。絶縁通信部２Ａは、２つの絶縁トランス９２，９４が直列に接続される。絶縁トランス９２と絶縁トランス９４とが直列接続されている接続点の絶縁トランス９２側にコンデンサ９８を介してＧＮＤ９６が接続され、接続点の絶縁トランス９４側にコンデンサ９９を介してＧＮＤ９７が接続されている。ＧＮＤ９６とＧＮＤ９７の間に電圧差が生じた場合に、絶縁トランス９２の寄生容量９３と絶縁トランス９４の寄生容量９５とにアンバランスが生じてもコンデンサ９８，９９が接続されているので印加される電圧が均等に分担される。

このような構成により、絶縁トランスを直列に接続しても各絶縁トランスに印加する電圧を低く抑えることができ、小型化した絶縁通信部を構成することができる。ここで、コンデンサ９８，９９は、容量が小さいことが耐ノイズ性から望ましく、寄生容量９３，９５のアンバランスを調整できれば良いため、たとえば、プリント基板での配線の寄生Ｃなどを用いることも可能である。その結果、半導体駆動装置の小型化も可能である。

≪第４の実施形態≫
第４の実施形態では、図８に示した半導体駆動装置１０ａを複数用いた場合における電力変換装置の応用例について説明する。
図１３は、半導体駆動装置１０９，１１４，１１９，１２０，１２１，１２２を用いた電力変換装置２００の構成例を示す図である。半導体駆動装置１０９，１１４，１１９，１２０，１２１，１２２のそれぞれが、半導体駆動装置１０ａに該当する。
本応用例は、上位論理回路１０１からの指令を受ける半導体スイッチング素子Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４，Ｑ１５，Ｑ１６を駆動する半導体駆動装置１０９，１１４，１１９，１２０，１２１，１２２を備え、負荷であるモータ１２３を駆動する三相インバータ型の電力変換装置２００である。

上位論理回路１０１は、例えば、マイクロコンピュータを用いて構成され、オン指令演算回路１０２と連続パルス生成部１０３，１０４とを備えている。オン指令演算回路１０２は、半導体スイッチング素子（Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４，Ｑ１５，Ｑ１６）のオン、オフの指令信号（ＩＮ）と、クロック信号（ＣＬＫ）とを連続パルス生成部１０３，１０４に供給する。なお、半導体スイッチング素子のゲートをオンとする指令信号（ＩＮ）のことを指令信号オン（ＩＮ）と表記する。

連続パルス生成部１０３は、オン指令演算回路１０２から供給されるクロック信号（ＣＬＫ）と指令信号オン（ＩＮ）に基づいて連続パルスを生成し、該連続パルスを保護回路１０７を介して半導体駆動装置１０９に供給する。
連続パルス生成部１０４は、オン指令演算回路１０２から供給されるクロック信号と（ＣＬＫ）と指令信号オン（ＩＮ）に基づいて連続パルスを生成し、該連続パルスを保護回路１０６を介して半導体駆動装置１１４に供給する。

また、上位論理回路１０１は、半導体駆動装置１１９，１２０，１２１，１２２のそれぞれに対応する連続パルス生成部（図示しない）を備え、それぞれの連続パルス生成部（図示しない）が保護回路（図示しない）を介して各半導体駆動装置（１１９，１２０，１２１，１２２）に接続されている。

前記したように、半導体駆動装置１０９，１１４，１１９，１２０，１２１，１２２へ供給される指令信号オン（ＩＮ）に基づく連続パルスは、すべて同一のクロック信号（ＣＬＫ）に同期して出力される。
なお、図１３では、直列接続されて上下アームを構成する半導体スイッチング素子Ｑ１１，Ｑ１２を駆動する半導体駆動装置１０９，１１４の回路構成を示し、同様の回路構成を備える半導体駆動装置１１９，１２０と半導体駆動装置１２１，１２２について図示を省略している。

半導体駆動装置１０９は、駆動部１１０，絶縁通信部１１１，出力部１１２，状態出力部１１３，状態信号駆動部１３０を備える。半導体駆動装置１０９と図８に示す半導体駆動装置１０ａとを対比すると、駆動部１１０が駆動部７に相当し、絶縁通信部１１１が絶縁通信部２に相当し、出力部１１２が出力部３Ａに相当し、状態出力部１１３が状態出力部６６に相当し、状態信号駆動部１３０が状態信号駆動部６７に相当する。

駆動部１１０は、保護回路１０７を介して供給される連続パルスに応じて絶縁通信部１１１にパルス電圧を印加する。絶縁通信部１１１は、絶縁トランスで構成され、該絶縁トランスの送信側（入力側）端子間に駆動部１１０からのパルス電圧が印加され、該絶縁トランスの受信側（出力側）端子間でパルス電圧が出力部１１２に出力される。

出力部１１２は、入力されるパルス電圧に基づいて一定幅の駆動電圧を半導体スイッチング素子Ｑ１１のゲートに出力する。この駆動電圧は、半導体スイッチング素子Ｑ１１のゲートをオンにする。
状態信号駆動部１３０は、半導体スイッチング素子Ｑ１１のオン状態を判定して状態信号を絶縁通信部１１１の受信側に送信する。
状態出力部１１３は、絶縁通信部１１１の送信側で受信される状態信号を半導体駆動装置１１４の駆動部１１５に出力する。

半導体駆動装置１１４は、駆動部１１５に状態信号が入力されることにより、半導体スイッチング素子Ｑ１１のオン，オフ状態を検知することができる。
一方、半導体駆動装置１１４は、駆動部１１５，絶縁通信部１１６，出力部１１７，状態出力部１１８，状態信号駆動部１３１を備える。半導体駆動装置１１４と図８に示す半導体駆動装置１０ａとを対比すると、駆動部１１５が駆動部７に相当し、絶縁通信部１１６が絶縁通信部２に相当し、出力部１１７が出力部３Ａに相当し、状態出力部１１８が状態出力部６６に相当し、状態信号駆動部１３１が状態信号駆動部６７に相当する。

駆動部１１５は、保護回路１０６を介して供給される連続パルスに応じて絶縁通信部１１６にパルス電圧を印加する。絶縁通信部１１６は、絶縁トランスで構成され、該絶縁トランスの送信側（入力側）端子間に駆動部１１５からのパルス電圧が印加され、該絶縁トランスの受信側（出力側）端子間でパルス電圧が出力部１１７に出力される。

出力部１１７は、入力されるパルス電圧に基づいて一定幅の駆動電圧を半導体スイッチング素子Ｑ１２のゲートに出力する。この駆動電圧は、半導体スイッチング素子Ｑ１２のゲートをオンにする。
状態信号駆動部１３１は、半導体スイッチング素子Ｑ１２のオン状態を判定して状態信号を絶縁通信部１１６の受信側に送信する。
状態出力部１１８は、絶縁通信部１１６の送信側で受信される状態信号を半導体駆動装置１０９の駆動部１１０に出力する。
半導体駆動装置１０９は、駆動部１１０に状態信号が入力されることにより、半導体スイッチング素子Ｑ１２のオン，オフ状態を検知することができる。

前記したように、半導体スイッチング素子Ｑ１１のオン、オフの状態が、半導体スイッチング素子Ｑ１１を駆動する半導体駆動装置１０９の状態信号駆動部１３０，絶縁通信部１１１，状態出力部１１３を経由して半導体スイッチング素子Ｑ１２の半導体駆動装置１１４の駆動部１１５に伝送される。
同様に、半導体スイッチング素子Ｑ１２のオン、オフの状態が、半導体スイッチング素子Ｑ１２を駆動する半導体駆動装置１１４の状態信号駆動部１３１，絶縁通信部１１６，状態出力部１１８を経由して半導体スイッチング素子Ｑ１１の半導体駆動装置１０９の駆動部１１０に伝送される。

このような構成により、インバータ（半導体駆動装置１０９，１１４）の対となる上下のアーム間で、双方向通信により受信した対アームの半導体スイッチング素子（Ｑ１１，Ｑ１２）のオン、オフの状態を共有し、対アームがオンの時には自アームをオンしないように制御される。
そして、半導体駆動装置１１９，１２０と半導体駆動装置１２１，１２２とが、前記した半導体駆動装置１０９，１１４と同様に対アームとして制御される。

なお、本応用例では、上位論理回路１０１と各半導体駆動装置（１０９，１１４，１１９，１２０，１２１，１２２）との間に、保護回路１０６，１０７，及び図示しない保護回路を設けている。保護回路１０６，１０７，及び図示しない保護回路は、サージ吸収回路，ヒューズ等で構成され、各半導体駆動装置の絶縁通信部や他の部分で放電等が生じた場合を想定し、このときに発生する過電流や過電圧によって上位論理回路１０１に破壊が生じないようにしている。

この第４の実施形態によれば、電力変換装置２００は、ノイズ等により誤まった指令が発生しても、対アームの半導体スイッチング素子の同時オンによる不具合を回避でき、信頼性の高い制御を可能とする。
また、電力変換装置２００は、指令信号と連続パルス信号とが同期するので、半導体スイッチング素子のゲートのオン期間の時間精度が高く、より高精度な制御を可能とする。

さらに、電力変換装置２００は、オン期間の時間精度を高めるために上位論理回路１０１からのクロック信号に各半導体駆動装置間の連続パルスを同期させるようにしても良く、各半導体駆動装置間のパルス出力を同期させるようにしても良い。
また、保護回路を用いることにより、電力変換装置２００を、より高精度で信頼性の高い装置にすることができる。
前記した半導体駆動装置、電力変換装置を用いることにより、例えば、高速鉄道などの交通手段、風力発電などの発電設備で、小型、高精度、さらに信頼性の高い機器を提供することができる。

１，４１，６１ 指令信号駆動部
２，４２ 絶縁通信部
３，４３，６３ 出力部
４ 負荷
５ 電源
６ 連続パルス生成部
７ 駆動部
８ 判定部
９ 出力パルス生成部
１０，１０ａ，１０ｂ 半導体駆動装置
１２，５３ 絶縁トランス
１９ 駆動回路
２０ 駆動指令側ＧＮＤ
２１ オン指令出力側ＧＮＤ
２４ 立上りエッジパルス発生回路（第１のパルス発生回路）
２５ 立下りエッジパルス発生回路（第２のパルス発生回路）
６６ 状態出力部
６７ 状態信号駆動部
１００，１００ａ，２００ 電力変換装置
Ｑ１，Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４，Ｑ１５，Ｑ１６ 半導体スイッチング素子
９２，９４ 絶縁トランス（第１のトランス、第２のトランス）
９３，９５ コンデンサ（第１のコンデンサ、第２のコンデンサ）
２０１，２０３ 電圧調整回路（第１、第２の基準電圧調整回路）
２０２，２０４ 電圧調整回路（第１、第２の判定電圧調整回路）

Claims (7)

1. 半導体スイッチング素子と、該半導体スイッチング素子のオン、オフを駆動制御する半導体駆動装置とを備えた電力変換装置であって、
   前記半導体駆動装置が、
   前記半導体スイッチング素子のオン駆動を指令する期間中、該オン駆動を指令する、パルス間にすき間を有する連続パルスの電圧信号を生成すべく、前記連続パルスの立上りエッジに対応して所定幅のパルス電圧を出力する第１のパルス発生回路と、前記連続パルスの立下りエッジに対応して所定幅のパルス電圧を出力する第２のパルス発生回路とを具備する指令信号駆動部と、
   前記指令信号駆動部で生成される連続パルスの電圧信号をトランスにより伝送する絶縁通信部と、
   前記絶縁通信部を介して伝送される連続パルスの電圧信号に基づいて、前記連続パルスを構成するパルス間のすき間を埋めるように前記半導体スイッチング素子をオン駆動する駆動電圧を生成して出力する出力部と、
   を備え、
   前記第１のパルス発生回路から出力されるパルス電圧が前記絶縁通信部のトランスの一方の入力端子に印加され、前記第２のパルス発生回路から出力されるパルス電圧が前記絶縁通信部のトランスの他方の入力端子に印加されることを特徴とする電力変換装置。
2. 前記出力部は、前記絶縁通信部のトランスの一方の出力端子と他方の出力端子との間に発生する端子間電圧を入力して連続パルス電圧を出力する判定部を備え、該出力される連続パルス電圧のエッジをトリガにして前記指令信号駆動部で生成される連続パルスの周期の１／２より長い所定幅のパルスに応じて駆動電圧を出力することを特徴とする請求項１に記載の電力変換装置。
3. 前記判定部は、
   前記絶縁通信部のトランスの一方の出力端子に接続され、基準レベルの電圧を調整する第１の基準電圧調整回路と、判定レベルの電圧を調整する第１の判定電圧調整回路とを備えるとともに、
   前記絶縁通信部のトランスの他方の出力端子に接続され、基準レベルの電圧を調整する第２の基準電圧調整回路と、判定レベルの電圧を調整する第２の判定電圧調整回路とを備えることを特徴とする請求項２に記載の電力変換装置。
4. 前記第１の基準電圧調整回路と前記第２の判定電圧調整回路とに同一電圧が入力された場合に、前記第１の基準電圧調整回路から出力される基準電圧よりも前記第２の判定電圧調整回路から出力される判定電圧が低くなるように電圧調整され、
   前記第２の基準電圧調整回路と前記第１の判定電圧調整回路とに同一電圧が入力された場合に、前記第２の基準電圧調整回路から出力される基準電圧よりも前記第１の判定電圧調整回路から出力される判定電圧が低くなるように電圧調整されていることを特徴とする請求項３に記載の電力変換装置。
5. 前記出力部は、前記絶縁通信部で伝送される連続パルスの電圧信号を全波整流する全波整流回路を備えることを特徴とする請求項１に記載の電力変換装置。
6. 前記絶縁通信部は、直列に接続される第１のトランスと第２のトランスとを備え、該第１のトランスと該第２のトランスの接続点に第１のコンデンサと第２のコンデンサが接続され、該第１のコンデンサの他端が前記指令信号駆動部側に接地され、該第２のコンデンサの他端が前記出力部側に接地されて構成されることを特徴とする請求項１に記載の電力変換装置。
7. 前記半導体駆動装置が、
   前記半導体スイッチング素子のオン状態を検知して前記指令信号駆動部で生成される連続パルスとは異なる第２の連続パルスの電圧信号を生成し、該第２の連続パルスの電圧信号を前記絶縁通信部のトランスに印加する状態信号駆動部と、
   前記絶縁通信部で伝送される前記第２の連続パルスの電圧信号に基づいて、前記第２の連続パルスを構成するパルス間のすき間を埋めるように前記半導体スイッチング素子のオン状態の検知信号を生成して出力する状態出力部と、
   をさらに備えることを特徴とする請求項１に記載の電力変換装置。

Images