JP5416673B2

JP5416673B2 - 信号伝送回路、スイッチング素子駆動回路及び電力変換装置

Info

Publication number: JP5416673B2
Application number: JP2010220470A
Authority: JP
Inventors: 正剛行武; 順一坂野
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2010-09-30
Filing date: 2010-09-30
Publication date: 2014-02-12
Anticipated expiration: 2030-09-30
Also published as: JP2012080156A

Description

本発明は、信号伝送回路及びこの信号伝送回路を使用した、電力変換装置に用いられる絶縁伝送回路、半導体スイッチング素子の駆動回路及びインバータ装置などからなる電力変換装置に関する。

インバータなどの電力変換装置において、負荷を駆動するための電力用スイッチング素子は、主電源端子間に直列に接続されている。
図８に一例を示す。
低い側の電力用スイッチング素子Ｓ１（以下、下アームスイッチング素子と称する。）と、高い側の電力用スイッチング素子Ｓ２（以下、上アームスイッチング素子と称する）は、それぞれ下アームスイッチング素子の入力信号、及び上アームスイッチング素子の入力信号により駆動されるドライバ１０５、１０６によりオンオフされるもので、これらのスイッチング素子の中点１０７に負荷１０８が接続されている。

このような装置においては、上下アームのオン／オフの状態により、下アームスイッチング素子Ｓ１の基準電位は基本的には変動しないが、上アームスイッチング素子Ｓ２の基準電位は変動し、電位的に浮動の状態になってしまう。
このような装置においては、負荷１０８に、非常に高電圧のＨＶが印加されているため、下アームスイッチング素子１及び上アームスイッチング素子２の基準電位は、電位的に浮動の状態にし、鉄道車両に搭載された場合等において高電圧の感電等を確実に防止する必要がある。
そこで、基準電位が浮動電位となる上アームスイッチング素子Ｓ２を駆動するための入力信号は、いずれかの箇所で電気的に絶縁する必要がある。すなわち、基準電位が浮動電位となる下アームスイッチング素子Ｓ１及び上アームスイッチング素子Ｓ２を駆動するための入力信号は、いずれかの箇所で電気的に絶縁する必要がある。
このように、高耐圧の絶縁が要求される鉄道車両等においては、下記特許文献１にみられるように、パルストランスやフォトカプラなどの絶縁素子が用いられていた。
なお、この文献に示されているように、従来のスイッチング素子駆動のための絶縁手段は、１アーム当たり１チャネルで構成されている。

また、こうしたインバータなどの電力変換装置においては、各スイッチング素子への制御信号を伝送する伝送回路など信号系のエラーにより上下アームスイッチング素子Ｓ１、Ｓ２の同時オンを防ぐ必要があり、上下アームスイッチング素子Ｓ１、Ｓ２の駆動指令信号が、送信側や伝送回路などの異常やノイズの影響を受けることなく、相補的なものか否か、常時正確に安否を確認する必要がある。

なお、下記特許文献２には、データ信号とクロック信号の多重化を目的に、データ信号とクロック信号の排他的論理和を採った信号を差動化して送信し、受信側では、差動受信した差動出力の排他的論理和を採ってクロック信号とデータ信号を分離することが示されている。

特開２００８−２７０５４８号公報特開２００９−１８６５０２号公報

ところで、近年では、上述した入力信号の絶縁に磁気結合や容量結合を用いたアイソレータＩＣなどが製品化され、鉄道車両向けや風力発電向けの電力変換装置への適用が進められている。磁気結合や容量結合を用いたアイソレータＩＣでは、絶縁の１次側と２次側との間に寄生容量が存在するために、スイッチング時の基準電位の変動、いわゆるｄＶ／ｄｔに起因する誤動作が問題となってくる。磁気結合や容量結合を用いたアイソレータＩＣではｄＶ／ｄｔ耐量が数１０ｋＶ／μｓ程度しかないため、例えば、１００ｋＶ／μｓを超えるような高いｄＶ／ｄｔ耐量を要求される分野では利用できない。

しかし、従来は、上記特許文献１にみられるように、１アーム当たり１チャネルの絶縁手段を用いていたが、上述の磁気結合や容量結合を用いたアイソレータＩＣを採用すれば、ワンパッケージ内に複数のチャネルを搭載することが非常に容易に実現することができる。
そこで、本発明では、上述のようなアイソレータＩＣなどを活用することにより、例えば、駆動制御信号の２チャンネル化が大きなコストアップを招くことなく実現できることに着目し、例えば駆動制御信号のような１つの送信号に対し２チャンネルを用いて、駆動信号を正論理と負論理の相補信号で伝送し、受信側で、正論理と負論理の排他的論理和を採ることで、受信信号に異常が無いか、また、ノイズ混入など、送信側動作状態の安否を随時に確認することができるとともに、スイッチング時の基準電位の変動による誤動作ついても確実に防止することを目的とする。

本発明では、上記の課題を解決するため、受信した正論理と負論理が相補信号であれば、駆動制御信号が正常に受信されたものとして、スイッチング素子をオン状態に制御し、また、相補信号ではなく双方が同レベルの信号であれば、何らかの異常があると判断して、スイッチング素子への制御信号を遮断する。より具体的には、本発明の信号伝送回路は次のように構成される。
（１）送信信号に基づいて、正論理と負論理の相補信号を出力する相補信号発生回路と、前記相補信号をそれぞれ独立したチャンネルで伝送する相補信号伝送路と、前記相補信号伝送路の信号を受信して、両者の排他的論理和に基づいて、両者が相補信号であるか否かを判定する相補信号判定回路と、前記相補信号判定回路の出力信号と前記送信信号との論理積を受信信号とする信号伝送回路であって、前記相補信号発生回路の出力段に、前記相補信号の双方とイネーブル信号との論理積を出力する論理積回路を設け、ディセーブル時には前記相補信号駆動回路双方の出力が同一レベルの信号を出力する。

（２）上記の信号伝送回路において、送信信号に基づいて、差動信号伝送線路に差動信号を出力する差動信号出力回路と、前記差動信号伝送線からの差動信号を、それぞれ正負逆転して入力されるとともに、入力電位差が所定以上の場合動作する一対の比較回路と、前記一対の比較回路の出力信号の排他的論理和を出力する排他的論理和回路と、前記一対の比較回路のいずれかの信号と前記排他的論理和回路の出力の論理積を受信信号とする。

（３）上記の信号伝送回路において、前記排他的論理和回路の後段に、グリッジをマスクするための時定数を備えたローパスフィルタを設け、該ローパスフィルタの出力信号と前記一対の比較回路のいずれかの信号との論理積を受信信号とする。

また、本発明の駆動回路は次のように構成される。
（４）駆動制御信号の入力側と駆動制御信号の出力側がアイソレータＩＣにより絶縁されている駆動回路において、前記送信信号として駆動制御信号が前記アイソレータＩＣに到るまでの信号伝送回路に、上記（１）または（２）の信号伝送回路を用いた。

さらに本発明の電力変換装置は、次のように構成される。
（５）主電源端子間に直列に接続された下アームスイッチング素子及び上アームスイッチング素子と、前記下アームスイッチング素子及び上アームスイッチング素子のそれぞれをオン／オフを制御する駆動回路基板と、該駆動回路基板に駆動制御信号を伝送する上位論理制御部を有する電力変換装置において、前記上位論理制御部から前記駆動回路基板に入力した下アームスイッチング素子駆動用信号と、上アームスイッチング素子駆動用信号との排他的論理和に基づいて、前記下アームスイッチング素子駆動用信号と前記上アームスイッチング素子駆動用信号との関係が相補信号であるか否かを判定する排他的論理和回路を有し、前記排他的論理和回路の出力と前記下アームスイッチング素子駆動用信号あるいは上アームスイッチング素子との論理積により、前記下アームスイッチング素子あるいは上アームスイッチング素子のそれぞれをオンに制御するようにした。

（６）また上記の電力変換装置において、前記下アームスイッチング素子及び上アームスイッチング素子の対が複数あり、それぞれの対について、各アームスイッチング素子のオン／オフを制御する駆動回路基板と該駆動回路基板に駆動制御信号を伝送する前記上位論理制御部との間にインターフェース基板を設け、前記上位論理制御部から各対の下アームスイッチング素子及び上アームスイッチング素子を制御する複数の駆動制御信号を、パラレル信号からシリアル信号へ変換するパラレル／シリアル変換手段を介して前記インターフェース基板に伝送するとともに、シリアル信号からパラレル信号へ変換するシリアル／パラレル変換手段を備えたインターフェース基板により、各対のスイッチング素子を制御する駆動制御信号に分割し、前記駆動基板回路に伝送するようにした。

本発明の信号伝送回路によれば、正論理と負論理の相補信号を独立したチャンネルで伝送する相補信号伝送路を設け、受信側で両者の排他的論理和に基づいて送信側が正常であるか、あるいは伝送路にノイズが混入したことなどを確実に検出することができ、さらに、スイッチング時の基準電位の変動による誤動作ついても確実に防止できる。

また、本発明の駆動回路によれば、アイソレータＩＣに到るまでの信号伝送回路に上述の異常が生じた場合、これを確実に検出して誤動作を防止することができ、しかも、下アームスイッチング素子駆動用信号と、上アームスイッチング素子駆動用信号が同時にオンとなるような異常を確実に防止することができる。

本発明の実施例１の信号伝送回路の構成図である。図１の信号伝送回路の動作波形のイメージ図である。本発明の実施例２の信号伝送回路の構成図である。本発明の実施例３の同時オン防止機能のゲート駆動回路の概念図である。本発明の実施例４の絶縁手段を対で設けた信号伝送回路の構成図である従来の３相インバータ駆動回路のブロック図である。本発明の実施例５に示す３相インバータ駆動回路のブロック図である。従来の電力変換器の構成図である。

以下、本発明の実施の形態について図面を使用して詳細に説明する。

［実施例１］
図１に本発明の第１の実施例である信号伝送回路を示す。信号Ａは送信信号で、反転回路１〜４により構成される相補信号発生回路１１により、正論理信号Ｃと負論理信号Ｄとからなる相補信号を生成する。２０は伝送線路であり、コモンモードノイズの影響を受け難くするためにツイストすることが望ましい。
受信側では、反転回路５、６でそれぞれ正論理と負論理を受信して反転信号を出力する。１０は相補信号か否かを判定する相補信号判定回路で、例えば、排他的論理和回路により構成できる。
すなわち、相補信号判定回路１０は、反転回路５、６を介して、正論理出力と負論理出力とを入力し、これらが相補信号か否かを判定し、相補信号ならば“Ｈｉ”を同相信号ならば“Ｌｏ”を出力する。この信号は送信側が正常に動作しているか、若しくは、伝送路や受信回路に不具合が無いかを判断する安否信号として活用できる。

ところで、送信信号の遷移時には正論理と負論理とが同一の信号を出力する期間が存在する。
このような遷移時のわずかなグリッジをマスクするための所望の時定数を持ったＬＰＦ（ローパスフィルタ）を出力段に設けると信号遷移時のグリッジをマスクできる。これにより正論理出力と相補信号判定回路出力との論理積をとることで正常に伝送された信号を再生でき信頼性を確保することができる。
なお、送信側のディセーブルや、伝送線路に異常がある場合は、相補信号判定回路の出力は“Ｌｏ”レベルとなり、信号伝送が正常でないと判断できる。この場合は、制御対象がフェールセーフに動作するように制御する。

図２に、図１の信号伝送回路におけるＡ点〜Ｇの実施例１における信号変化（ＨｉからＬｏあるいはＬｏからＨｉ）を時系列で表した。
Ａ点は、例えば、インバータ等の電力変換装置を制御するための制御信号として、図２Ａに示されるような信号が入力されており、Ｂ点には、反転回路１によりＡを反転させた信号が入力される。同様に、Ｃ点には反転回路３により再度反転され、結局Ａ点と同じ位相の信号が出力される。

一方Ｄ点には、反転回路１、２、４を介することにより、Ａ点に対し反転した位相の信号が出力される。Ｃ点、Ｄ点の信号は、ツイストされた伝送線路２０をそれぞれ反転回路５、６に入力される。
ここで、伝送線路２０に異常がない場合は、例えば、反転回路５及び６の排他的論理和を出力する相補信号判定回路１０の出力は、図２Ｅに示されるように、Ｃ点の信号及びＤ点の信号が、同時にＨｉまたはＬｏになった瞬間のみＬｏとなるが、ＬＰＦにより、この瞬時のＬｏは、除外されるので、反転回路５及び７を介したＦ点の信号との論理積が、ＡＮＤ回路８から出力される。ＡＮＤ回路８からの出力は、結局Ａ点の信号と同位相のものとなり、電力変換装置等の制御信号として使用される。

ところが、例えば、伝送線路２０のいずれかの箇所で、ノイズが取り込まれ、本来Ｌｏを継続すべき期間に所定期間以上のＨｉが出力され、反転位相にあるべきＣ点とＤ点の出力が、所定期間以上ともにＨｉになり、相補信号判定回路１０が出力する排他的論理和が所定期間以上Ｌｏになってしまう。
また、送信側に異常が発生したり、ツイストされた伝送線路２０のいずれかの線路に断線等が生じた場合、Ｌｏ出力を所定期間以上継続するため、その間、他の伝送線路２０がＬｏとなったとき、同様に、相補信号判定回路１０が出力する排他的論理和が所定期間以上Ｌｏになる。
そうなると、Ｅ点のＬＰＦの出力がＬｏに、ＡＮＤ回路８の出力がＬｏとなり、電力変換装置等の制御信号がＬｏとなり、遮断される。

［実施例２］
図３に本発明の第２の実施例である信号伝送回路を示す。信号Ａは送信信号で、差動信号出力回路３１により、差動信号伝送線路２０ｄに差動信号を出力する。受信側には、所定レベル以上の入力電位差があったときのみ動作するよう、入力にオフセットを設けた差動受信回路３２ａ及び３２ｂを対で設けて受信する。
対の差動受信回路３２ａは正論理を出力し、３２ｂは負論理を出力し、それぞれの入力端子は、差動信号伝送線路２０ｄの一方の伝送線路と他方の伝送回路を、＋入力端子、−入力端子を逆転して、いわゆる、たすき掛けで接続されている。

１０は前記対の差動受信回路３２ａ、３２ｂの出力が相補信号か否かを判定する相補信号判定回路で、実施例１と同様に、送信側が正常に動作しているか、若しくは、伝送路や受信回路に不具合が無いかを判断する安否信号として活用できる。
なお、この実施例においても、送信信号の遷移時には正論理と負論理とが同一の信号を出力する期間が存在する。そこで、このような遷移時のわずかなグリッジをマスクするための所望の時定数を持ったＬＰＦ（ローパスフィルタ）を出力段に設けると信号遷移時のグリッジをマスクできる。これにより正論理出力と相補信号判定回路出力との論理積を採ることで正常に伝送された信号を再生でき信頼性を確保することができる。

［実施例３］
図４に本発明の第３の実施例である信号伝送回路を示す。この実施例は、上下アームの駆動制御信号の排他的論理和を用いて、駆動基板側で上下アームの同時オンを防止する機能に関するものである。A_Uは上アーム駆動指令信号、A_Lは下アーム駆動指令信号、５１ａ、５１ｂは伝送線路２０を介して駆動回路部に信号を送信するための駆動回路である。
上下アームの駆動指令信号が駆動基板側で相補信号であるか否かを排他的論理和回路５０で判定する。

この排他的論理和回路５０は駆動指令の切り替わり時には“Ｌｏ”レベルが出力されるが、後段のパルスストレッチ回路５４により、所望のデッドタイムになるように“Ｌｏ”パルスの幅を伸長するＡＮＤ回路５３ａ、５３ｂにより、各アームの駆動指令信号との論理積を採って各アームの駆動制御信号G_U、G_Lを生成する。
本実施例により、信号伝送中のノイズ等の原因で上下アーム駆動切り替え時のデッドタイムが短くなっても、駆動回路基板側で所望の時間以上のデッドタイムを確保することが可能になる。

［実施例４］
図５に本発明の第４の実施例である絶縁信号伝送回路を示す。この実施例は、実施例１をベースにしており、相違点のみを説明する。
相補信号発生回路１１は、その出力段にＡＮＤ回路４１、４２を設けており、イネーブル信号（ＥＮ）により出力を制御し、ディセーブル時は双方を“Ｌｏ”に制御する。
この実施例の伝送線路２０の代わりにデジタル信号の絶縁手段であるデジタルアイソレータ６１、６２を設けて、絶縁をとる。相補信号判定回路１０により、受信した相補信号が正常か否かを判断し、異常であればＡＮＤ回路８により出力Ｇを“Ｌｏ”に制御する。
本発明によりデジタルアイソレータ部のコモンモードノイズによる誤動作に伴う誤オン（誤ってオンに制御する）を防止することができる。

［実施例５］
図６に従来の３相インバータのゲート駆動のトポロジーを示す。上位論理制御部７０と３相（Ｕ、Ｖ、Ｗ）の上下各アームの駆動指令信号は、光ファイバによる伝送路２０で各アームのゲートドライバ（７１ａ〜７１ｆ）に接続されている。図７に本発明の３相インバータのゲート駆動のトポロジーを示す。上位論理制御部７６と各アームのゲートドライバ（７２ａ〜７２ｆ）との間にはインターフェース基板７５を設ける。上位論理制御部７６からの各アームの駆動指令信号はパラレル／シリアル変換回路７３によりシリアル信号に変換され、インターフェース基板７５のシリアル／パラレル変換回路７４に伝送線路２２を介して伝送される。シリアル／パラレル変換回路７４によりパラレル信号変換された各アームの駆動指令信号をインターフェース基板７５から各アームのゲートドライバ（７２ａ〜７２ｆ）に絶縁伝送路２３を介して伝送する。
本実施例の伝送路２２には実施例１に示した信号伝送回路を用いることで信号伝送の信頼性を向上することができる。また、前記絶縁伝送路には実施例４に示した絶縁伝送手段を用いることで信号伝送の信頼性を向上することができる。

以上説明したように、本発明によれば、正論理と負論理の相補信号を独立したチャンネルで伝送する相補信号伝送路を設け、受信側で両者の排他的論理和に基づいて送信側が正常であるか、あるいは伝送路にノイズが混入したことなどを確実に検出することができるので、例えば、アイソレータＩＣ等を利用すれば、大幅なコストアップを招くことなく、電力変換装置等様々な分野において、信号伝送の信頼性を抜本的に高める手段として広く利用されることが期待できる。

１〜７：反転回路（ＮＯＴ回路）
８、４１、４２：論理積回路
１０：排他的論理和回路
３１：差動駆動回路
３２：オフセット付差動受信回路
６１、６２：アイソレータ
７０、７６：上位論理制御部
７１、７２：ドライバ
７５：インターフェース回路
７３、７４：シリアル／パラレル変換回路。

Claims

送信信号に基づいて正論理と負論理の相補信号を出力する相補信号発生回路と、
前記相補信号をそれぞれ独立したチャンネルで伝送する相補信号伝送路と、
前記相補信号伝送路の信号を受信して、両者の排他的論理和に基づいて、両者が相補信号であるか否かを判定する相補信号判定回路と、
前記相補信号判定回路の出力信号と前記送信信号との論理積を受信信号とする信号伝送回路であって、
前記相補信号発生回路の出力段に、前記相補信号の双方とイネーブル信号との論理積を出力する論理積回路を設け、ディセーブル時には前記相補信号駆動回路双方の出力が同一レベルの信号を出力することを特徴とする信号伝送回路。
送信信号に基づいて、差動信号伝送線路に差動信号を出力する差動信号出力回路と、
前記差動信号伝送線路からの差動信号を、それぞれ正負逆転して入力されるとともに、入力電位差が所定以上の場合動作する一対の比較回路と、
前記一対の比較回路の出力信号の排他的論理和を出力する排他的論理和回路と、
前記一対の比較回路のいずれかの信号と前記排他的論理和回路の出力の論理積を受信信号とする信号伝送回路。
前記排他的論理和回路の後段に、グリッジをマスクするための時定数を備えたローパスフィルタを設け、該ローパスフィルタの出力信号と前記一対の比較回路のいずれかの信号との論理積を受信信号とすることを特徴とする請求項２に記載の信号伝送回路。
駆動制御信号の入力側と該駆動制御信号の出力側がアイソレータＩＣにより絶縁されている駆動回路において、
前記送信信号として前記駆動制御信号が前記アイソレータＩＣに到るまでの信号伝送回路に、請求項１または２に記載の信号伝送回路を用いたことを特徴とする駆動回路。
主電源端子間に直列に接続された下アームスイッチング素子及び上アームスイッチング素子と、前記下アームスイッチング素子及び上アームスイッチング素子のそれぞれをオン／オフを制御する駆動回路基板と、該駆動回路基板に駆動制御信号を伝送する上位論理制御部を有する電力変換装置において、
前記上位論理制御部から前記駆動回路基板に入力した下アームスイッチング素子駆動用信号と、上アームスイッチング素子駆動用信号との排他的論理和に基づいて、前記下アームスイッチング素子駆動用信号と前記上アームスイッチング素子駆動用信号との関係が相補信号であるか否かを判定する排他的論理和回路を有し、前記排他的論理和回路の出力と前記下アームスイッチング素子駆動用信号あるいは上アームスイッチング素子との論理積により、前記下アームスイッチング素子あるいは上アームスイッチング素子のそれぞれをオンに制御することを特徴とする電力変換装置。
請求項５記載の電力変換装置において、
前記下アームスイッチング素子及び上アームスイッチング素子の対が複数あり、それぞれの対について、各アームスイッチング素子のオン／オフを制御する駆動回路基板と該駆動回路基板に駆動制御信号を伝送する前記上位論理制御部との間にインターフェース基板を設け、前記上位論理制御部から各対の下アームスイッチング素子及び上アームスイッチング素子を制御する複数の駆動制御信号を、パラレル信号からシリアル信号へ変換するパラレル／シリアル変換手段を介して前記インターフェース基板に伝送するとともに、シリアル信号からパラレル信号へ変換するシリアル／パラレル変換手段を備えたインターフェース基板により、各対のスイッチング素子を制御する駆動制御信号に分割し、前記駆動基板回路に伝送することを特徴とする電力変換装置。