JPH0715219Y2 - 差動ディジタル伝送路の断線検出回路 - Google Patents

Description

【考案の詳細な説明】 ［産業上の利用分野］ 本考案は差動ディジタル伝送路に関し、特にその断線検
出回路に関する。

［従来の技術］ 第３図は差動ディジタル伝送路の断線検出回路の従来例
の回路図である。

この差動ディジタル伝送路においては、ラインドライバ
３とラインレシーバ４の間を、ターミネータ抵抗６を通
じて常時、電流が流れており、かつ正および負方向のパ
ルス信号Q,該が組合わせられて同時に伝送され、これ
らの両信号線の出力を排他的論理和回路21に差動入力と
して入力させることによりその出力が常時Ｈレベルに保
持されるので、この出力を監視してＬレベルに反転した
ことを検出することにより伝送路の断線等の異常を知る
ことができる。

また、特開昭60-84050号に開示されている回線断検出回
路は、本願と同様に差動式ディジタル伝送路における回
線の断線検出を目的としているが、データ受信用として
はフォトカプラーを用い、断線検出用としてはデータ受
信用フォトカプラーの入力側に自身の入力側を逆並列接
続されたフォトカプラーと両フォトカプラーの出力を２
入力とするオアー回路とを用いており、回線断線時にオ
アー回路の出力が“H"レベルより“L"レベルに反転する
ことを利用して回線の断線あるいは伝送路の電源停止な
どの事故を検出している。

［考案が解決しようとする課題］ 上述した第３図に示す従来例の回路では、第４図に示す
ように正、負方向のパルス信号の立上り、立下がり時間
差のため短時間の誤信号すなわちグリッチが発生するお
それがあるため、その排他的論理和回路21の出力側に、
第５図（ａ）に示す積分回路を挿入して誤信号を吸収す
るか、または第５図（ｂ）に示す８ビットシフトレジス
タ41および８ビット入力オア（負論理）42よりなる回路
を接続して８クロック間の出力変化を監視する必要があ
り、いずれも回路部品の点数が多くなるという欠点があ
る。

また、特開昭60-84050号に開示された回路では差動伝送
路のラインレシーバの代りに高速動作可能なフォトカプ
ラーを用いており、この高速フォトカプラーは高価格で
あり、また第３図の従来例と同様の理由により、第５図
（ａ）または第５図（６）に示す回路を接続しなければ
ならず、回路部品の点数が多くなるという欠点がある。

本考案の目的は、僅少で安価な汎用部品を用いて容易に
伝送路の断線を検出できる断線検出回路を提供すること
である。

［課題を解決するための手段］ 本考案の差動ディジタル伝送路の断線検出回路は、伝送
路の回線それぞれにラインレシーバ側のターミネータ抵
抗とともに接続され、ターミネータ抵抗を常時流れる電
流を入力電流とするAC対応低速のフォトカプラーと、伝
送路が１回線のときはそのフォトカプラーの出力信号を
監視し、また、伝送路が２回線以上のときはすべての出
力側を直列接続されたフォトカプラーの出力信号を監視
して、入力電流の消失により出力信号の論理レベルが反
転したことを検出したとき外部に通報する検出手段とを
有している。

［作用］ したがって、伝送路を構成する少なくとも１回線が断線
した場合に、上述したフォトカプラーの出力信号が反転
するため、この出力信号を常時監視することにより容易
に回線の断線あるいは伝送路の電源停止を検出する。

本考案はフォトカプラーの低速特性を利用して、差動信
号が入力している限り、グリッチにかかわらずフォトカ
プラーを反転させないようにしているので、従来例のよ
うな補償用の回路を追加する必要がない。

［実施例］ 次に、本考案の実施例を図面を参照して説明する。

第１図は本考案の差動ディジタル伝送路の断線検出回路
の一実施例の回路図である。

差動ディジタル伝送路は、２本のラインを１組の回線と
して少なくとも１組の回線を有しており、各回線の２本
のラインにはそれぞれ正、負の両方向のパルスが組合わ
せられて伝送される。

本実施例の伝送路の回線１はラインドライバ３とライン
レシーバ４との間で正負のパルス信号を伝送し、AC対応
低速のフォトカプラー５（TLP620−２）の有する１組の
入力端子が回線１の一つのラインに、ラインレシーバ４
のターミネータ抵抗６に近接して直列に接続されてい
る。同様に、回線２についても、ラインドライバ７とラ
インレシーバ８との間の一つのラインにフォトカプラー
５の他の１組の入力端子がラインレシーバ８のターミネ
ータ抵抗９に近接して直列に接続されている。これらの
回線はいずれもラインレシーバ4,8と同一プリント基板
上に形成されている。

回線１および回線２のターミネータ抵抗6,9には、それ
ぞれ常時、どちらかの方向に電流が流れており、したが
ってフォトカプラー５は常にオン状態となる。いまの場
合、フォトカプラー５の回線１および２に対応する出力
側は直列に接続されて電源側の抵抗10と接地間に挿入さ
れているため、出力信号ａはＬレベルを保つ。この状況
は、パルス信号が流れても変化しない。もしいずれかの
ラインが切断されたとき、または停電のときは、フォト
カプラー５は直ちにオフとなり、その出力信号ａはＨレ
ベルに反転するため、この信号ａを常時監視してＨレベ
ルになることを検出し、公知の方法により外部に通知す
ることにより、容易に伝送路の異常を検出することがで
きる。

本実施例のフォトカプラー５の特性は低速であるため、
信号の正負のパルス間にグリッチが発生してもフォトカ
プラー５は応動せず、誤動作は防止される。

第２図は本考案の他の実施例の回路図である。

本実施例においては、フォトカプラー５の２組の入力側
は、それぞれ個別に直列接続されたターミネータ抵抗1
1,12とともに、回線1,2のラインレシーバ4,8と並列にそ
れぞれ接続されている。この回路は第１図の実施例と同
様にラインレシーバ4,8と同一のプリント基板上に形成
されていて、入力回線の断線または停電を同様の作用で
検出することができる。なお、本実施例においては、常
時ターミネータ抵抗11,12を環流する電流によるフォト
カプラー５の入力側の電圧降下によるラインレシーバ4,
8の入力電圧への影響を解消することができる。本実施
例においてもグリッチ対策を必要としない。

上述した実施例では２回線構成の差動ディジタル伝送路
について説明したが、伝送路が１回線のみの場合、ある
いは３回線以上の場合でも、本考案の適用は可能であ
る。

［考案の効果］ 以上説明したように本考案は、１回線または２回線以上
の差動ディジタル伝送路の各回線に、それぞれAC対応低
速のフォトカプラーの入力側を接続して、ターミネータ
抵抗を常時流れる電流によりフォトカプラーをオンとし
てその出力信号のレベルを監視し、出力信号のレベル反
転を検出することにより、伝送路が１回線の場合でも、
２回線以上の場合でも、回線に発生した断線または伝送
路の電源停電を僅少で安価な部品点数を用いて容易に検
出する断線検出回路を提供できる効果がある。

【図面の簡単な説明】

第１図は本考案の差動ディジタル伝送路の断線検出回路
の一実施例の回路図、第２図は同伝送路の断線検出回路
の他の実施例の回路図、第３図は差動ディジタル伝送路
の断線検出回路の従来例の回路図、第４図は第３図の従
来例における誤信号の発生を説明するタイミング図、第
５図（ａ），（ｂ）は、それぞれ、従来例に用いられる
誤信号発生防止のための積分回路とシフトレジスタ回路
の回路図である。 1,2……回線 3,7……ラインドライバ 4,8……ラインレシーバ ５……フォトカプラー 6,9,11,12……ターミネータ抵抗 10……電源側抵抗 ａ……出力信号 Q,……正、負のパルス信号

Claims (3)

【実用新案登録請求の範囲】
1. 【請求項１】少なくとも１回線よりなり、回線ごとにラ
   インドライバよりラインレシーバに信号を伝送する差動
   ディジタル伝送路の断線検出回路であって、 前記伝送路の回線それぞれにラインレシーバ側のターミ
   ネータ抵抗とともに接続され、ターミネータ抵抗を常時
   流れる電流を入力電流とするAC対応低速のフォトカプラ
   ーと、 前記伝送路が１回線のときは前記フォトカプラーの出力
   信号を監視し、また、前記伝送路が２回線以上のときは
   すべての出力側を直列接続された前記フォトカプラーの
   出力信号を監視して、前記入力電流の消失により出力信
   号の論理レベルが反転したことを検出したとき外部に通
   報する検出手段と、 を有する差動ディジタル伝送路の断線検出回路。
2. 【請求項２】前記AC対応低速のフォトカプラーは、個別
   に回線のいずれか一方の線に入力側を直列接続されてい
   る実用新案登録請求の範囲第１項に記載の差動ディジタ
   ル伝送路の断線検出回路。
3. 【請求項３】前記AC対応低速のフォトカプラーは、その
   入力側に直列接続された前記ターミネータ抵抗とともに
   個別に、ラインレシーバに対して回線の両線間に並列接
   続されている実用新案登録請求の範囲第１項に記載の差
   動ディジタル伝送路の断線検出回路。