JPH03222552A - 平衡伝送インターフェイスの障害検出回路 - Google Patents
平衡伝送インターフェイスの障害検出回路Info
- Publication number
- JPH03222552A JPH03222552A JP1862990A JP1862990A JPH03222552A JP H03222552 A JPH03222552 A JP H03222552A JP 1862990 A JP1862990 A JP 1862990A JP 1862990 A JP1862990 A JP 1862990A JP H03222552 A JPH03222552 A JP H03222552A
- Authority
- JP
- Japan
- Prior art keywords
- line
- voltage
- signal
- differential amplifier
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 24
- 230000005540 biological transmission Effects 0.000 title claims abstract description 18
- 230000008054 signal transmission Effects 0.000 claims abstract description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000005856 abnormality Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概要]
平衡伝送インターフェイスの障害検出回路に関し、
平衡伝送路を構成する2木の信号伝送線が接地したこと
を確実に検出することを目的とし、ドライバからX線、
Y線の2本の信号伝送線を用いて異極性の電位差により
信号をレシーバ側に伝送する平衡伝送インターフェイス
において、Y線側の駆動電圧■6よりも小さい電圧vA
1を基準電圧とし、Y線の電位とこの基準電圧VAIと
を比較する差動増幅器と、X線側の駆動電圧V。よりも
小さい電圧VBIを基準電圧とし、Y線の電位とこの基
準電圧v11!1とを比較する差動増幅器と、これら差
動増幅器の出力を受けるEXORゲートより構成される
。
を確実に検出することを目的とし、ドライバからX線、
Y線の2本の信号伝送線を用いて異極性の電位差により
信号をレシーバ側に伝送する平衡伝送インターフェイス
において、Y線側の駆動電圧■6よりも小さい電圧vA
1を基準電圧とし、Y線の電位とこの基準電圧VAIと
を比較する差動増幅器と、X線側の駆動電圧V。よりも
小さい電圧VBIを基準電圧とし、Y線の電位とこの基
準電圧v11!1とを比較する差動増幅器と、これら差
動増幅器の出力を受けるEXORゲートより構成される
。
[産業上の利用分野]
本発明は平衡伝送インターフェイスの障害検出回路に関
する。
する。
[従来の技術]
情報を伝送するのに、異極性の電位差により駆動する平
衡伝送インターフェイス方式が用いられる。この方式は
、第4図に示すように、入力した信号をドライバ1でX
線、Y線の2本の信号伝送線にそれぞれ異極性の信号と
して乗せてレシーバ2に渡すものである。例えば、信号
“1”を伝送するにはX線では正極性のデータを、Y線
では負極性のデータを同時に伝送する。レシーバ2側に
は検出抵抗Rが接続されており、この検出抵抗Rに発生
する電圧の極性により“1”と“0”を判別するように
なっている。
衡伝送インターフェイス方式が用いられる。この方式は
、第4図に示すように、入力した信号をドライバ1でX
線、Y線の2本の信号伝送線にそれぞれ異極性の信号と
して乗せてレシーバ2に渡すものである。例えば、信号
“1”を伝送するにはX線では正極性のデータを、Y線
では負極性のデータを同時に伝送する。レシーバ2側に
は検出抵抗Rが接続されており、この検出抵抗Rに発生
する電圧の極性により“1”と“0”を判別するように
なっている。
例えば、“1゛の場合には検出抵抗Rには図の実線の矢
印の向きに電流が流れ、“0”の場合には図の破線の矢
印の向きに電流が流れる。この平衡伝送方式は、ノイズ
等に強く、安定した信号伝送が可能になることから、よ
く用いられている。
印の向きに電流が流れ、“0”の場合には図の破線の矢
印の向きに電流が流れる。この平衡伝送方式は、ノイズ
等に強く、安定した信号伝送が可能になることから、よ
く用いられている。
第5図はデータ“0”を伝送する時の正常時の等化回路
図である。送信側Y線の駆動電圧が正のvASX線の駆
動電圧が負のVBである。当然ながら、電流は高い電位
から低い電位に向かって流れる(図の矢印)。この時の
流れる電流値は、抵抗Rの値としてRをそのまま用いる
と、(V^+VB)/Rて表される。この時検出抵抗R
に発生する電圧から、レシーバ側では“0”と判定する
。
図である。送信側Y線の駆動電圧が正のvASX線の駆
動電圧が負のVBである。当然ながら、電流は高い電位
から低い電位に向かって流れる(図の矢印)。この時の
流れる電流値は、抵抗Rの値としてRをそのまま用いる
と、(V^+VB)/Rて表される。この時検出抵抗R
に発生する電圧から、レシーバ側では“0”と判定する
。
[発明が解決しようとする課題]
ここで、若し第6図に示すようにY線が接地したものと
する。電圧VAからは接地点に向けて実線矢印のように
電流が流れる。接地点の電位は当然0であるので、検出
抵抗RにはVB/Rの電流が破線矢印の向きに流れるが
、■8の値によってはレシーバでの信号判断基準から外
れて誤った信号伝送を行う可能性がある。
する。電圧VAからは接地点に向けて実線矢印のように
電流が流れる。接地点の電位は当然0であるので、検出
抵抗RにはVB/Rの電流が破線矢印の向きに流れるが
、■8の値によってはレシーバでの信号判断基準から外
れて誤った信号伝送を行う可能性がある。
本発明はこのような課題に鑑みてなされたものであって
、平衡伝送路を構成する2木の信号伝送線が接地したこ
とを確実に検出することができる平衡伝送インターフェ
イスの障害検出回路を提供することを目的としている。
、平衡伝送路を構成する2木の信号伝送線が接地したこ
とを確実に検出することができる平衡伝送インターフェ
イスの障害検出回路を提供することを目的としている。
[課題を解決するための手段]
第1図は本発明の原理ブロック図である。第4図、第5
図と同一のものは、同一の符号を付して示す。図はドラ
イバ1からX線、Y線の2木の信号伝送線を用いて異極
性の電位差により信号“0”をレシーバ2側に伝送する
平衡伝送インターフェイスを構成している。図において
、11はY線側の駆動電圧VAよりも小さい電圧VAI
を基準電圧とし、Y線の電位とこの基準電圧vA1とを
比較する差動増幅器1.10はX線側の駆動電圧VBよ
りも小さい電圧VBIを基準電圧とし、X線の電位とこ
の基準電圧VBIとを比較する差動増幅器、12はこれ
ら差動増幅器10.11の出力を受けるEXOR(エク
スクル−シブオア)ゲートである。
図と同一のものは、同一の符号を付して示す。図はドラ
イバ1からX線、Y線の2木の信号伝送線を用いて異極
性の電位差により信号“0”をレシーバ2側に伝送する
平衡伝送インターフェイスを構成している。図において
、11はY線側の駆動電圧VAよりも小さい電圧VAI
を基準電圧とし、Y線の電位とこの基準電圧vA1とを
比較する差動増幅器1.10はX線側の駆動電圧VBよ
りも小さい電圧VBIを基準電圧とし、X線の電位とこ
の基準電圧VBIとを比較する差動増幅器、12はこれ
ら差動増幅器10.11の出力を受けるEXOR(エク
スクル−シブオア)ゲートである。
該EXORゲーI・12の出力か障害検出信号となる。
なお、図に示す回路は、レシーバ2側に設けられるのが
通常である。
通常である。
は1“となるように差動増幅器10.11の基準電圧”
A I + ■Rlの値及びその極性は選ばれている
。ここで、第2図に示すようにY線が接地したものとす
る。差動増幅器11の出力は負入力の方が電位が高くな
るのでその出力は“0”になる。
A I + ■Rlの値及びその極性は選ばれている
。ここで、第2図に示すようにY線が接地したものとす
る。差動増幅器11の出力は負入力の方が電位が高くな
るのでその出力は“0”になる。
この“0“はEXORゲート12を介して障害検出信号
として出力される。障害検出出力が“0゛になったら、
レシーバ2はその時の検出抵抗Rから検出されるデータ
が不定であることを認識することができる。
として出力される。障害検出出力が“0゛になったら、
レシーバ2はその時の検出抵抗Rから検出されるデータ
が不定であることを認識することができる。
なお、X線が接地した時も考えられるが、この時には、
差動増幅器10の出力が“0”のままとなり、正常時の
動作と異ならない。このようにして、本発明によれば平
衡伝送路を構成する2本の信号伝送線が接地したことを
確実に検出することができる平衡伝送インターフェイス
の障害検出回路をtJi!供することができる。
差動増幅器10の出力が“0”のままとなり、正常時の
動作と異ならない。このようにして、本発明によれば平
衡伝送路を構成する2本の信号伝送線が接地したことを
確実に検出することができる平衡伝送インターフェイス
の障害検出回路をtJi!供することができる。
[作用]
通常の動作時には、EXORゲート12の出力[実施例
] 以下、図面を参照して本発明の実施例を詳細に説明する
。
] 以下、図面を参照して本発明の実施例を詳細に説明する
。
第3図は本発明の一実施例を示す回路図である。
第2図と同一のものは、同一の符号を付して示す。
図は“O”データを送る場合を示している。図において
、X線の電圧は抵抗R〕を介して差動増幅器10の十人
力に入り、Y線の電圧は抵抗R2を介して差動増幅器1
1の十人力に入っている。このような抵抗R1,R2は
電流制限用抵抗として働く。
、X線の電圧は抵抗R〕を介して差動増幅器10の十人
力に入り、Y線の電圧は抵抗R2を介して差動増幅器1
1の十人力に入っている。このような抵抗R1,R2は
電流制限用抵抗として働く。
13はEXORゲート12の出力をその一方の入力に、
データ読取り信号を他方の人力に受けるオアケートであ
る。そして、該オアゲート13の出力が障害検出出力と
なる。差動増幅器10の基準電圧VBIはVBの1/2
に、差動増幅器11の)Ail圧VAIはVAの1/2
にそれぞれ設定されている(これら基準電圧VBI+
VAlは必ずしも駆動電圧V8.VAの1/2である
必要はなく、■8、■8よりも小さい適当な値であれば
よい)。
データ読取り信号を他方の人力に受けるオアケートであ
る。そして、該オアゲート13の出力が障害検出出力と
なる。差動増幅器10の基準電圧VBIはVBの1/2
に、差動増幅器11の)Ail圧VAIはVAの1/2
にそれぞれ設定されている(これら基準電圧VBI+
VAlは必ずしも駆動電圧V8.VAの1/2である
必要はなく、■8、■8よりも小さい適当な値であれば
よい)。
このように構成された回路の動作を説明すれば、以下の
とおりである。
とおりである。
先ず、正常動作時には、差動増幅器10の出力は“0”
7差動増幅器11の出力は“1″である。
7差動増幅器11の出力は“1″である。
従って、これら差動増幅器10.11の出力を受けるE
XORゲート12の出力は1”となる。
XORゲート12の出力は1”となる。
データ読取り時には、データ読取り信号は“0”となっ
ているので、EXORゲート12の出ツノ“]“はその
ままオアゲート13を通過して“1”となる。この“1
”レベルは正常時を示している。
ているので、EXORゲート12の出ツノ“]“はその
ままオアゲート13を通過して“1”となる。この“1
”レベルは正常時を示している。
レシーバ2(図示せず)は障害検出信号が“1“になっ
ている時には、障害が発生していないものと判断して、
検出抵抗Rからデータを読取る。
ている時には、障害が発生していないものと判断して、
検出抵抗Rからデータを読取る。
ここで、例えばY線が接地したものとすると、Y線の電
位はQVになる。差動増幅器11の正人力はOV1負人
六人力Al2となるのでその出力は“0゛となる。従っ
て、EXORゲート12の出力も“0”となる。EXO
Rゲート12の出力はオアゲート]3に入る。ここで、
データ読取り時にはデータ読取り信号“0”がオアゲー
ト13の他方の入力に入っているので、このオアゲート
13は開いており、EXORゲート12の出力“0”が
オアゲート13からそのまま出力され、レシーバ2(図
示せず)に異常発生を知らせる。
位はQVになる。差動増幅器11の正人力はOV1負人
六人力Al2となるのでその出力は“0゛となる。従っ
て、EXORゲート12の出力も“0”となる。EXO
Rゲート12の出力はオアゲート]3に入る。ここで、
データ読取り時にはデータ読取り信号“0”がオアゲー
ト13の他方の入力に入っているので、このオアゲート
13は開いており、EXORゲート12の出力“0”が
オアゲート13からそのまま出力され、レシーバ2(図
示せず)に異常発生を知らせる。
従って、レシーバ2はこの障害検出信号を受けると、検
出抵抗Rから読取ったデータが不定であると認識するこ
とができる。なお、データ読取り時でない時にはデータ
読取り信号は“1′となり、オアゲート13を閉してい
る。従って、この時にはEXORゲート12の出力が障
害検出信号として出力されることはない。
出抵抗Rから読取ったデータが不定であると認識するこ
とができる。なお、データ読取り時でない時にはデータ
読取り信号は“1′となり、オアゲート13を閉してい
る。従って、この時にはEXORゲート12の出力が障
害検出信号として出力されることはない。
以上、信号“O“を送る場合について説明したか、信号
“1“を送る場合も同様である。この場合には、ドライ
バ1の■4とVBの極性が逆転し、X線か接地された場
合を異常として検出し、EXORゲート12の出力は“
O”になって、レシーバ2に障害発生を知らせる。
“1“を送る場合も同様である。この場合には、ドライ
バ1の■4とVBの極性が逆転し、X線か接地された場
合を異常として検出し、EXORゲート12の出力は“
O”になって、レシーバ2に障害発生を知らせる。
幅器を設けることにより、平衡伝送路を構成する2本の
信号伝送線が接地したことを確実に検出することができ
る。
信号伝送線が接地したことを確実に検出することができ
る。
第1図は本発明の原理ブロック図、
第2図は本発明の作用説明図、
第3図は本発明の一実施例を示す回路図、第4図は平衡
伝送インターフェイスの構成図、第5図は正常時の等化
回路図、 第6図は異常時の等化回路図である。 第1図において、 1はドライバ、 10.11は差動増幅器、 12はEXORゲート、 Rは検出抵抗である。 [発明の効果]
伝送インターフェイスの構成図、第5図は正常時の等化
回路図、 第6図は異常時の等化回路図である。 第1図において、 1はドライバ、 10.11は差動増幅器、 12はEXORゲート、 Rは検出抵抗である。 [発明の効果]
Claims (1)
- 【特許請求の範囲】 ドライバ(1)からX線、Y線の2本の信号伝送線を用
いて異極性の電位差により信号をレシーバ(2)側に伝
送する平衡伝送インターフェイスにおいて、 Y線側の駆動電圧V_Aよりも小さい電圧V_A_1を
基準電圧とし、Y線の電位とこの基準電圧V_A_1と
を比較する差動増幅器(11)と、 X線側の駆動電圧V_Bよりも小さい電圧V_B_1を
基準電圧とし、X線の電位とこの基準電圧V_B_1と
を比較する差動増幅器(10)と、 これら差動増幅器(10)、(11)の出力を受けるE
XORゲート(12)より構成され、該EXORゲート
(12)の出力を障害検出出力とする平衡伝送インター
フェイスの障害検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1862990A JPH03222552A (ja) | 1990-01-29 | 1990-01-29 | 平衡伝送インターフェイスの障害検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1862990A JPH03222552A (ja) | 1990-01-29 | 1990-01-29 | 平衡伝送インターフェイスの障害検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03222552A true JPH03222552A (ja) | 1991-10-01 |
Family
ID=11976912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1862990A Pending JPH03222552A (ja) | 1990-01-29 | 1990-01-29 | 平衡伝送インターフェイスの障害検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03222552A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7212027B2 (en) | 2003-08-07 | 2007-05-01 | Renesas Technology Corp. | Disconnection and short detecting circuit that can detect disconnection and short of a signal line transmitting a differential clock signal |
JP2010220155A (ja) * | 2009-03-19 | 2010-09-30 | Denso Wave Inc | 産業機器のコントローラ |
JP2012080156A (ja) * | 2010-09-30 | 2012-04-19 | Hitachi Ltd | 信号伝送回路、スイッチング素子駆動回路及び電力変換装置 |
JP2018031675A (ja) * | 2016-08-24 | 2018-03-01 | 旭化成エレクトロニクス株式会社 | 電流インターフェース回路 |
-
1990
- 1990-01-29 JP JP1862990A patent/JPH03222552A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7212027B2 (en) | 2003-08-07 | 2007-05-01 | Renesas Technology Corp. | Disconnection and short detecting circuit that can detect disconnection and short of a signal line transmitting a differential clock signal |
US7397269B2 (en) | 2003-08-07 | 2008-07-08 | Renesas Technology Corp. | Disconnection and short detecting circuit that can detect disconnection and short of a signal line transmitting a differential clock signal |
JP2010220155A (ja) * | 2009-03-19 | 2010-09-30 | Denso Wave Inc | 産業機器のコントローラ |
JP2012080156A (ja) * | 2010-09-30 | 2012-04-19 | Hitachi Ltd | 信号伝送回路、スイッチング素子駆動回路及び電力変換装置 |
JP2018031675A (ja) * | 2016-08-24 | 2018-03-01 | 旭化成エレクトロニクス株式会社 | 電流インターフェース回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4782300A (en) | Differential transceiver with line integrity detection | |
EP2015533A1 (en) | Multiple differential transmission system | |
JP2530904B2 (ja) | 最適識別レベル制御方式 | |
JPH08237047A (ja) | 差動振幅検出回路および方法 | |
US6674279B2 (en) | Variable attenuation circuit for a differential variable reluctance sensor with enhanced initial threshold accuracy | |
US4298982A (en) | Fault-tolerant interface circuit for parallel digital bus | |
US20220123699A1 (en) | Squelch detection device | |
JPH03222552A (ja) | 平衡伝送インターフェイスの障害検出回路 | |
JP4919806B2 (ja) | 電流検知方式に基づく差動回路のためのフェールセーフ | |
JP2010136039A (ja) | 信号増幅装置、及び磁気センサ装置 | |
JP3466181B1 (ja) | オフセット電圧キャンセル回路 | |
JP2655130B2 (ja) | ディジタル受信回路 | |
US20190235006A1 (en) | Wiring line abnormality detecting device | |
US9407319B2 (en) | Fault tolerant transceiver | |
JP3590679B2 (ja) | 浮動直流電源の異常検出装置 | |
US5990716A (en) | Method and system for recovering digital data from a transmitted balanced signal | |
JP2009060489A (ja) | 信号送信機、信号受信機及び多重差動伝送システム | |
JP2003517773A (ja) | 直流電圧成分を用いた差動伝送プロセスによるデータ伝送の監視方法および装置 | |
US6943591B1 (en) | Apparatus and method for detecting a fault condition in a common-mode signal | |
JPH10163896A (ja) | パルス幅検出機能を有する受信スケルチ回路 | |
JP2020048060A (ja) | 半導体集積回路、受信装置、及び通信システム | |
US5086435A (en) | Method and apparatus for detecting signals on digital data systems | |
JP3397042B2 (ja) | マイクロメカニカルセンサ破損検出回路 | |
JP2754795B2 (ja) | ロジック制御線1本による3状態設定回路 | |
JPH1049792A (ja) | 複極性電流検出装置 |