JP2530904B2 - 最適識別レベル制御方式 - Google Patents
最適識別レベル制御方式Info
- Publication number
- JP2530904B2 JP2530904B2 JP63303212A JP30321288A JP2530904B2 JP 2530904 B2 JP2530904 B2 JP 2530904B2 JP 63303212 A JP63303212 A JP 63303212A JP 30321288 A JP30321288 A JP 30321288A JP 2530904 B2 JP2530904 B2 JP 2530904B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- error
- sub
- discrimination
- identification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 17
- 238000001514 detection method Methods 0.000 claims description 75
- 238000010586 diagram Methods 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 4
- 238000012935 Averaging Methods 0.000 description 2
- 230000032683 aging Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000001172 regenerating effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000003245 working effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
- G01R19/1658—AC voltage or recurrent signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
Description
【発明の詳細な説明】 〔目 次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 発明の効果 〔概 要〕 ディジタル信号の伝送に用いられる再生中継器，受信
器等の識別回路における最適識別レベル制御方式に関
し、 常に最適な識別レベルを与えると最適識別レベル制御
方式を提供することを目的とし、 入力信号を基準識別レベル（Vref）で識別する主識別
部と、第１副識別レベル（Vref＋△Ｖ）で識別する第１
副識別部と、第２副識別レベル（Vref−△Ｖ）で識別す
る第２副識別部と、第１副識別部の出力信号と判別入力
とにより入力信号の第１の誤りを検出する第１誤り検出
部と、第２副識別部の出力信号と判別入力とにより入力
信号の第２の誤りを検出する第２誤り検出部とを備え、
第１と第２の誤り検出部からの各検出信号に基づいて制
御信号発生部において制御信号を発生し、該制御信号に
応じて識別レベル発生部において第１の誤りと第２の誤
りの発生数がほぼ等しくなるよう基準識別レベル、第１
副識別レベル及び第２副識別レベルを発生するように構
成する。
器等の識別回路における最適識別レベル制御方式に関
し、 常に最適な識別レベルを与えると最適識別レベル制御
方式を提供することを目的とし、 入力信号を基準識別レベル（Vref）で識別する主識別
部と、第１副識別レベル（Vref＋△Ｖ）で識別する第１
副識別部と、第２副識別レベル（Vref−△Ｖ）で識別す
る第２副識別部と、第１副識別部の出力信号と判別入力
とにより入力信号の第１の誤りを検出する第１誤り検出
部と、第２副識別部の出力信号と判別入力とにより入力
信号の第２の誤りを検出する第２誤り検出部とを備え、
第１と第２の誤り検出部からの各検出信号に基づいて制
御信号発生部において制御信号を発生し、該制御信号に
応じて識別レベル発生部において第１の誤りと第２の誤
りの発生数がほぼ等しくなるよう基準識別レベル、第１
副識別レベル及び第２副識別レベルを発生するように構
成する。
本発明は、ディジタル信号の伝送に用いられる再生中
継器，受信器等の識別回路における最適識別レベル制御
方式に関するものである。
継器，受信器等の識別回路における最適識別レベル制御
方式に関するものである。
近年広帯域のISDN（ディジタル統合網）等のニューメ
ディア通信の需要に伴い、通信機や再生中継器等の低コ
スト化，無調整化，高信頼化が要求されている。
ディア通信の需要に伴い、通信機や再生中継器等の低コ
スト化，無調整化，高信頼化が要求されている。
そして、ディジタル信号を電線や、光ケーブルの長い
伝送路を介して伝送する場合、電気信号と光信号のいず
れの場合にも温度変動，設置条件等に応じて信号に含ま
れるノイズや信号レベルが変動するので、それに応じて
ディジタル値の識別に誤りが発生する確率が高くなる。
これに対処するために従来の方法では温度補償を行なっ
たり、伝送路符号を工夫したり、システムマージンを大
きく取って装置を作る等の方法を採用していたが、その
ような方法では十分な信頼性が得られず、出荷時の調整
のための工数を多く要した。
伝送路を介して伝送する場合、電気信号と光信号のいず
れの場合にも温度変動，設置条件等に応じて信号に含ま
れるノイズや信号レベルが変動するので、それに応じて
ディジタル値の識別に誤りが発生する確率が高くなる。
これに対処するために従来の方法では温度補償を行なっ
たり、伝送路符号を工夫したり、システムマージンを大
きく取って装置を作る等の方法を採用していたが、その
ような方法では十分な信頼性が得られず、出荷時の調整
のための工数を多く要した。
そのため、再生中継器等の信号識別回路の識別レベル
の調整を無くし、調整工数を削減することにより低コス
ト化を図り、温度変動，経年変化等に対しても高い信頼
性を達成できる識別レベル制御回路の実現が望まれてい
る。
の調整を無くし、調整工数を削減することにより低コス
ト化を図り、温度変動，経年変化等に対しても高い信頼
性を達成できる識別レベル制御回路の実現が望まれてい
る。
第７図に従来の識別レベル制御方式の構成図を示し、
図の70は識別レベル電圧発生回路、71は識別回路を表
す。
図の70は識別レベル電圧発生回路、71は識別回路を表
す。
従来の方式では、再生中継器の場合、等化・増幅など
の処理を経た後のデータ入力（２値）が識別回路71に供
給されると、識別レベル電圧発生回路70から供給される
識別レベル（Vrefで表示）と比較され、それより高いレ
ベルの場合“H"（High）、低いレベルの場合“L"（Lo
w）を表す信号出力を発生する。
の処理を経た後のデータ入力（２値）が識別回路71に供
給されると、識別レベル電圧発生回路70から供給される
識別レベル（Vrefで表示）と比較され、それより高いレ
ベルの場合“H"（High）、低いレベルの場合“L"（Lo
w）を表す信号出力を発生する。
この識別レベル電圧発生回路70は識別レベルにある程
度の温度傾斜を持たせて識別レベルの温度補償を行なっ
ている。そのため、装置の出荷試験の際に回路（可変抵
抗等）を調整して識別レベルを与えている。
度の温度傾斜を持たせて識別レベルの温度補償を行なっ
ている。そのため、装置の出荷試験の際に回路（可変抵
抗等）を調整して識別レベルを与えている。
また、この他の特殊な方法として、伝送路符号にある
程度の規則性を持たせ、その符号により信号“H"→“L"
（ハイレベルの信号をローレベルの信号として識別する
こと）の誤りと、信号“L"→“H"の誤りを検出し、識別
レベルを制御する方法が考えられていた。具体的には、
mB1C符号があり、ｍが10の場合の10B1C符号と呼ばれる
方式がある。この場合、10ビット毎に１ビットの冗長符
号を付加し11ビットに変換（速度も11/10倍に速度変換
する）し、ブロックを形成する。その冗長ビットとして
特定の情報ビット補符号（Ｃビット）を挿入する符号形
式であり、Ｃビットとして直前情報ビットの補符号を用
いると最大の同符号連続数は11である。
程度の規則性を持たせ、その符号により信号“H"→“L"
（ハイレベルの信号をローレベルの信号として識別する
こと）の誤りと、信号“L"→“H"の誤りを検出し、識別
レベルを制御する方法が考えられていた。具体的には、
mB1C符号があり、ｍが10の場合の10B1C符号と呼ばれる
方式がある。この場合、10ビット毎に１ビットの冗長符
号を付加し11ビットに変換（速度も11/10倍に速度変換
する）し、ブロックを形成する。その冗長ビットとして
特定の情報ビット補符号（Ｃビット）を挿入する符号形
式であり、Ｃビットとして直前情報ビットの補符号を用
いると最大の同符号連続数は11である。
この伝送路符号を使用すると、各ブロックの10ビット
目と11ビット目を監視することにより誤りが検出可能で
あり、その誤りの内容も上記の通り検出できる。
目と11ビット目を監視することにより誤りが検出可能で
あり、その誤りの内容も上記の通り検出できる。
第７図に示す従来の構成によれば、温度補償を行なう
ことができるが、そのために装置毎に識別レベルの調整
が必要であり、製造コストが増大し、しかも温度変動以
外（ノイズ）の諸変化に対して識別レベルが最適値から
ずれ、信頼度が低下すること等の問題が生じていた。ま
た、温度補償を含めた諸変動に対する補償を行なうため
に従来は多くの変動に対して正常に動作できるようシス
テムマージンを大きくとって対処する方法もとられた
が、コストがかかりしかも効果が十分上がらなかった。
ことができるが、そのために装置毎に識別レベルの調整
が必要であり、製造コストが増大し、しかも温度変動以
外（ノイズ）の諸変化に対して識別レベルが最適値から
ずれ、信頼度が低下すること等の問題が生じていた。ま
た、温度補償を含めた諸変動に対する補償を行なうため
に従来は多くの変動に対して正常に動作できるようシス
テムマージンを大きくとって対処する方法もとられた
が、コストがかかりしかも効果が十分上がらなかった。
また、上記の伝送路符号を用いる方法では、伝送路符
号が予め固定されてしまうこと、速度変換を行なう必要
があること、特定のビット位置の誤り検出を行なうため
に回路が複雑になること等の種々の点で問題があった。
号が予め固定されてしまうこと、速度変換を行なう必要
があること、特定のビット位置の誤り検出を行なうため
に回路が複雑になること等の種々の点で問題があった。
本発明は、どのような伝送路符号を用いる装置におい
ても、識別レベルの人手による調整を必要とせず、温度
変動，経年変化，受信信号の変化や雑音の変化による信
号レベルの変化に対して常に最適な識別レベルを与える
最適識別レベル制御方式を提供することを目的とする。
ても、識別レベルの人手による調整を必要とせず、温度
変動，経年変化，受信信号の変化や雑音の変化による信
号レベルの変化に対して常に最適な識別レベルを与える
最適識別レベル制御方式を提供することを目的とする。
（ｉ）請求項１の発明 第１図に請求項１の発明の基本的構成図を示し、第２
図に請求項１の発明の原理説明図を示す。
図に請求項１の発明の原理説明図を示す。
第１図において、10は第１副識別部、11は主識別部、
12は第２副識別部、13は第１誤り検出部、14は第２誤り
検出部、15は制御信号発生部、16は識別レベル発生部を
表す。
12は第２副識別部、13は第１誤り検出部、14は第２誤り
検出部、15は制御信号発生部、16は識別レベル発生部を
表す。
請求項１の発明は、入力信号を主識別部において基準
識別レベル（Vref）により識別し、第１と第２の副識別
部により基準識別レベルから所定のレベル差△Ｖだけ高
いレベルと低いレベルの識別レベルにより識別し、第１
と第２の副識別部の出力を用いて、“H"→“L"の誤り
（第１の誤り）と“L"→“H"の誤り（第２の誤り）を検
出する。その２つの誤り出力を制御信号発生部で受け取
ると、２つの誤り出力の差に応じた制御信号を発生し、
その制御に基づいて識別レベル発生部から各識別レベル
が発生して、前記２つの誤り出力の発生数をほぼ等しく
するものである。
識別レベル（Vref）により識別し、第１と第２の副識別
部により基準識別レベルから所定のレベル差△Ｖだけ高
いレベルと低いレベルの識別レベルにより識別し、第１
と第２の副識別部の出力を用いて、“H"→“L"の誤り
（第１の誤り）と“L"→“H"の誤り（第２の誤り）を検
出する。その２つの誤り出力を制御信号発生部で受け取
ると、２つの誤り出力の差に応じた制御信号を発生し、
その制御に基づいて識別レベル発生部から各識別レベル
が発生して、前記２つの誤り出力の発生数をほぼ等しく
するものである。
（ii）請求項２の発明 請求項２の発明は、上述した請求項１の発明におい
て、第１の誤り，第２の誤りのそれぞれをカウンタで計
数し、これらの計数結果に基づいて識別レベル発生部16
による基準識別レベル，第１副識別レベル及び第２副識
別レベルの発生を行なうものである。
て、第１の誤り，第２の誤りのそれぞれをカウンタで計
数し、これらの計数結果に基づいて識別レベル発生部16
による基準識別レベル，第１副識別レベル及び第２副識
別レベルの発生を行なうものである。
（ｉ）請求項１の発明 第２図に示す原理説明図を参照しつつ第１図の基本的
構成の動作を説明する。
構成の動作を説明する。
第２図の（ａ）の２つの波形100、110は２値のディジ
タル信号（２値）を雑音ガウスにより模式的に示すもの
であり、図の縦軸は信号レベルを、横軸は発生確率を表
す。
タル信号（２値）を雑音ガウスにより模式的に示すもの
であり、図の縦軸は信号レベルを、横軸は発生確率を表
す。
波形100は２値の内の“H"（論理“1"に対応させる）
の確率分布、波形110は“L"（論理“0"に対応させる）
の確率分布を表し、両者が重なる位置の波形120は“H"
または“L"のいずれかが発生する確率分布を表す。この
波形は、当該技術分野において、アイ（Eye）開口と称
されることが知られている。
の確率分布、波形110は“L"（論理“0"に対応させる）
の確率分布を表し、両者が重なる位置の波形120は“H"
または“L"のいずれかが発生する確率分布を表す。この
波形は、当該技術分野において、アイ（Eye）開口と称
されることが知られている。
また、図のHighのレベルに“H"の最大確率があり、図
のLowのレベルに“L"の最大確率があり、HighとLowのレ
ベルが離れて、しかも両波形が急峻な角度を形成してい
れば識別レベルとして中間の基準レベルVrefで入力信号
を識別すると、誤りの発生が抑制される。
のLowのレベルに“L"の最大確率があり、HighとLowのレ
ベルが離れて、しかも両波形が急峻な角度を形成してい
れば識別レベルとして中間の基準レベルVrefで入力信号
を識別すると、誤りの発生が抑制される。
ところが、実際には（ａ）図の右側に示すように雑音
が各“H"および“L"の信号に乗ったり、上に述べた温度
変化，経年変化，受信信号の変化や雑音の変化に対応し
て確率分布が変動してアイ開口が変化して、識別レベル
が最適値からずれることにより誤りが発生する。
が各“H"および“L"の信号に乗ったり、上に述べた温度
変化，経年変化，受信信号の変化や雑音の変化に対応し
て確率分布が変動してアイ開口が変化して、識別レベル
が最適値からずれることにより誤りが発生する。
そこで、請求項１の発明では、識別レベルVrefで識別
する主識別部11の他に、基準識別レベルVrefの上下に所
定のレベル差△Ｖだけ離れた副識別レベルを設定し、△
Ｖだけ高いレベルを第１副識別レベルとし、△Ｖだけ低
いレベルを第２副識別レベルとしてそれぞれの副識別レ
ベルで識別する第１と第２の副識別部10,12を設けた。
する主識別部11の他に、基準識別レベルVrefの上下に所
定のレベル差△Ｖだけ離れた副識別レベルを設定し、△
Ｖだけ高いレベルを第１副識別レベルとし、△Ｖだけ低
いレベルを第２副識別レベルとしてそれぞれの副識別レ
ベルで識別する第１と第２の副識別部10,12を設けた。
この副識別部10,12は、信号レベルがVref＋△ＶとVre
fの間にある時は、主識別部11から“H"の識別出力（Vre
fより大きい電圧だから）が発生し、第１副識別部10か
ら“L"の識別出力（Vref＋△Ｖより低いから）が発生す
る。このような識別結果の場合は、“H"→“L"の誤り
（第１副識別部の出力が誤り）として判定入力と比べる
ことにより第１誤り検出部13で検出する。
fの間にある時は、主識別部11から“H"の識別出力（Vre
fより大きい電圧だから）が発生し、第１副識別部10か
ら“L"の識別出力（Vref＋△Ｖより低いから）が発生す
る。このような識別結果の場合は、“H"→“L"の誤り
（第１副識別部の出力が誤り）として判定入力と比べる
ことにより第１誤り検出部13で検出する。
また、信号レベルがVrefとVref−△Ｖの間にある時
は、主識別部11から“L"の識別出力が発生し、第２副識
別部12から“H"の識別出力が発生する。このような識別
結果の場合は、“L"→“H"の誤りとして判定入力と比べ
ることにより第２誤り検出部14で検出する。なお、判定
入力としては、入力信号または主識別部の出力を用い
る。
は、主識別部11から“L"の識別出力が発生し、第２副識
別部12から“H"の識別出力が発生する。このような識別
結果の場合は、“L"→“H"の誤りとして判定入力と比べ
ることにより第２誤り検出部14で検出する。なお、判定
入力としては、入力信号または主識別部の出力を用い
る。
これらの第１誤り検出部13と第２誤り検出部14でそれ
ぞれ検出した誤りの数の分布（誤り数の積算値または平
均値）は、第２図の（ａ）の斜線を施したエリアＡとエ
リアＢの面積に比例する。
ぞれ検出した誤りの数の分布（誤り数の積算値または平
均値）は、第２図の（ａ）の斜線を施したエリアＡとエ
リアＢの面積に比例する。
そして、基準識別レベルと第１と第２の副識別レベル
が（ａ）図に示す位置にある場合は、２つのエリアＡと
Ｂの面積がほぼ等しいので、第１の誤りの数と第２の誤
りの数がほぼ等しくなる。
が（ａ）図に示す位置にある場合は、２つのエリアＡと
Ｂの面積がほぼ等しいので、第１の誤りの数と第２の誤
りの数がほぼ等しくなる。
ところが、第２図の（ｂ）に示すように、Highの信号
レベルが低下した場合は、各識別レベルが（ａ）図と同
じ値にしておくと、明らかにエリアＡの面積が増大し、
エリアＢの面積が減少する。この状態では“H"→“L"の
誤りが増加し、第１図の第１誤り検出部13による検出数
が増大して、第２誤り検出部14の検出数が減少すること
により判別される。第１図では、この状態を制御信号発
生部15において第1,第２誤り検出部13,14の両出力を受
け取って比較することにより検出し、その検出出力とし
て、識別レベルを全体に下降させるよう指示する信号を
発生する。この制御信号は識別レベル発生部16に供給さ
れて、制御信号に応じた最適な識別レベルVref＋△V,Vr
ef,Vref−△Ｖを発生する。
レベルが低下した場合は、各識別レベルが（ａ）図と同
じ値にしておくと、明らかにエリアＡの面積が増大し、
エリアＢの面積が減少する。この状態では“H"→“L"の
誤りが増加し、第１図の第１誤り検出部13による検出数
が増大して、第２誤り検出部14の検出数が減少すること
により判別される。第１図では、この状態を制御信号発
生部15において第1,第２誤り検出部13,14の両出力を受
け取って比較することにより検出し、その検出出力とし
て、識別レベルを全体に下降させるよう指示する信号を
発生する。この制御信号は識別レベル発生部16に供給さ
れて、制御信号に応じた最適な識別レベルVref＋△V,Vr
ef,Vref−△Ｖを発生する。
第２図の（ｃ）の場合は、Lowの信号レベルが上昇す
るレベル変動が生じた場合であり、この時は明らかにエ
リアＡの面積が減少し、エリアＢの面積が増加する。こ
の状態では“L"→“H"の誤りが増加し、第１図の第２誤
り検出部14による検出数が増大して、第１誤り検出部13
の検出数が減少する。この場合、制御信号発生部15はこ
れらの両誤り検出部13,14の出力を受け取ると、比較し
て各識別レベルを全体に高めるよう指示する信号を識別
レベル発生部16に供給し、識別レベル発生部16からそれ
に対応する各識別レベル信号を発生して最適な識別レベ
ルとする。
るレベル変動が生じた場合であり、この時は明らかにエ
リアＡの面積が減少し、エリアＢの面積が増加する。こ
の状態では“L"→“H"の誤りが増加し、第１図の第２誤
り検出部14による検出数が増大して、第１誤り検出部13
の検出数が減少する。この場合、制御信号発生部15はこ
れらの両誤り検出部13,14の出力を受け取ると、比較し
て各識別レベルを全体に高めるよう指示する信号を識別
レベル発生部16に供給し、識別レベル発生部16からそれ
に対応する各識別レベル信号を発生して最適な識別レベ
ルとする。
（ii）請求項２の発明 請求項２の発明は、上述した第１誤り検出部13,第２
検出部14のそれぞれにおける誤り検出に応じてカウンタ
を動作させ、これらのカウンタの計数結果に基づいて、
基準識別レベル，第１副識別レベル及び第２副識別レベ
ルの発生が行なわれる。誤り検出をカウンタで計数する
ことにより、電圧レベル等の誤差による影響を除去する
ことが可能になる。
検出部14のそれぞれにおける誤り検出に応じてカウンタ
を動作させ、これらのカウンタの計数結果に基づいて、
基準識別レベル，第１副識別レベル及び第２副識別レベ
ルの発生が行なわれる。誤り検出をカウンタで計数する
ことにより、電圧レベル等の誤差による影響を除去する
ことが可能になる。
本発明の第１実施例の構成図を第３図に示す。
第３図において、30は第１副識別回路、31は主識別回
路、32は第２副識別回路、33は第１誤り検出回路、34は
第２誤り検出回路、35は制御信号発生回路、36は識別レ
ベル電圧発生回路を表す。
路、32は第２副識別回路、33は第１誤り検出回路、34は
第２誤り検出回路、35は制御信号発生回路、36は識別レ
ベル電圧発生回路を表す。
本実施例の動作を説明すると、第１図の基本的構成の
動作と同様に、第１副識別回路30,主識別回路31および
第２副識別回路32において、等化・増幅された入力信号
のレベルをそれぞれVref＋△△,Vref,Vref−△Ｖの識別
レベルで識別し、主識別回路31から信号出力を得、第１
副識別回路30と第２副識別回路32の出力をそれぞれ第1,
第２誤り検出回路33,34に供給する。
動作と同様に、第１副識別回路30,主識別回路31および
第２副識別回路32において、等化・増幅された入力信号
のレベルをそれぞれVref＋△△,Vref,Vref−△Ｖの識別
レベルで識別し、主識別回路31から信号出力を得、第１
副識別回路30と第２副識別回路32の出力をそれぞれ第1,
第２誤り検出回路33,34に供給する。
その際第１副識別回路30と第２副識別回路32からは入
力信号レベルとそれぞれの識別レベルとを比較した結果
に応じて“H"（識別レベルより入力信号レベルの方が高
いレベルの時）または“L"（前記以外の時）の論理に対
応する電圧（第２図の（ａ）のHigh、Lowに対応）を発
生する。
力信号レベルとそれぞれの識別レベルとを比較した結果
に応じて“H"（識別レベルより入力信号レベルの方が高
いレベルの時）または“L"（前記以外の時）の論理に対
応する電圧（第２図の（ａ）のHigh、Lowに対応）を発
生する。
第１誤り検出回路33と第２誤り検出回路34では、第１
副識別回路30と第２副識別回路32の出力をそれぞれ一方
の入力から受取り、他方の入力からは信号入力を受取っ
て比較を行なう。
副識別回路30と第２副識別回路32の出力をそれぞれ一方
の入力から受取り、他方の入力からは信号入力を受取っ
て比較を行なう。
この場合の比較は、入力信号のレベルが第２図の
（ａ）において、Vref＋△ＶとVrefの間であると、第１
副識別回路30から“L"の出力が発生するので、第１誤り
検出回路33ではその“L"の信号と入力信号とを比較し
て、両者の信号レベルが一定以上相違することにより誤
り検出信号（“H"→“L"の誤り）を発生する。また入力
信号がVref＋△Ｖより高いレベルの時は第１副識別回路
30からは“H"の出力が発生するので、第１誤り検出回路
33における比較動作では両者間に差がないので誤り検出
出力を発生しない。
（ａ）において、Vref＋△ＶとVrefの間であると、第１
副識別回路30から“L"の出力が発生するので、第１誤り
検出回路33ではその“L"の信号と入力信号とを比較し
て、両者の信号レベルが一定以上相違することにより誤
り検出信号（“H"→“L"の誤り）を発生する。また入力
信号がVref＋△Ｖより高いレベルの時は第１副識別回路
30からは“H"の出力が発生するので、第１誤り検出回路
33における比較動作では両者間に差がないので誤り検出
出力を発生しない。
同様に第２誤り検出回路34においても、入力信号がVr
efとVref−△Ｖの間にある時に誤り検出出力（“L"→
“H"の誤り）を発生する。第１誤り検出回路33と第２誤
り検出回路34は、一定の繰り返し周期（クロック周期）
で誤り検出を行なうが、検出出力をそれぞれの回路内で
積算するか、または平均化することにより所定の時間内
での２つの誤り検出の分布値を出力することにより、統
計的な傾向を得ることができる（このような積算回路，
平均化回路を制御信号発生回路35内に備えるようにして
もよい）。
efとVref−△Ｖの間にある時に誤り検出出力（“L"→
“H"の誤り）を発生する。第１誤り検出回路33と第２誤
り検出回路34は、一定の繰り返し周期（クロック周期）
で誤り検出を行なうが、検出出力をそれぞれの回路内で
積算するか、または平均化することにより所定の時間内
での２つの誤り検出の分布値を出力することにより、統
計的な傾向を得ることができる（このような積算回路，
平均化回路を制御信号発生回路35内に備えるようにして
もよい）。
前記の誤り検出出力を積算する場合はカウンタを用
い、平均化を行なう場合は所定の時定数の充放電特性を
有するコンデンサーにより誤り検出出力パルスを印加し
て電荷量により誤り状態を表す等の従来公知の技術を用
いることができる。
い、平均化を行なう場合は所定の時定数の充放電特性を
有するコンデンサーにより誤り検出出力パルスを印加し
て電荷量により誤り状態を表す等の従来公知の技術を用
いることができる。
制御信号発生回路35では第1,第2,誤り検出回路33,34
からの前記の誤り状態を表す出力を受け取って比較を行
ない、何れの誤りが多いかに応じてその差に対応する制
御信号を発生する。
からの前記の誤り状態を表す出力を受け取って比較を行
ない、何れの誤りが多いかに応じてその差に対応する制
御信号を発生する。
この制御信号を受けて識別レベル電圧発生回路36から
３つの最適な識別レベルVref＋△V,Vref,Vref−△Ｖを
発生する。
３つの最適な識別レベルVref＋△V,Vref,Vref−△Ｖを
発生する。
なお、△Ｖの値は第２図の（ａ）の示す分布波形に応
じて（波形が急峻に立ち下がる場合と緩やかに立ち下が
る場合等）適宜に設定される。
じて（波形が急峻に立ち下がる場合と緩やかに立ち下が
る場合等）適宜に設定される。
次に第４図に示す本発明の第２実施例の構成図につい
て説明する。
て説明する。
第４図の構成において、40〜46の各回路は第３図の30
〜36の回路に対応し、２つの実施例の構成の相違点は、
第４図の実施例の構成の第１誤り検出回路43と第２誤り
検出回路44が入力する信号の１つを主識別回路41から得
ている点である。
〜36の回路に対応し、２つの実施例の構成の相違点は、
第４図の実施例の構成の第１誤り検出回路43と第２誤り
検出回路44が入力する信号の１つを主識別回路41から得
ている点である。
したがって、第４図の構成による動作は第３図の説明
と殆ど同様であるから、両者が相違する構成である第１
誤り検出回路43,第２誤り検出回路44の作用を説明する
に止める。
と殆ど同様であるから、両者が相違する構成である第１
誤り検出回路43,第２誤り検出回路44の作用を説明する
に止める。
第１誤り検出回路43は一方の入力として第１副識別回
路40から“H"または“L"の識別結果の出力を得て、他方
の入力として主識別回路41からの“H"または“L"の識別
結果の出力を得る。この結果、第１誤り検出回路43は論
理レベルによる不一致検出を行なうことにより誤り検出
を実現する。同様に第２誤り検出回路44は第２副識別回
路42と主識別回路41の識別結果の出力を入力して、両者
の不一致を検出するものである。
路40から“H"または“L"の識別結果の出力を得て、他方
の入力として主識別回路41からの“H"または“L"の識別
結果の出力を得る。この結果、第１誤り検出回路43は論
理レベルによる不一致検出を行なうことにより誤り検出
を実現する。同様に第２誤り検出回路44は第２副識別回
路42と主識別回路41の識別結果の出力を入力して、両者
の不一致を検出するものである。
この実施例では誤り検出回路を所定の論理レベルによ
り動作する回路で構成することができる。
り動作する回路で構成することができる。
本発明の第１、第２実施例においてブロックで示した
各部分回路の具体的な構成図を第５図に示す。
各部分回路の具体的な構成図を第５図に示す。
第５図について説明すると、先ず（ａ）には識別回路
の構成が示され、このような入力信号レベルと識別レベ
ルを比較する回路を差動増幅器（オペレーションアン
プ）により構成することは周知であり、この比較出力は
Ｄ形フリップフロップ回路（F.F.）に供給されてクロッ
ク周期の間保持され、次の誤り検出回路（第1,第２副識
別回路の場合）または出力信号（主識別回路の場合）と
して送出される。
の構成が示され、このような入力信号レベルと識別レベ
ルを比較する回路を差動増幅器（オペレーションアン
プ）により構成することは周知であり、この比較出力は
Ｄ形フリップフロップ回路（F.F.）に供給されてクロッ
ク周期の間保持され、次の誤り検出回路（第1,第２副識
別回路の場合）または出力信号（主識別回路の場合）と
して送出される。
次に第５図の（ｂ）に誤り検出回路と動作波形につき
説明すると、この回路は主として第２実施例の論理レベ
ルによる誤り検出回路に使用され、排他的論理和（EXOR
で表示）回路により行なわれ、その動作波形に示すよう
に、入力１と入力２が不一致の場合“H"出力が発生す
る。
説明すると、この回路は主として第２実施例の論理レベ
ルによる誤り検出回路に使用され、排他的論理和（EXOR
で表示）回路により行なわれ、その動作波形に示すよう
に、入力１と入力２が不一致の場合“H"出力が発生す
る。
なお、第１実施例の誤り検出回路も排他的論理和回路
でも構成できるが、差動増幅器を用いた比較回路により
所定以上の差を検出した場合に出力を発生する回路によ
り実現できる。
でも構成できるが、差動増幅器を用いた比較回路により
所定以上の差を検出した場合に出力を発生する回路によ
り実現できる。
第５図の（ｃ）には制御信号発生回路の例が示され、
この場合も比較動作と比較結果に応じて異なるレベルの
出力を発生する機能を差動増幅器により構成したもので
ある。
この場合も比較動作と比較結果に応じて異なるレベルの
出力を発生する機能を差動増幅器により構成したもので
ある。
最後に第５図の（ｄ）に識別レベル電圧発生回路の例
が示され、この回路も制御信号発生回路の出力を一方の
入力として受取り、他方の入力として基準電圧を受取っ
て、制御信号の入力に応じて異なる出力を発生する回路
を差動増幅器により構成し、その差動増幅器の出力をト
ランジスタに入力し、そのエミッタ側から分圧抵抗によ
り所定の電圧差を有する３つの識別レベルVref＋△V,Vr
ef,Vref−△Ｖを得ることができる。
が示され、この回路も制御信号発生回路の出力を一方の
入力として受取り、他方の入力として基準電圧を受取っ
て、制御信号の入力に応じて異なる出力を発生する回路
を差動増幅器により構成し、その差動増幅器の出力をト
ランジスタに入力し、そのエミッタ側から分圧抵抗によ
り所定の電圧差を有する３つの識別レベルVref＋△V,Vr
ef,Vref−△Ｖを得ることができる。
また、第６図に各誤り検出回路の検出出力をカウンタ
で積算する場合の制御信号発生回路35（制御信号発生回
路45も同様）の詳細構成例を示す。
で積算する場合の制御信号発生回路35（制御信号発生回
路45も同様）の詳細構成例を示す。
第６図（ａ）において、60,61はカウンタ、62は減算
器を表す。カウンタ60には第１誤り検出回路33の検出出
力が入力され、カウンタ61には第２誤り検出回路34の検
出出力が入力される。各誤り検出回路内の排他的論理和
回路（第５図（ｂ）参照）から“H"が出力されると、カ
ウンタ60,61では計数値の歩進を行なう。カウンタ60,61
の各計数出力は所定の時間間隔（例えば１秒毎）に減算
器62に入力され、２つの計数出力の減算が行なわれる。
器を表す。カウンタ60には第１誤り検出回路33の検出出
力が入力され、カウンタ61には第２誤り検出回路34の検
出出力が入力される。各誤り検出回路内の排他的論理和
回路（第５図（ｂ）参照）から“H"が出力されると、カ
ウンタ60,61では計数値の歩進を行なう。カウンタ60,61
の各計数出力は所定の時間間隔（例えば１秒毎）に減算
器62に入力され、２つの計数出力の減算が行なわれる。
識別レベル電圧発生回路36は、この減算器62の減算結
果に応じて３つの識別レベルVref＋△V,Vref,Vref−△
Ｖを得る。この場合の識別レベル電圧発生回路36は、例
えば第５図（ｄ）の差動増幅器をディジタル−アナログ
変換器に置き換えたもので構成する。減算器62から供給
される減算結果をこのディジタル−アナログ変換器によ
って所定の電圧値に変換することにより、減算結果に応
じた３つの識別レベルVref＋△V,Vref,Vref−△Ｖを得
ることができる。
果に応じて３つの識別レベルVref＋△V,Vref,Vref−△
Ｖを得る。この場合の識別レベル電圧発生回路36は、例
えば第５図（ｄ）の差動増幅器をディジタル−アナログ
変換器に置き換えたもので構成する。減算器62から供給
される減算結果をこのディジタル−アナログ変換器によ
って所定の電圧値に変換することにより、減算結果に応
じた３つの識別レベルVref＋△V,Vref,Vref−△Ｖを得
ることができる。
また、第６図（ｂ）に制御信号発生回路35の別構成例
が示され、63はアップダウンカウンタを表す。このアッ
プダウンカウンタ63は、第１誤り検出回路33の検出出力
に応じて加算計数動作を行ない、第２誤り検出回路34の
検出出力に応じて減算計数動作を行なう。第６図（ａ）
に示した例では、所定の時間間隔でカウンタ60,61をリ
セットする必要はあるが、アップダウンカウンタ63を用
いることにより自動的に（リセット動作なしに）収束さ
せて、３つの識別レベルVref＋△V,Vref,Vref−△Ｖを
得ることができる。
が示され、63はアップダウンカウンタを表す。このアッ
プダウンカウンタ63は、第１誤り検出回路33の検出出力
に応じて加算計数動作を行ない、第２誤り検出回路34の
検出出力に応じて減算計数動作を行なう。第６図（ａ）
に示した例では、所定の時間間隔でカウンタ60,61をリ
セットする必要はあるが、アップダウンカウンタ63を用
いることにより自動的に（リセット動作なしに）収束さ
せて、３つの識別レベルVref＋△V,Vref,Vref−△Ｖを
得ることができる。
更に、第６図（ｃ）に制御信号発生回路35の別構成例
が示され、64,65はカウンタ、66は減算器、67は加算
器、68はＤ型フリップフロップ回路（F.F.）を表す。カ
ウンタ64,65で第１誤り検出回路33,第２誤り検出回路34
の各検出出力に応じた計数値の歩進を行ない、減算器66
でこれらを減算する。加算器67では、この減算器66の減
算結果とＤ型フリップフロップ68に保持された加算器67
自身の出力結果を加算して出力する。これらの各構成に
って、アップダウンカウンタ63と同等の機能を果たすこ
とができるが、カウンタ64,65の計数動作がアップダウ
ンカウンタ63の動作に比べて高速であることから、制御
信号発生回路35の動作速度を高速化できるメリットがあ
る。
が示され、64,65はカウンタ、66は減算器、67は加算
器、68はＤ型フリップフロップ回路（F.F.）を表す。カ
ウンタ64,65で第１誤り検出回路33,第２誤り検出回路34
の各検出出力に応じた計数値の歩進を行ない、減算器66
でこれらを減算する。加算器67では、この減算器66の減
算結果とＤ型フリップフロップ68に保持された加算器67
自身の出力結果を加算して出力する。これらの各構成に
って、アップダウンカウンタ63と同等の機能を果たすこ
とができるが、カウンタ64,65の計数動作がアップダウ
ンカウンタ63の動作に比べて高速であることから、制御
信号発生回路35の動作速度を高速化できるメリットがあ
る。
上述した第６図（ａ），（ｂ），（ｃ）のように、第
１誤り検出回路33,第２誤り検出回路34の各検出出力を
直接カウンタで計数することにより、電圧誤差等を含ま
ない精度の高い誤り検出動作が可能になる。特に、誤り
発生頻度が低い場合（例えば誤り率が１×10-8程度）に
は、第１誤り検出回路33,第２誤り検出回路34の各検出
出力の差を電圧レベルで表すことが困難になるため、カ
ウンタを用いたこれらの方法が有効となる。
１誤り検出回路33,第２誤り検出回路34の各検出出力を
直接カウンタで計数することにより、電圧誤差等を含ま
ない精度の高い誤り検出動作が可能になる。特に、誤り
発生頻度が低い場合（例えば誤り率が１×10-8程度）に
は、第１誤り検出回路33,第２誤り検出回路34の各検出
出力の差を電圧レベルで表すことが困難になるため、カ
ウンタを用いたこれらの方法が有効となる。
請求項１の発明によれば、どのような伝送路符号を用
いる装置においても、識別レベルの調整を必要とせず、
温度変化，経年変化，受信信号の変化や、雑音の変化に
よる信号のアイ開口の変化等に対応する最適識別レベル
の変化に対し、常に対応する最適識別レベルになるよう
に制御され、通信機や再生中継器等の低コスト化，無調
整化，高信頼化等を達成することができる。
いる装置においても、識別レベルの調整を必要とせず、
温度変化，経年変化，受信信号の変化や、雑音の変化に
よる信号のアイ開口の変化等に対応する最適識別レベル
の変化に対し、常に対応する最適識別レベルになるよう
に制御され、通信機や再生中継器等の低コスト化，無調
整化，高信頼化等を達成することができる。
また、請求項２の発明によれば、請求項１の発明にお
ける誤り検出頻度をカウンタで計数することにより、精
度の高い制御動作が可能になり、特にこの誤り検出頻度
が小さい場合に有効となる。
ける誤り検出頻度をカウンタで計数することにより、精
度の高い制御動作が可能になり、特にこの誤り検出頻度
が小さい場合に有効となる。
第１図は本発明の基本的構成図、 第２図は本発明の原理説明図、 第３図は本発明の第１実施例の構成図、 第４図は本発明の第２実施例の構成図、 第５図は実施例の各部の具体的構成図、 第６図は実施例の具体的構成図、 第７図は従来例の構成図である。 図において、 10は第１副識別部、 11は主識別部、 12は第２副識別部、 13は第１誤り検出部、 14は第２誤り検出部、 15は制御信号発生部、 16は識別レベル発生部である。
Claims (2)
- 【請求項１】ディジタル信号の再生中継等の識別回路に
おける最適識別レベル制御方式において、 入力信号を基準識別レベル（Vref）で識別する主識別部
（11）と、第１副識別レベル（Vref＋△Ｖ）で識別する
第１副識別部（10）と、第２副識別レベル（Vref−△
Ｖ）で識別する第２副識別部（12）と、第１副識別部
（10）の出力信号と判別入力（17）とにより入力信号の
第１の誤りを検出する第１誤り検出部（13）と、第２副
識別部（12）の出力信号と判別入力（17）とにより入力
信号の第２の誤りを検出する第２誤り検出部（14）とを
備え、 第１と第２の誤り検出部からの各検出信号に基づいて制
御信号発生部（15）において制御信号を発生し、該制御
信号に応じて識別レベル発生部（16）において第１の誤
りと第２の誤りの発生数がほぼ等しくなるよう前記基準
識別レベル、第１副識別レベル及び第２副識別レベルを
発生することを特徴とする最適識別レベル制御方式。 - 【請求項２】請求項１記載の最適識別レベル制御方式に
おいて、前記第１の誤り，第２の誤りのそれぞれをカウ
ンタで計数し、これらの計数結果に基づいて前記識別レ
ベル発生部（16）による前記基準識別レベル，第１副識
別レベル及び第２副識別レベルの発生を行なうことを特
徴とする最適識別レベル制御方式。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63303212A JP2530904B2 (ja) | 1988-02-22 | 1988-11-30 | 最適識別レベル制御方式 |
| CA000591121A CA1306774C (en) | 1988-02-22 | 1989-02-15 | Circuit for generating discrimination level voltage |
| US07/313,506 US5001726A (en) | 1988-02-22 | 1989-02-22 | Circuit for generating discrimination voltage level |
| EP89103086A EP0330177B1 (en) | 1988-02-22 | 1989-02-22 | Circuit for generating discrimination level voltage |
| DE89103086T DE68910847T2 (de) | 1988-02-22 | 1989-02-22 | Schaltung zum Erzeugen einer Diskriminator-Vergleichsspannung. |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3928288 | 1988-02-22 | ||
| JP63-39282 | 1988-02-22 | ||
| JP63303212A JP2530904B2 (ja) | 1988-02-22 | 1988-11-30 | 最適識別レベル制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01286656A JPH01286656A (ja) | 1989-11-17 |
| JP2530904B2 true JP2530904B2 (ja) | 1996-09-04 |
Family
ID=26378616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63303212A Expired - Fee Related JP2530904B2 (ja) | 1988-02-22 | 1988-11-30 | 最適識別レベル制御方式 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5001726A (ja) |
| EP (1) | EP0330177B1 (ja) |
| JP (1) | JP2530904B2 (ja) |
| CA (1) | CA1306774C (ja) |
| DE (1) | DE68910847T2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2598913Y2 (ja) * | 1992-07-27 | 1999-08-23 | ミツミ電機株式会社 | データスライサ |
| US5608762A (en) * | 1993-06-30 | 1997-03-04 | Spectralink Corporation | Apparatus and method for automatic discriminator compensation in a FSK receiver |
| DE4421083C2 (de) * | 1994-06-16 | 1996-04-11 | Volkswagen Ag | Verfahren zur Überwachung einer seriellen Übertragung von digitalen Daten auf einer Ein-Draht-Multiplexverbindung zwischen untereinander kommunizierenden Signalverarbeitungsgeräten |
| US5459762A (en) * | 1994-09-16 | 1995-10-17 | Rockwell International Corporation | Variable multi-threshold detection for 0.3-GMSK |
| JP3551393B2 (ja) * | 1995-03-20 | 2004-08-04 | 富士通株式会社 | 識別回路 |
| US6038260A (en) * | 1996-01-05 | 2000-03-14 | International Business Machines Corporation | Method and apparatus for transposing differential signals onto a set of binary signals to increase the information-carrying capacity of the original set of signals |
| US5859461A (en) * | 1997-03-28 | 1999-01-12 | International Business Machines Corporation | Method and apparatus for interfacing integrated circuits having different supply voltages |
| JP4019555B2 (ja) * | 1999-05-25 | 2007-12-12 | Ｋｄｄｉ株式会社 | 光受信装置及び方法 |
| JP3652995B2 (ja) * | 2001-03-16 | 2005-05-25 | 日本電気株式会社 | クロックデータ再生回路の識別電圧制御回路と識別電圧制御方法及び光受信装置、識別電圧制御プログラム |
| US20050149791A1 (en) * | 2002-12-05 | 2005-07-07 | Fujitsu Limited | Digital signal receiving apparatus, an optical transmission apparatus therewith, and a discriminating point control method |
| GB2401291B (en) * | 2003-05-01 | 2005-12-28 | Phyworks Ltd | Receiver |
| KR100546327B1 (ko) * | 2003-06-03 | 2006-01-26 | 삼성전자주식회사 | 피드백 제어 시스템 및 방법 |
| US7352307B2 (en) * | 2006-02-09 | 2008-04-01 | Atmel Corporation | Comparator chain offset reduction |
| WO2008136301A1 (ja) * | 2007-04-27 | 2008-11-13 | Advantest Corporation | 試験装置および試験方法 |
| US9086393B2 (en) * | 2009-10-13 | 2015-07-21 | Ngk Spark Plug Co., Ltd. | Sensor control device and sensor control method |
| CN102754349B (zh) * | 2010-02-19 | 2014-11-19 | 古河电气工业株式会社 | 脉冲接收机和脉冲串信号的接收方法 |
| JP5067442B2 (ja) * | 2010-05-14 | 2012-11-07 | 株式会社デンソー | 素子インピーダンス検出装置及びセンサユニット |
| US8885695B1 (en) | 2013-06-26 | 2014-11-11 | Global Unichip Corporation | Receiver circuit |
| US9071477B2 (en) | 2013-10-09 | 2015-06-30 | Global Unichip Corporation | Method and associated processing module for interconnection system |
| US10446255B2 (en) * | 2016-06-13 | 2019-10-15 | International Business Machines Corporation | Reference voltage calibration in memory during runtime |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4161628A (en) * | 1978-01-31 | 1979-07-17 | Harris Corporation | Technique for tracking amplitude fades for multi-amplitude signalling |
| US4180704A (en) * | 1978-06-28 | 1979-12-25 | International Business Machines Corporation | Detection circuit for a bi-directional, self-imaging grating detector |
| US4326169A (en) * | 1980-03-07 | 1982-04-20 | Bell Telephone Laboratories, Incorporated | Adaptive decision level circuit |
| JPS5789362A (en) * | 1980-11-26 | 1982-06-03 | Fujitsu Ltd | Automatic adjusting circuit for discrimination level |
| JPS58105641A (ja) * | 1981-12-17 | 1983-06-23 | Fujitsu Ltd | 光受信回路 |
| JPS59257A (ja) * | 1982-06-25 | 1984-01-05 | Pioneer Electronic Corp | デイジタル変調信号読取装置 |
| US4535294A (en) * | 1983-02-22 | 1985-08-13 | United Technologies Corporation | Differential receiver with self-adaptive hysteresis |
| US4575863A (en) * | 1983-12-22 | 1986-03-11 | Motorola, Inc. | Fast recovery bias circuit |
| JPS60178751A (ja) * | 1984-02-24 | 1985-09-12 | Fujitsu Ltd | 信号劣化検出回路 |
| US4631737A (en) * | 1984-12-06 | 1986-12-23 | Motorola, Inc. | Self biasing direct coupled data limiter |
| US4575683A (en) * | 1985-04-10 | 1986-03-11 | Harris Corporation | Apparatus and method for removing an offset signal |
| JPH0740697B2 (ja) * | 1986-05-20 | 1995-05-01 | 日本電気株式会社 | 識別回路 |
-
1988
- 1988-11-30 JP JP63303212A patent/JP2530904B2/ja not_active Expired - Fee Related
-
1989
- 1989-02-15 CA CA000591121A patent/CA1306774C/en not_active Expired - Lifetime
- 1989-02-22 US US07/313,506 patent/US5001726A/en not_active Expired - Lifetime
- 1989-02-22 EP EP89103086A patent/EP0330177B1/en not_active Expired - Lifetime
- 1989-02-22 DE DE89103086T patent/DE68910847T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01286656A (ja) | 1989-11-17 |
| US5001726A (en) | 1991-03-19 |
| EP0330177A3 (en) | 1990-11-28 |
| DE68910847T2 (de) | 1994-04-28 |
| CA1306774C (en) | 1992-08-25 |
| EP0330177B1 (en) | 1993-11-24 |
| EP0330177A2 (en) | 1989-08-30 |
| DE68910847D1 (de) | 1994-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2530904B2 (ja) | 最適識別レベル制御方式 | |
| US6513136B1 (en) | Communications receiver arrangement | |
| US3991379A (en) | Logic level decoding circuit | |
| JPH0775356B2 (ja) | 光受信器 | |
| US4074127A (en) | Optical PCM group transmission repeating system | |
| GB1469465A (en) | Detection of errors in digital information transmission systems | |
| US4630290A (en) | Squelch signal generator capable of generating a squelch signal with a high reliability | |
| US6633605B1 (en) | Pulse code sequence analyzer | |
| US3686657A (en) | Device for distributing high-safety time bases | |
| EP0453081A1 (en) | Information signal processing method and apparatus | |
| JP3164904B2 (ja) | 入力信号断検出方式 | |
| JP2950171B2 (ja) | 受信アラーム回路ならびに再生中継装置 | |
| JPS59221026A (ja) | デジタル信号受信回路 | |
| JPS5924369B2 (ja) | 光受信回路 | |
| JPH11146022A (ja) | マンチェスタ符号誤り検出回路及び受信回路 | |
| JPH02137550A (ja) | 受信系最適化方式 | |
| JPS60197051A (ja) | デイジタル中継装置 | |
| JP2723113B2 (ja) | 半導体レーザの良否判別装置 | |
| JPH05152863A (ja) | 光受信器 | |
| SU886314A1 (ru) | Синхроселектор | |
| JP2001217880A (ja) | 受信器の識別レベル制御回路 | |
| JP3961253B2 (ja) | バースト光受信装置 | |
| JPH11261653A (ja) | 信号品質監視回路 | |
| JPS601990B2 (ja) | 障害探索装置 | |
| SU932642A1 (ru) | Устройство тактовой синхронизации |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |