JPH11146022A - マンチェスタ符号誤り検出回路及び受信回路 - Google Patents

Abstract

(57)【要約】 【課題】 符号誤り検出回路及び受信回路に関し、伝送
路符号にマンチェスタ符号を適用しているシステムに適
合する、マンチェスタ符号誤り検出回路及び受信回路を
提供する。 【解決手段】 マンチェスタ符号化された受信信号を再
生した信号を３ビットのシフト・レジスタに供給し、該
３ビットのシフト・レジスタを構成する各々のフリップ
・フロップの出力を取り出し、該取り出された出力を出
力反転の論理和回路及び論理積回路に入力し、該出力反
転の論理和回路及び論理積回路の出力の論理和回路によ
って演算することにより、マンチェスタ符号誤り検出回
路を構成する。又、受信信号を再生した信号を上記マン
チェスタ符号誤り検出回路に供給することを特徴とする
受信回路。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、符号誤り検出回路
及び受信回路に係り、特に、伝送路符号にマンチェスタ
符号を適用しているシステムに適合する、マンチェスタ
符号誤り検出回路及びマンチェスタ符号誤り検出回路を
適用した受信回路に関する。

【０００２】データの“０”と“１”を伝送するデジタ
ル伝送路において、データの“０”と“１”をそのまま
伝送しないで、なんらかの符号変換をしてから伝送する
方式がある。

【０００３】そのうち、データの“０”を“０１”に変
換し、データの“１”を“１０”に変換する伝送路符号
をマンチェスタ符号と呼ぶ。マンチェスタ符号を適用し
て伝送する場合、１ビットのデータを２ビット表現する
ので、伝送レートを上げて伝送することになる。

【０００４】ところで、伝送路レートが高い伝送システ
ムではその分だけ帯域が広い受信装置が必要になる。こ
のため、受信装置では帯域が広い分だけ雑音レベルが高
くなる。一方、伝送符号のレベルはそれとは無関係に一
定に設定されるのが通常である。

【０００５】このため、受信装置における信号対雑音比
が低下して、符号の識別誤りが増加する、即ち、符号誤
り率が劣化することになる。従って、マンチェスタ符号
を適用した場合、符号誤りを的確に検出できることが重
要になる。

【０００６】

【従来の技術】従来、マンチェスタ符号を適用した場合
の符号誤り検出回路は実用化されてはいない。

【０００７】

【発明が解決しようとする課題】本発明は、かかる問題
点に鑑み、伝送路符号にマンチェスタ符号を適用してい
るシステムに適合する、マンチェスタ符号誤り検出回路
及びマンチェスタ符号誤り検出回路を適用した受信回路
を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明では、再生した受
信信号を３ビット縦続に接続したフリップ・フロップ、
即ち３ビットのシフト・レジスタに通し、該３ビットの
フリップ・フロップの出力が同一符号になっているか否
かを判定して、該３ビットのフリップ・フロップの出力
が同一符号になっていることを検出することによって、
符号誤りの検出を行なう。

【０００９】マンチェスタ符号による符号変換をすれ
ば、データ“０”が「０１」に、データ“１”が「１
０」に変換されるので、符号変換後に「１」又は「０」
が連続するのは、データ“０１”が符号変換された「０
１１０」における「１１」とデータ“１０”が符号変換
された「１００１」における「００」しかない。

【００１０】即ち、マンチェスタ符号に変換されると同
一符号の連続は２ビット以下に限定される。ここで、例
えば、データ“０１”が符号変換された「０１１０」に
おいて、４ビット目の「０」が「１」に誤って識別され
たり、データ“１０”が符号変換された「１００１」に
おいて、４ビット目の「１」が「０」に誤って識別され
ると同一符号が３ビット連続することになる。つまり、
同一符号が３ビット以上連続する場合には必ず符号誤り
が生じていることになる。

【００１１】従って、再生信号を３ビットのフリップ・
フロップに通して、該３ビットのフリップ・フロップの
出力が同一符号になっているか否かを判定すれば、符号
誤りが生じているか否かを判定することができる。即
ち、符号誤りを検出することが可能になる。

【００１２】

【発明の実施の形態】図１は、本発明の第一の実施の形
態で、光伝送システムを例に受信回路を図示している。

【００１３】図１において、１は受信信号を再生する受
信部、２は再生信号を通すシフト・レジスタ部、３は該
シフトレジスタ部を構成する各々のフリップ・フロップ
の出力が同一符号であるか否かを判定して符号誤りを検
出する符号誤り検出部である。

【００１４】該受信部１は、フォト・ダイオード１１、
等化増幅回路（図ではＥＱＬと略記している。）１２、
該等化増幅回路の出力を識別して再生する識別再生回路
１３（図ではＲＥＧと略記している。）及び該等化増幅
回路の出力からタイミング成分を抽出するタイミング抽
出回路１４（図ではＴＩＭと略記している。）によって
構成される。

【００１５】尚、該受信部１は、従来の光伝送システム
における受信回路そのものである。該シフト・レジスタ
部２は、３ビットのフリップ・フロップ２１、フリップ
・フロップ２２、フリップ・フロップ２３によって構成
される。

【００１６】該符号誤り検出部３は、出力反転の論理和
回路３１、論理積回路３２及び論理和回路３３によって
構成される。受信された光信号はフォト・ダイオード１
１によって電気信号に変換されて、受信部１の等化増幅
回路１２に入力される。該等化増幅回路１２において識
別再生及びタイミング抽出に必要なだけ波形等化がなさ
れ、該等化増幅回路１２の出力は該識別再生回路１３及
び該タイミング抽出回路１４に供給される。

【００１７】該タイミング抽出回路１４は、該等化増幅
回路１２の出力からタイミング成分を抽出して該識別再
生回路１３及び該シフト・レジスタ部にクロックとして
供給する。

【００１８】該識別再生回路１３は、該タイミング抽出
回路１４から供給されるクロックを時間基準にして、該
等化増幅回路１２の出力を識別再生し、再生信号を出力
する。

【００１９】該受信部１の識別再生回路１３が出力する
再生信号を受けた該シフト・レジスタ部２は、該受信部
１のタイミング抽出回路１４が供給するクロックによっ
て再生信号をフリップ・フロップ２１、フリップ・フロ
ップ２２及びフリップ・フロップ２３に書き込んでい
く。

【００２０】該シフト・レジスタ部２を構成する３ビッ
トのフリップ・フロップの出力は該符号誤り検出部３を
構成する該出力反転の論理和回路３１及び論理積回路３
２に供給される。

【００２１】もし、該３ビットのフリップ・フロップ２
１、２２及び２３の出力が全て「０」である場合には、
該出力反転の論理和回路３１が“１”を出力し、該３ビ
ットのフリップ・フロップ２１、２２及び２３の出力が
全て「１」である場合には、該論理積回路３２が“１”
を出力する。

【００２２】従って、該３ビットのフリップ・フロップ
２１、２２及び２３の出力が全て同一符号であれば、符
号誤り検出部３は“１”を出力するので、符号誤りを検
出することができる。

【００２３】ここで、例えば、データ“０１”が符号変
換された「０１１０」における３ビット目の「１」が
「０」に誤った場合には「０１００」なって、次に
「０」がこないと同一符号の３ビット連続とはならな
い。この場合には図１の構成では符号誤りを検出できな
いことになる。しかし、符号誤りは確率事象であり、符
号誤りによって同一符号の３ビット連続は或る確率で生
ずるので、実用的には図１の構成によってマンチェスタ
符号の符号誤りを必ず検出することができる。

【００２４】そして、上記のような誤りパターンまで検
出しようとしても、元のデータにおする“０”と“１”
の発生に規則性がない限り不可能であるし、元のデータ
に規則性があるにしても、その規則を勘案した符号誤り
検出回路は複雑な構成にならざるをえない。

【００２５】従って、図１の構成は、実用的にマンチェ
スタ符号の符号誤りを必ず検出でき、且つ、構成が極め
て簡易であるという意味で有利な構成である。図２は、
本発明の第二の実施の形態で、光伝送システムを例に受
信回路を示している。

【００２６】図２において、１は受信信号を再生する受
信部、２は再生信号を通すシフト・レジスタ部、３は該
シフトレジスタ部を構成する各々のフリップ・フロップ
の出力が同一符号であるか否かを判定して符号誤りを検
出する符号誤り検出部、４は該符号誤り検出部３の符号
誤り検出信号を積分して警報を出力する警報出力部であ
る。

【００２７】該受信部１は、フォト・ダイオード１１、
等化増幅回路（図ではＥＱＬと略記している。）１２、
識別再生回路１３及び該等化増幅回路の出力からタイミ
ング成分を抽出するタイミング抽出回路１４によって構
成される。

【００２８】尚、該受信部１は、従来の光伝送システム
における受信回路そのものである。該シフト・レジスタ
部２は、３ビットのフリップ・フロップ２１、フリップ
・フロップ２２、フリップ・フロップ２３によって構成
される。

【００２９】該符号誤り検出部３は、出力反転の論理和
回路３１、論理積回路３２及び論理和回路３３によって
構成される。該警報出力部４は、ダイオード４１、充電
コンデンサ４２、コンパレータ４３及び該コンパレータ
４３に基準電圧を供給する基準電圧源４４によって構成
される。

【００３０】受信された光信号はフォト・ダイオード１
１によって電気信号に変換されて、受信部１の等化増幅
回路１２に入力される。該等化増幅回路１２において識
別再生及びタイミング抽出に必要なだけ波形等化がなさ
れ、該等化増幅回路１２の出力は該識別再生回路１３及
び該タイミング抽出回路１４に供給される。

【００３１】該タイミング抽出回路１４は、該等化増幅
回路１２の出力からタイミング成分を抽出して該識別再
生回路１３及び該シフト・レジスタ部にクロックとして
供給する。

【００３２】該識別再生回路１３は、該タイミング抽出
回路１４から供給されるクロックを時間基準にして、該
等化増幅回路１２の出力を識別再生し、再生信号を出力
する。

【００３３】該受信部１の識別再生回路１３が出力する
再生信号を受けた該シフト・レジスタ部２は、該受信部
１のタイミング抽出回路１４が供給するクロックによっ
て再生信号をフリップ・フロップ２１、フリップ・フロ
ップ２２及びフリップ・フロップ２３に書き込んでい
く。

【００３４】該シフト・レジスタ部２を構成する３ビッ
トのフリップ・フロップの出力は該符号誤り検出部３を
構成する該出力反転の論理和回路３１及び論理積回路３
２に供給される。

【００３５】もし、該３ビットのフリップ・フロップ２
１、２２及び２３の出力が全て「０」である場合には、
該出力反転の論理和回路３１が“１”を出力し、該３ビ
ットのフリップ・フロップ２１、２２及び２３の出力が
全て「１」である場合には、該論理積回路３２が“１”
を出力する。

【００３６】従って、該３ビットのフリップ・フロップ
２１、２２及び２３の出力が全て同一符号であれば、符
号誤り検出部３は“１”を出力するので、符号誤りを検
出することができる。

【００３７】該符号誤り検出部３の出力である符号誤り
検出信号“１”は、該３ビットのフリップ・フロップ２
１、２２及び２３の出力が同一符号になったタイミング
にだけ出力され、保持はされない。

【００３８】該警報出力部４は、該符号誤り検出部３が
出力する符号誤り検出信号を積分して、積分された電圧
が該基準電圧源の電圧を越えると該コンパレータ４３か
ら警報“１”を出力する。

【００３９】尚、例えば、データ“０１”が符号変換さ
れた「０１１０」における３ビット目の「１」が「０」
に誤った場合には「０１００」なって、次に「０」がこ
ないと同一符号の３ビット連続とはならないので、図１
の構成では符号誤りを検出できないが、実用的には図１
の構成によってマンチェスタ符号の符号誤りを必ず検出
することができる。

【００４０】その符号誤り検出信号“１”を警報出力部
４のダイオード４１と充電コンデンサ４２で積分するの
で、該充電コンデンサ４２の端子電圧は上昇してゆき、
該基準電圧源４４の電圧より高くなる。その時に該コン
パレータ４３は“１”を警報として出力する。

【００４１】従って、図２の構成は、実用的にマンチェ
スタ符号の符号誤りを必ず検出でき、符号誤りの頻度を
積分して警報を出力することができ、且つ、構成が極め
て簡易であるという意味で有利な構成であるといえる。

【００４２】尚、図２の構成では警報出力部をアナログ
的に積分してコンパレータで積分値と基準電圧を比較す
る構成で示しているが、カウンタを適用して所定のカウ
ント値になったら警報を出力させることも可能である。

【００４３】図３は、本発明の第三の実施の形態で、光
伝送システムを例に受信回路を示している。図３におい
て、１は受信信号を再生する受信部、２は再生信号を通
すシフト・レジスタ部、３ａは該シフトレジスタ部を構
成する各々のフリップ・フロップの出力が同一符号であ
るか否かを判定して符号誤りを検出する符号誤り検出部
である。

【００４４】該受信部１は、フォト・ダイオード１１、
等化増幅回路（図ではＥＱＬと略記している。）１２、
識別再生回路１３及び該等化増幅回路の出力からタイミ
ング成分を抽出するタイミング抽出回路１４によって構
成される。

【００４５】尚、該受信部１は、従来の光伝送システム
における受信回路そのものである。該シフト・レジスタ
部２は、３ビットのフリップ・フロップ２１、フリップ
・フロップ２２、フリップ・フロップ２３によって構成
される。

【００４６】該符号誤り検出部３ａは、論理和回路３
３、抵抗３４−１乃至３４−５、演算増幅器３５、コン
パレータ３６−１及び３６−２、基準電圧源３７−及び
３７−２によって構成される。

【００４７】受信された光信号はフォト・ダイオード１
１によって電気信号に変換されて、受信部１の等化増幅
回路１２に入力される。該等化増幅回路１２において識
別再生及びタイミング抽出に必要なだけ波形等化がなさ
れ、該等化増幅回路１２の出力は該識別再生回路１３及
び該タイミング抽出回路１４に供給される。

【００４８】該タイミング抽出回路１４は、該等化増幅
回路１２の出力からタイミング成分を抽出して該識別再
生回路１３及び該シフト・レジスタ部にクロックとして
供給する。

【００４９】該識別再生回路１３は、該タイミング抽出
回路１４から供給されるクロックを時間基準にして、該
等化増幅回路１２の出力を識別再生し、再生信号を出力
する。

【００５０】該受信部１の識別再生回路１３が出力する
再生信号を受けた該シフト・レジスタ部２は、該受信部
１のタイミング抽出回路１４が供給するクロックによっ
て再生信号をフリップ・フロップ２１、フリップ・フロ
ップ２２及びフリップ・フロップ２３に書き込んでい
く。

【００５１】該シフト・レジスタ部２を構成する３ビッ
トのフリップ・フロップの出力は該符号誤り検出部３ａ
に供給される。該符号誤り検出部３ａにおいて、抵抗３
４−１乃至３４−５と演算増幅器３５は加算増幅器を構
成する。該加算増幅器の出力は、該３ビットのフリップ
・フロップの出力が“１”で同一符号の時に最高にな
り、該３ビットのフリップ・フロップの出力が“０”で
同一符号の時に最低になり、“１”を出力するフリップ
・フロップの数が多いほど高い。

【００５２】従って、該基準電圧源３７−１の電圧を、
該３ビットのフリップ・フロップの出力が全て“１”の
時の該加算増幅器の出力電圧と該３ビットのフリップ・
フロップのうち２ビットの出力が“１”の時の該加算増
幅器の出力電圧との中間の電圧に設定しておけば、該３
ビットのフリップ・フロップの出力が全て“１”になっ
たこと、即ち、符号誤りが生じていることを検出でき
る。

【００５３】同様に、該基準電圧源３７−２の電圧を、
該３ビットのフリップ・フロップの出力が全て“０”の
時の該加算増幅器の出力電圧と該３ビットのフリップ・
フロップのうち２ビットの出力が“０”の時の該加算増
幅器の出力電圧との中間の電圧に設定しておけば、該３
ビットのフリップ・フロップの出力が全て“０”になっ
たこと、即ち、符号誤りが生じていることを検出でき
る。

【００５４】そして、上記いずれの場合にも該論理和回
路３３は“１”を出力する。尚、例えば、データ“０
１”が符号変換された「０１１０」における３ビット目
の「１」が「０」に誤った場合には「０１００」なっ
て、次に「０」がこないと同一符号の３ビット連続とは
ならないので、図１の構成では符号誤りを検出できない
が、実用的には図１の構成によってマンチェスタ符号の
符号誤りを必ず検出することができる。

【００５５】従って、図３の構成は、実用的にマンチェ
スタ符号の符号誤りを必ず検出でき、且つ、構成が極め
て簡易であるという意味で有利な構成であるといえる。
尚、上記では符号誤り検出信号は“１”が高い電圧レベ
ルで、“０”が低い電圧レベルであることを想定して説
明しているが、電圧レベルが逆転している場合にはコン
パレータ３６−１とコンパレータ３６−２の入力端子を
逆転させれば全く同じ動作をさせることができる。

【００５６】即ち、該加算増幅器の出力を、該３ビット
のシフト・レジスタの出力が全て“１”の時の該加算増
幅器の出力と該３ビットのシフト・レジスタの出力のう
ち２ビットが“１”の場合の中間の電圧に設定した基準
電圧源を有する第一のコンパレータと、該３ビットのシ
フト・レジスタの出力が全て“０”の時の該加算増幅器
の出力と該３ビットのシフト・レジスタの出力のうち２
ビットが“０”の場合の中間の電圧に設定した基準電圧
源を有する第二のコンパレータに供給し、該第一及び第
二のコンパレータの出力の論理和回路によって演算すれ
ばよい。

【００５７】又、図３の構成では、３ビットのフリップ
・フロップの出力をアナログ的に加算して、該加算値が
所定の値以上又は別の所定の値以下であることを判定す
る構成を示しているが、３ビットのフリップ・フロップ
の出力をデジタル的に加算し、該加算値が所定の値以上
又は別の所定の値以下であることを判定する構成によっ
ても、全く同じ動作を実現することができる。

【００５８】図４は、本発明の第四の実施の形態で、光
伝送システムを例に受信回路を示している。図４におい
て、１は受信信号を再生する受信部、２は再生信号を通
すシフト・レジスタ部、３ａは該シフトレジスタ部を構
成する各々のフリップ・フロップの出力が同一符号であ
るか否かを判定して符号誤りを検出する符号誤り検出
部、４は該符号誤り検出部３の符号誤り検出信号を積分
して警報を出力する警報出力部である。

【００５９】該受信部１は、フォト・ダイオード１１、
等化増幅回路（図ではＥＱＬと略記している。）１２、
識別再生回路１３及び該等化増幅回路の出力からタイミ
ング成分を抽出するタイミング抽出回路１４によって構
成される。

【００６０】尚、該受信部１は、従来の光伝送システム
における受信回路そのものである。該シフト・レジスタ
部２は、３ビットのフリップ・フロップ２１、フリップ
・フロップ２２、フリップ・フロップ２３によって構成
される。

【００６１】該符号誤り検出部３ａは、論理和回路３
３、抵抗３４−１乃至３４−５、演算増幅器３５、コン
パレータ３６−１及び３６−２、基準電圧源３７−及び
３７−２によって構成される。

【００６２】該警報出力部４は、ダイオード４１、充電
コンデンサ４２、コンパレータ４３及び該コンパレータ
４３に基準電圧を供給する基準電圧源４４によって構成
される。

【００６３】受信された光信号はフォト・ダイオード１
１によって電気信号に変換されて、受信部１の等化増幅
回路１２に入力される。該等化増幅回路１２において識
別再生及びタイミング抽出に必要なだけ波形等化がなさ
れ、該等化増幅回路１２の出力は該識別再生回路１３及
び該タイミング抽出回路１４に供給される。

【００６４】該タイミング抽出回路１４は、該等化増幅
回路１２の出力からタイミング成分を抽出して該識別再
生回路１３及び該シフト・レジスタ部にクロックとして
供給する。

【００６５】該識別再生回路１３は、該タイミング抽出
回路１４から供給されるクロックを時間基準にして、該
等化増幅回路１２の出力を識別再生し、再生信号を出力
する。

【００６６】該受信部１の識別再生回路１３が出力する
再生信号を受けた該シフト・レジスタ部２は、該受信部
１のタイミング抽出回路１４が供給するクロックによっ
て再生信号をフリップ・フロップ２１、フリップ・フロ
ップ２２及びフリップ・フロップ２３に書き込んでい
く。

【００６７】該シフト・レジスタ部２を構成する３ビッ
トのフリップ・フロップの出力は該符号誤り検出部３ａ
に供給される。該符号誤り検出部３ａにおいて、抵抗３
４−１乃至３４−５と演算増幅器３５は加算増幅器を構
成する。該加算増幅器の出力は、該３ビットのフリップ
・フロップの出力が“１”で同一符号の時に最高にな
り、該３ビットのフリップ・フロップの出力が“０”で
同一符号の時に最低になり、“１”を出力するフリップ
・フロップの数が多いほど高い。

【００６８】従って、該基準電圧源３７−１の電圧を、
該３ビットのフリップ・フロップの出力が全て“１”の
時の該加算増幅器の出力電圧と該３ビットのフリップ・
フロップのうち２ビットの出力が“１”の時の該加算増
幅器の出力電圧との中間の電圧に設定しておけば、該３
ビットのフリップ・フロップの出力が全て“１”になっ
たこと、即ち、符号誤りが生じていることを検出でき
る。

【００６９】同様に、該基準電圧源３７−２の電圧を、
該３ビットのフリップ・フロップの出力が全て“９”の
時の該加算増幅器の出力電圧と該３ビットのフリップ・
フロップのうち２ビットの出力が“０”の時の該加算増
幅器の出力電圧との中間の電圧に設定しておけば、該３
ビットのフリップ・フロップの出力が全て“０”になっ
たこと、即ち、符号誤りが生じていることを検出でき
る。

【００７０】そして、上記いずれの場合にも該論理和回
路３３は“１”を出力する。尚、例えば、データ“０
１”が符号変換された「０１１０」における３ビット目
の「１」が「０」に誤った場合には「０１００」なっ
て、次に「０」がこないと同一符号の３ビット連続とは
ならないので、図１の構成では符号誤りを検出できない
が、実用的には図１の構成によってマンチェスタ符号の
符号誤りを必ず検出することができる。

【００７１】その符号誤り検出信号“１”を警報出力部
４のダイオード４１と充電コンデンサ４２で積分するの
で、該充電コンデンサ４２の端子電圧は上昇してゆき、
該基準電圧源４４の電圧より高くなる。その時に該コン
パレータ４３は“１”を警報として出力する。

【００７２】従って、図４の構成は、実用的にマンチェ
スタ符号の符号誤りを必ず検出でき、符号誤りの頻度を
積分して警報を出力することができ、且つ、構成が極め
て簡易であるという意味で有利な構成であるといえる。

【００７３】尚、上記では符号誤り検出信号は“１”が
高い電圧レベルで、“０”が低い電圧レベルであること
を想定して説明しているが、電圧レベルが逆転している
場合にはコンパレータ３６−１とコンパレータ３６−２
の入力端子を逆転させれば全く同じ動作をさせることが
できる。

【００７４】即ち、該加算増幅器の出力を、該３ビット
のシフト・レジスタの出力が全て“１”の時の該加算増
幅器の出力と該３ビットのシフト・レジスタの出力のう
ち２ビットが“１”の場合の中間の電圧に設定した基準
電圧源を有する第一のコンパレータと、該３ビットのシ
フト・レジスタの出力が全て“０”の時の該加算増幅器
の出力と該３ビットのシフト・レジスタの出力のうち２
ビットが“０”の場合の中間の電圧に設定した基準電圧
源を有する第二のコンパレータに供給し、該第一及び第
二のコンパレータの出力の論理和回路によって演算すれ
ばよい。

【００７５】又、図４の構成では誤り数の連続の判定に
アナログ回路を適用しており、警報出力の判定にもアナ
ログ的な技術を適用しているが、図２及び図３の説明に
おいて付記したように、デジタル的な技術によっても全
く同じ動作をさせることができることはいうまでもな
い。

【００７６】従って、上記マンチェスタ符号検出回路を
受信回路に付加することによって、マンチェスタ符号の
誤りを検出することができる。従って、マンチェスタ符
号を適用した通信システムの信頼性を高めることが可能
になる。

【００７７】尚、上記の説明では光伝送システムを例に
しているが、本発明が適用できる伝送システムはこれに
限定されることはない。

【００７８】

【発明の効果】本発明により、簡易な構成で確実にマン
チェスタ符号の符号誤りを検出することができる符号誤
り回路を実現することができる。

【００７９】又、符号誤り回路が出力する符号誤り検出
信号を積分することによって、符号誤りの程度を判定し
て警報を出力する機能も付加することができる。これら
により、マンチェスタ符号を適用した通信システムにお
ける再生信号の誤りを検出できるようになるので、マン
チェスタ符号を適用した通信システムの信頼度を高める
ことができる。

【図面の簡単な説明】

【図１】 本発明の第一の実施の形態。

【図２】 本発明の第二の実施の形態。

【図３】 本発明の第三の実施の形態。

【図４】 本発明の第四の実施の形態。

【符号の説明】

１ 受信部 ２ シフト・レジスタ部 ３ 符号誤り検出部 ４ 警報出力部 １１ フォト・ダイオード １２ 等化増幅回路 １３ 識別再生回路 １４ タイミング抽出回路 ２１ フリップ・フロップ ２２ フリップ・フロップ ２３ フリップ・フロップ ３１ 出力反転の論理和回路 ３２ 論理積回路 ３３ 論理和回路 ３４─１ 抵抗 ３４─２ 抵抗 ３４─３ 抵抗 ３４─４ 抵抗 ３４─５ 抵抗 ３５ 演算増幅器 ３６−１ コンパレータ ３６−２ コンパレータ ３７−１ 基準電圧源 ３７−２ 基準電圧源 ４１ ダイオード ４２ 充電コンデンサ ４３ コンパレータ ４４ 基準電圧源

Claims (4)

【特許請求の範囲】
1. 【請求項１】 マンチェスタ符号化された受信信号を３
   ビットのシフト・レジスタに供給し、該３ビットのシフ
   ト・レジスタを構成する各々のフリップ・フロップの出
   力を取り出し、該取り出された出力を出力反転の論理和
   回路及び論理積回路に入力し、該出力反転の論理和回路
   及び論理積回路の出力の論理和回路によって演算するこ
   とを特徴とするマンチェスタ符号誤り検出回路。
2. 【請求項２】 マンチェスタ符号化された受信信号を３
   ビットのシフト・レジスタに供給し、該３ビットのシフ
   ト・レジスタを構成する各々のフリップ・フロップの出
   力を取り出し、該取り出された出力を加算増幅器によっ
   て加算し、該加算増幅器の出力を、該３ビットのシフト
   ・レジスタの出力が全て“１”の時の該加算増幅器の出
   力と該３ビットのシフト・レジスタの出力のうち２ビッ
   トが“１”の場合の該加算増幅器の出力の中間の電圧に
   設定した基準電圧源を有する第一のコンパレータと、該
   ３ビットのシフト・レジスタの出力が全て“０”の時の
   該加算増幅器の出力と該３ビットのシフト・レジスタの
   出力のうち２ビットが“０”の場合の該加算増幅器の出
   力の中間の電圧に設定した基準電圧源を有する第二のコ
   ンパレータに供給し、該第一及び第二のコンパレータの
   出力の論理和回路によって演算することを特徴とするマ
   ンチェスタ符号誤り検出回路。
3. 【請求項３】 請求項１又は請求項２記載のマンチェス
   タ符号誤り検出回路において、前記論理和回路の出力を
   積分する警報出力部を付加することを特徴とするマンチ
   ェスタ符号誤り検出回路。
4. 【請求項４】 マンチェスタ符号を適用したデジタル信
   号の受信回路において、 受信信号を請求項１乃至請求項３のいずれかに記載のマ
   ンチェスタ符号誤り検出回路に供給することを特徴とす
   る受信回路。