JPS61103346A - 入力断検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光信号や電気信号の受信装置に於いて、受信
等化出力信号のＳ／Ｎ劣化を識別し、誤識別が生じるよ
うな入力レベル低下等を、入力断として検出する入力断
検出方式に関するものである。

〔従来の技術〕

データ伝送システムに於ける受信装置に於いては、受信
信号を増幅器により増幅し、等化回路により伝送歪を補
正゛し、識別回路に於いてクロック信号のタイミングで
所定の閾値と比較して原信号を再生するものである。こ
の受信装置への入力信号が断或いは規定レベル以下に低
下した場合は、等化回路の出力信号のＳ／Ｎが劣化し、
識別回路に於いて誤識別が生じて原信号が再生されない
ことになり、後段の装置が誤動作する問題がある。

その為に入力断或いはレベル低下を検出した時に、アラ
ーム信号を出力する検出手段が設けられている。

例えば、第３図は従来の光信号の受信装置の要部ブロッ
ク図であり、１０は光電変換回路（０／Ｅ）、１１は増
幅器（ＡＭＰ）　、１２は等化回路（ＥＱＬ）、１３は
識別回路（ＤＥＣ）　、ｌ　４はクロック信号を再生す
るクロック再生回路（ＴＩＭ）、１５は再生されたクロ
ック信号のピーク検出を行うピーク検出回路（ＰＤＥＴ
）である。光ファイバ等からなる光伝送路を介して受信
したディジタル光信号は、光電変換回路１ｏにより電気
信号に変換されて増幅器１１に加えられ、ＡＧＣ機能を
有する増幅器１１により一定レベルとなるように増幅さ
れる。この増幅出力信号は等化回路１２に加えられて伝
送歪が補正される。この等化出力信号は識別回路１３と
クロック再生回路１４とに加えられ、クロック再生回路
１４で再生されたクロック信号が識別タイミング信号と
して識別回路１３に加えられ、等化出力信号はこの識別
タイミングに於いて所定の閾値と比較され、原信号が再
生されて出力される。

又ビーク検出回路工５はクロック再生回路１４で再生さ
れたクロック信号のピーク値をホールドする時定数回路
を有し、クロック信号が所定期間１′１）　　　　　　
出力されない時は、時定数回路の定数に従ってホールド
・レベルが低下するので、その時は、入力断としてアラ
ーム信号を出力するものである。

〔発明が解決しようとする問題点〕

受信されるＲＺ光信号の“０”連続又は“１”連続の長
さの制限がない形式でデータを伝送する場合や、その長
さを制限したとしても、１ビツト誤りにより制限長を越
える連続長となった場合には、再生クロック信号のレベ
ル低下或いはクロック信号が再生されない状態となり、
それによって、ピーク検出回路１５の出力レベルは低下
してアラーム信号が出力されることになる。即ち、人力
新酸いは入力レベル低下でない場合でも、クロック再生
ができないようなマーク率の場合には、アラーム信号が
出力される欠点があった。

本発明は、誤識別が生じるような等化出力信号のＳ／Ｎ
の劣化を識別して、入力断として検出する場合に、マー
ク率依存性がないようにすることを目的とするものであ
る。

〔問題点を解決するための手段〕　　　　　　　　　ｊ
本発明の入力断検出方式は、比較回路と、複数のフリッ
プフロップと、排他的論理和回路と、計数判定回路とを
備えて、受信等化出力信号を比較回路で所定の閾値と比
較して、その比較出力信号を各フリップフロップのデー
タ端子に加え、又受信等化出力信号の識別点近傍の位相
を含む複数の異なる位相のクロック信号をフリップフロ
ップのクロック端子に°加えて、それらのフリップフロ
ップの出力信号を排他的論理和回路に加え、その排他的
論理和回路の出力信号を計数判定回路で計数し、計数値
が所定の閾値より大きい時に入力断と判定するものであ
る。

〔作用〕

受信等化出力信号の識別点近傍の複数点でそれぞれ識別
すると、正常な受信状態では、識別出力信号は同じもの
となる。従って、排他的論理和回路の出力信号は“０“
となる。しかし、入力レベルの低下の場合には、受信等
化出力信号のＳ／Ｎが劣化するので、識別点近傍の複数
点の識別出力信号は異なるものとなる。従って、排他的
論理和回路の出力信号は“１″となる。この１″の出力
信号を計数判定回路で計数することにより、マ一り率に
関係なく、受信等化出力信号のＳ／Ｎの劣化の程度を判
定することができることになり、入力断として検出する
ことができる。

〔実施例〕

以下図面を参照して、本発明の実施例について詳細に説
明する。

第１図は本発明の実施例のブロック図であり、１は増幅
器（ＡＭＰ）　、２は等化回路（ＥＱＬ）、３は識別回
路（ＤＥＣ）　、４はクロック再生回路（ＣＬＫ）　、
５は比較回路、６−１〜６−ｎはフリップフロップ、７
は排他的論理和回路（ＥＸＯＲ）　、８は計数判定回路
、９はアラーム信号出力端子である。受信信号は増幅器
１により増幅されて等化回路２に加えられ、等化出力信
号は識別回路３．クロック再生回路４及び比較回路５に
加えられる。受信信号は、光信号伝送方式に於いては、
前述の光電変換回路で変換された信号を示し、無線伝送
方式や有線伝送方式に於いては、前置増幅器の出力信号
を示すものである。

クロック再生回路４は、識別回路３の識別タイミング用
のクロック信号を再生出力する構成と共に、このクロッ
ク信号を基準として複数位相のクロック信号を出力する
構成を存するものである。

例えば、識別タイミング用のクロック信号に位相同期化
する位相同期回路（ＰＬＬ）を備えて、識別タイミング
用クロック信号と同一位相と、その前後の複数位相との
クロック信号を出力する構成とすることができるもので
ある。そして、複数位相のクロック信号ｃｌｋｌ〜ｃｌ
ｋｎは、フリップフロップ６−１〜６−ｎのクロック端
子Ｃに加えられるものである。

又比較回路５は、例えば、トランジスタＱｌ。

Ｑ２と抵抗Ｒ１〜Ｒ７とコンデンサＣ１とからなり、電
圧ＶＣＣを抵抗Ｒ６，Ｒ７で分圧して所定の閾値として
の基準電圧を形成し、その基準電圧をトランジスタＱ２
のベースに加え、等化出力信号をトランジスタＱ１のベ
ースに加えるものであって、等化出力信号が基準電圧よ
り高い時にトラン′））、□Ｑ２（７）：ｌＬｌ？”ｔ
カケ２よ。＜（”１”）Ｆ、（Ｑ、反対に等化出力信号
が基準電圧より低い時にトランジスタＱ２のコレクタ電
位は低く　（“０″）なる。

比較回路５の出力信号は、各フリップフロップ６−１〜
６−ｎのデータ端子りに加えられ、クロツタ信号ｃｌｋ
ｌ〜ｃｌｋｎのタイミングに従って比較出力信号がラッ
チされる。各フリップフロップ６−１〜６−ｎの出力端
子Ｑは排他的論理和回路７に接続され、総ての出力信号
が同じ場合のみ排他的論理和回路７の出力信号は“０”
となり、その他の場合は“１”となる。

計数判定回路８は、排他的論理和回路７の出力信号（“
１”）を計数し、所定時間内に所定数以上となると、等
化出力信号のＳ／Ｎが劣化した場合であるから、アラー
ム信号出力端子９から入力レベル低下又は入力断を示す
アラーム信号を出力する。

第２図は受信等化出力信号と複数の位相のクロック信号
との説明図であり、正常時の等化出力信　　　　　１号
波形をａ、入力レベル低下等に於ける等化出力信号波形
をｂ又はノイズによりａ、ｂ間で変化する波形とすると
、正常時は、異なる位相の３個のクロック信号ｃｌｋｌ
〜ｃｌｋ３のタイミングに於いて閾値ｖｔｈで比較した
比較出力信号は、何れも“１”となる。しかし、波形す
についてみると、識別点或いはそれに近い点のクロック
信号Ｃ１に２のタイミングでは“１”となるが、他のク
ロック信号ｃｌｋｌ、ｃｌｋ３のタイミングでは０′と
なる。

従って、比較回路５に於いて、等化出力信号を閾値ｖｔ
ｈと比較して、その比較出力信号をそれぞれ異なる位相
のクロック信号ｃｌｋｌ〜ｃｌｋ３のタイミングでフリ
ップフロップ６−１〜６−３にラッチすると、正常時は
、３個のフリップフロップ６−１〜６−３の出力信号は
同じくなるが、入力レベル低下等の異常時は、３個のフ
リップフロップ６−１〜６−３の出力信号は異なるもの
となり、等化出力信号のＳ／Ｎ劣化を識別することがで
きる。

完全な入力断となる前に前述のような等化出力信号のＳ
／Ｎの劣化が生じるのが一般的であるから、前述の実施
例によって入力断として誤識別が生じる状態を検出する
ことができる。なお、完全な入力断状態となった時は、
等化出力信号はノイズ成分だけとなるから、タイミング
抽出ができなくなり、クロック信号ｃｌｋｌ〜ｃｌｋ３
が消失してしまうので、計数判定回路８では完全な入力
断を判定できないことになる。この場合は、前述の従来
例に示す再生クロック信号のピーク検出を行う回路と併
用すれば良いことになり、完全な入力断はクロック信号
のピーク検出により行い、入力レベル低下等による等化
出力信号のＳ／Ｎ劣化は、前述の実施例による構成によ
り検出する構成を用いることも可能である。

〔発明の効果〕

以上説明したように、本発明は、等化出力信号を所定の
閾値ｖｔｈと比較する比較回路５と、複数のフリップフ
ロップ６−１〜６−ｎと、排他的論理和回路７と、計数
判定回路８とを備え、比較回路５の比較出力信号を各フ
リップフロンプロー１〜６−ｎのデータ端子りに加え、
等化出力信号の識別点近傍の位相を含む複数の異なる位
相のクロック信号ｃｌｋｌ〜ｃｌｋｎをフリップフロッ
プ６−１〜６−ｎのクロック端子Ｃに加えて、各フリッ
プフロップ６−１ん６−ｎの出力信号を排他的論理和回
路７に加えて、その出力信号を計数判定回路８で計数し
、その計数値が所定の閾値より大きい時は、等化出力信
号のＳ／Ｎが劣化した時であるから、入力断を示すアラ
ーム信号を出力するものであり、マーク率には依存しな
い利点がある。従って、有線伝送方式や無線伝送方式或
いは光信号伝送方式の受信装置に適用して、誤識別を生
じるような状態を確実に検出し、入力断と判定すること
ができるものである。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は等化出
力波形とクロック信号位相との説明画、第３図は従来例
の受信装置の要部ブロック図であ・・！＋１４゜ １は増幅器（ＡＭＰ）　、２は等化回路（ＥＱＬ）、３
は識別回路（ＤＥＣ）　、４はクロック再生回路（ＣＬ
Ｋ）　、５は比較回路、６−１〜６−ｎはフリップフロ
ップ、７は排他的論理和回路（ＥＸＯＲ）　、８は計数
判定回路、９はアラーム信号出力端子、ｃｌｋｌ〜ｃｌ
ｋｎはそれぞれ異なる位相のクロック信号である。

Claims (1)

【特許請求の範囲】
1. 受信等化出力信号を所定の閾値と比較する比較回路と、
   複数のフリップフロップと、前記比較回路の出力信号を
   前記複数のフリップフロップのデータ端子に並列に入力
   し、各フリップフロップのクロック端子に前記受信等化
   出力信号の識別点近傍の位相を含む複数の異なる位相の
   クロック信号を入力して、各フリップフロップの出力信
   号を加える排他的論理和回路と、該排他的論理和回路の
   出力信号を計数して所定の閾値と比較する計数判定回路
   とを備え、該計数判定回路に於いて所定の閾値より前記
   排他的論理和回路の出力信号の計数値が大きい時に入力
   断と判定することを特徴とする入力断検出方式。