JPS5810939A - 受信信号断検出回路 - Google Patents
受信信号断検出回路Info
- Publication number
- JPS5810939A JPS5810939A JP56108961A JP10896181A JPS5810939A JP S5810939 A JPS5810939 A JP S5810939A JP 56108961 A JP56108961 A JP 56108961A JP 10896181 A JP10896181 A JP 10896181A JP S5810939 A JPS5810939 A JP S5810939A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- received signal
- reception signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は受信信号断検出回路、特にデータ伝送装置の受
信信号断検出回路に関する。
信信号断検出回路に関する。
データ・伝送装置の受信回路において受信信号断検出回
路は重要な役割を果している。受信信号の断を検出する
と検出時以降の受信信号を無効にしたり、予備装置への
切換えを指示することによって伝送系全体の信頼性を高
めている。
路は重要な役割を果している。受信信号の断を検出する
と検出時以降の受信信号を無効にしたり、予備装置への
切換えを指示することによって伝送系全体の信頼性を高
めている。
第１図に従来の受信信号断検出回路の一例を示す。図に
於いて１１はプリ・アンプ、１２はＡＧＣアンプ、１３
は等化回路、１４は識別器、１５はクロック再生回路、
１６は整流回路、１７は増巾器、１８は電圧比較器であ
る。この回路は等化器１３の出力である受信・等化波形
を整流回路１６により整流し、この出力電圧を電圧比較
器１８により基準電圧と比較して受信信号の断を検出し
ている。この回路では受信信号の断を検出する時間を精
密に指示することが出来ないという欠点を有している。
於いて１１はプリ・アンプ、１２はＡＧＣアンプ、１３
は等化回路、１４は識別器、１５はクロック再生回路、
１６は整流回路、１７は増巾器、１８は電圧比較器であ
る。この回路は等化器１３の出力である受信・等化波形
を整流回路１６により整流し、この出力電圧を電圧比較
器１８により基準電圧と比較して受信信号の断を検出し
ている。この回路では受信信号の断を検出する時間を精
密に指示することが出来ないという欠点を有している。
また通常この回路では伝送速度に比べて検出に長時間を
要するという欠点を有している。
要するという欠点を有している。
第２図は従来のものの他の例を示すブロック図で、１１
はプリアンプ、１２はＡＧＣアンプ、１３は等化回路、
１４は識別器、１５はクロック再生回路、１６は整流回
路、１７は増巾器、２１は計数回路、２２はフリップ・
フロップである。この回路は論理回路の構成により指定
された時間を越える受信信号断を迅速に検出出来る受信
信号断検出回路である。しかしながらこの回路は長時間
の受信信号断に対して正常動作が保障されないという欠
点を有している。即ち受信信号断時にはＡＧＣ回路１２
が高い利得状態になりデータの識別・再生を誤まること
があり、この為受信信号断状態にもかかわらず検出回路
が受信信号断出力をリセットしてしまう恐れがある。
はプリアンプ、１２はＡＧＣアンプ、１３は等化回路、
１４は識別器、１５はクロック再生回路、１６は整流回
路、１７は増巾器、２１は計数回路、２２はフリップ・
フロップである。この回路は論理回路の構成により指定
された時間を越える受信信号断を迅速に検出出来る受信
信号断検出回路である。しかしながらこの回路は長時間
の受信信号断に対して正常動作が保障されないという欠
点を有している。即ち受信信号断時にはＡＧＣ回路１２
が高い利得状態になりデータの識別・再生を誤まること
があり、この為受信信号断状態にもかかわらず検出回路
が受信信号断出力をリセットしてしまう恐れがある。
本発明の目的は指定した時間にわたる受信信号の断を迅
速に検出し、かつ長時間にわたる受信信号断圧も正常に
動作可能な受信信号断検出回路を提供することにある。
速に検出し、かつ長時間にわたる受信信号断圧も正常に
動作可能な受信信号断検出回路を提供することにある。
本発明によると受信再生された信号で初期値がセットさ
れ、再生クロックで計数される計数回路と、該計数回路
出力でセットされ受信再生された信号でリセットされる
７リツプ・７０ツブと、増巾・等化された受信信号を整
流して得られる電圧と基準電圧とを比較する比較器と、
該比較器出力と前記クリップ・フロップ出力との論理和
をとる論理和回路とを含む受信信号断検出回路が得られ
る。
れ、再生クロックで計数される計数回路と、該計数回路
出力でセットされ受信再生された信号でリセットされる
７リツプ・７０ツブと、増巾・等化された受信信号を整
流して得られる電圧と基準電圧とを比較する比較器と、
該比較器出力と前記クリップ・フロップ出力との論理和
をとる論理和回路とを含む受信信号断検出回路が得られ
る。
次に本発明の実施例について図面を参照して詳細に説明
する。
する。
第３図は本発明の一実施例のブロック図、第４図はその
動作波形図を示し、第３図に於いて３０は受信信号端子
、１１はプリ拳アンプ、１２はＡＧＣアンプ、１３は等
化回路、１４は識別器、１５はクロック再生回路、１６
は整流回路、１７は増巾器、１８は電圧比較器、２１は
計数回路、２２は７リツプ・７０ツブ、３１はＯＲ回路
である。
動作波形図を示し、第３図に於いて３０は受信信号端子
、１１はプリ拳アンプ、１２はＡＧＣアンプ、１３は等
化回路、１４は識別器、１５はクロック再生回路、１６
は整流回路、１７は増巾器、１８は電圧比較器、２１は
計数回路、２２は７リツプ・７０ツブ、３１はＯＲ回路
である。
次にその動作を第３図、第４図を参照して説明する。端
子３０へ入力された受信信号ａはプリアンプ１１．ＡＧ
Ｃアンプ１２、等化回路１３により増巾・等化され、識
別器１４へ加えられる。等化された受信信号は出力が識
別器１４に接続されたクロック再生回路１５によりクロ
ックが再生され受信信号が再生される。等化された受信
信号はまた整流回路１６によって整流され増巾器１７を
経てＡＧＣアンプ１２の利得制御端子に加えられて一定
振巾の等化波形を作成するようにＡＧＣアンプ１２の利
得を制御する。電圧比較器１８の入力には整流回路１６
の出力と基準電圧とが加えられており両電圧を比較して
整流回路１６の出力が基準電圧を下まわるとその出力が
論理０となる。
子３０へ入力された受信信号ａはプリアンプ１１．ＡＧ
Ｃアンプ１２、等化回路１３により増巾・等化され、識
別器１４へ加えられる。等化された受信信号は出力が識
別器１４に接続されたクロック再生回路１５によりクロ
ックが再生され受信信号が再生される。等化された受信
信号はまた整流回路１６によって整流され増巾器１７を
経てＡＧＣアンプ１２の利得制御端子に加えられて一定
振巾の等化波形を作成するようにＡＧＣアンプ１２の利
得を制御する。電圧比較器１８の入力には整流回路１６
の出力と基準電圧とが加えられており両電圧を比較して
整流回路１６の出力が基準電圧を下まわるとその出力が
論理０となる。
一方識別器１４で識別再生された再生信号で初期値が設
定され、クロック再生回路１５で再生された再生クロッ
クでカウント・アップ又はカウント・ダウンする計数回
路２１のキャリースはポルー出力がセット端子Ｓに接続
され、識別器１４で再生された再生信号すがリセット端
子Ｒに接続されたクリップ・フロップ２２の出力Ｃは上
記電圧比較器１８の出力ｄと論理和がＯＲ回路３１でと
られ受信信号断検出信号Ｃとなる。
定され、クロック再生回路１５で再生された再生クロッ
クでカウント・アップ又はカウント・ダウンする計数回
路２１のキャリースはポルー出力がセット端子Ｓに接続
され、識別器１４で再生された再生信号すがリセット端
子Ｒに接続されたクリップ・フロップ２２の出力Ｃは上
記電圧比較器１８の出力ｄと論理和がＯＲ回路３１でと
られ受信信号断検出信号Ｃとなる。
受信信号ａが存在する時は識別再生された再生信号すが
計数回路２１を初期状態にセットし、またフリップ−フ
ロップ２２をリセットするため、その出力Ｃは論理０と
なっている。電圧比較器１８の出力ｄも整流回路１６の
出力電圧が基準電圧を上まわっているので論理Ｏとなっ
ている。
計数回路２１を初期状態にセットし、またフリップ−フ
ロップ２２をリセットするため、その出力Ｃは論理０と
なっている。電圧比較器１８の出力ｄも整流回路１６の
出力電圧が基準電圧を上まわっているので論理Ｏとなっ
ている。
次に受信信号が途切れ、識別再生された信号すが論理Ｏ
になると計数回路２１はカウント・アップ又はカウント
・ダウンを開始し、通常の信号が含む論理０連続よりも
長く規定したクロック数以上経過するとキャリー又はボ
ローの信号を出す。
になると計数回路２１はカウント・アップ又はカウント
・ダウンを開始し、通常の信号が含む論理０連続よりも
長く規定したクロック数以上経過するとキャリー又はボ
ローの信号を出す。
この信号によりフリップ・７０ツブ２２が論理１にセッ
トされ迅速に受信信号の断を検出する。
トされ迅速に受信信号の断を検出する。
一方電圧比較器１８の出力ｄは受信信号ａが途切れ、整
流回路１６の出力電圧が基準電圧を下まわると論理１と
なるが整流回路１６の時定数により上記計数回路２１と
フリップ・フロップ２２とで検出するよりも時間を要す
る。
流回路１６の出力電圧が基準電圧を下まわると論理１と
なるが整流回路１６の時定数により上記計数回路２１と
フリップ・フロップ２２とで検出するよりも時間を要す
る。
受信信号が途切れるとＡＧＣ回路１２の利得はしだいに
高くなりこの結果受信回路内の雑音などにより誤まった
再生データを発生することがある。 ７、これを再生信
号すに点線で示す。この為誤まった再生データによりフ
リップ・フロップ２２の出力Ｃはリセットされてしまい
受信信号が途切れているのＫもかかわらず受信信号が存
在している旨の論理Ｏを出力する。
高くなりこの結果受信回路内の雑音などにより誤まった
再生データを発生することがある。 ７、これを再生信
号すに点線で示す。この為誤まった再生データによりフ
リップ・フロップ２２の出力Ｃはリセットされてしまい
受信信号が途切れているのＫもかかわらず受信信号が存
在している旨の論理Ｏを出力する。
しかしながら電圧比較器１８はこのような誤検出を行な
うことはない。
うことはない。
従ってフリップ・フロップ２２の出力と電圧比較器１８
との論理和をとったＯＲ回路３１の出力ｅは安定に受信
信号の断を示し続ける。
との論理和をとったＯＲ回路３１の出力ｅは安定に受信
信号の断を示し続ける。
また計数回路２１の初期値を制御することによって受信
信号の断を検出する時間を任意に選択することが出来る
。
信号の断を検出する時間を任意に選択することが出来る
。
以上説明したように本発明により迅速にかつ長時間にわ
たりて安定な受信信号断の検出が実現される。
たりて安定な受信信号断の検出が実現される。
第１図、第２図は従来の受信信号断検出回路を含む受信
回路のブロック図。 第３図は本発明の一実施例を含む受信回路のブロック図
、第４図はその動作波形図である。 １１・・・ブリ・アンプ、１２・・・ＡＧＣアンプ、
ｌ ３１１４１１１等化回路、１４・・・識別器。 １５・参〇クロック再生回路、１６・＃ｅ整流回路、１
７・・會増巾器、１８・嗜・電圧比較器２１・・・計数
回路、２２・・・フリップ・フロップ、３１−・−ＯＲ
回路
回路のブロック図。 第３図は本発明の一実施例を含む受信回路のブロック図
、第４図はその動作波形図である。 １１・・・ブリ・アンプ、１２・・・ＡＧＣアンプ、
ｌ ３１１４１１１等化回路、１４・・・識別器。 １５・参〇クロック再生回路、１６・＃ｅ整流回路、１
７・・會増巾器、１８・嗜・電圧比較器２１・・・計数
回路、２２・・・フリップ・フロップ、３１−・−ＯＲ
回路
Claims (1)
- 受信再生された信号で初期値がセットされ、再生クロッ
クで計数される計数回路と、該計数回路出力でセットさ
れ受信再生された信号でリセットされるクリップ・フロ
ップと、増巾・等化された受信信号を整流して得られる
電圧と基準電圧とを比較する比較器と、該比較器出力と
前記７リツプ・フロップ出力との論理和をとる論理和回
路とを・ 含むことを特徴とする受信信号断検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56108961A JPS5810939A (ja) | 1981-07-13 | 1981-07-13 | 受信信号断検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56108961A JPS5810939A (ja) | 1981-07-13 | 1981-07-13 | 受信信号断検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5810939A true JPS5810939A (ja) | 1983-01-21 |
Family
ID=14498041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56108961A Pending JPS5810939A (ja) | 1981-07-13 | 1981-07-13 | 受信信号断検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5810939A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59214360A (ja) * | 1983-05-19 | 1984-12-04 | Fujitsu Ltd | 信号入力断検出回路 |
| JPH03270344A (ja) * | 1990-03-19 | 1991-12-02 | Fujitsu Ltd | 入力信号状態監視回路 |
| JP2016092774A (ja) * | 2014-11-11 | 2016-05-23 | 日立金属株式会社 | 通信監視システム |
-
1981
- 1981-07-13 JP JP56108961A patent/JPS5810939A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59214360A (ja) * | 1983-05-19 | 1984-12-04 | Fujitsu Ltd | 信号入力断検出回路 |
| JPH03270344A (ja) * | 1990-03-19 | 1991-12-02 | Fujitsu Ltd | 入力信号状態監視回路 |
| JP2016092774A (ja) * | 2014-11-11 | 2016-05-23 | 日立金属株式会社 | 通信監視システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5810939A (ja) | 受信信号断検出回路 | |
| EP0110105B1 (en) | Systems for reading magnetic recordings | |
| US3375450A (en) | Peak detector with automatic noise level adjusting means | |
| US3571525A (en) | Pilot signal playback clamping during dropouts to prevent spurious time-base errors | |
| JPS6010838A (ja) | 送受信ネツトワ−クシステム | |
| JPS61232735A (ja) | 受信信号断検出装置 | |
| JPS58209251A (ja) | 入力信号断検出回路 | |
| JPH0669128B2 (ja) | 自動利得制御増幅器 | |
| JPS6129243A (ja) | デイジタル・デ−タ受信装置 | |
| US4208631A (en) | Digital pulsed DC remote-control system | |
| JPS61103347A (ja) | 入力断検出方式 | |
| JPH0340539A (ja) | 光信号入力断検出装置 | |
| JPS61103346A (ja) | 入力断検出方式 | |
| JP2897796B2 (ja) | オートゲインコントローラ | |
| JPH06310959A (ja) | 自動利得制御回路 | |
| JPH09214896A (ja) | ビデオカセットレコーダのエンベロープ検出装置 | |
| JPH03258059A (ja) | 速度設定方式 | |
| JPS58166855A (ja) | デイジタル再生中継器 | |
| JPH0340538A (ja) | 光信号入力断検出装置 | |
| JPS60109952A (ja) | スケルチ信号発生回路 | |
| JPS5982321U (ja) | ドロツプアウト検出装置 | |
| JPS6373708A (ja) | 自動利得制御回路 | |
| JPS61193541A (ja) | 入力信号断判定方式 | |
| JPH05191354A (ja) | 光信号検出回路 | |
| JPH0319454A (ja) | 光入力断検出方式 |