JPH0669128B2 - 自動利得制御増幅器 - Google Patents
自動利得制御増幅器Info
- Publication number
- JPH0669128B2 JPH0669128B2 JP10397585A JP10397585A JPH0669128B2 JP H0669128 B2 JPH0669128 B2 JP H0669128B2 JP 10397585 A JP10397585 A JP 10397585A JP 10397585 A JP10397585 A JP 10397585A JP H0669128 B2 JPH0669128 B2 JP H0669128B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- output signal
- gain control
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は、自動利得制御増幅器に関し、更に詳細には
ディジタル有線伝送方式等のAMI（Alternative Mark In
version）信号等のバイポーラ信号を用いて通信を行な
うシステムの受信部における自動利得制御増幅器（以
下、AGC増幅器と称す）に関する。
ディジタル有線伝送方式等のAMI（Alternative Mark In
version）信号等のバイポーラ信号を用いて通信を行な
うシステムの受信部における自動利得制御増幅器（以
下、AGC増幅器と称す）に関する。
（従来の技術） 従来、AMI信号を用いたディジタル加入者線伝送方式で
の受信部のAGC増幅器の制御手順は、電子通信学会技術
研究報告Vol.83 No.255 CS83−168「ディジタル加入者
線自動等化系の一検討」1984年１月27日発行に記載され
ているが、簡単に説明すると以下のような手順である。
の受信部のAGC増幅器の制御手順は、電子通信学会技術
研究報告Vol.83 No.255 CS83−168「ディジタル加入者
線自動等化系の一検討」1984年１月27日発行に記載され
ているが、簡単に説明すると以下のような手順である。
（１）トレーニング信号を受信し、この時AGC増幅器の
利得は最大にしておく。
利得は最大にしておく。
（２）AGC粗調利得を１ステップ毎に順次下げてAGC増幅
器の出力振幅の最大値が基準値以下になったら、逆にAG
C粗調利得を１ステップ上げた後粗調レディ信号を出力
する。
器の出力振幅の最大値が基準値以下になったら、逆にAG
C粗調利得を１ステップ上げた後粗調レディ信号を出力
する。
（３）粗調レディとなると、前記AGC粗調利得の１ステ
ップに対して１／ｘを１ステップとするAGC微調利得を
１ステップ毎に順次下げてAGC増幅器の出力振幅の最大
値が基準値以下になったら、逆にAGC微調利得を１ステ
ップ上げた後微調レディ信号を出力する。
ップに対して１／ｘを１ステップとするAGC微調利得を
１ステップ毎に順次下げてAGC増幅器の出力振幅の最大
値が基準値以下になったら、逆にAGC微調利得を１ステ
ップ上げた後微調レディ信号を出力する。
（４）微調レディ後のAGC増幅器の制御法は、Ｎビット
の間でAGC増幅器の出力振幅の最大値が基準値を越える
情報ビット数を計数し、その数をＩとする。Ｉ＝０なら
ば、AGC微調利得を１ステップだけ上げる。１≦Ｉ＜Ｍ
ならば、AGC増幅器の利得はそのままとする。Ｍ≦Ｉな
らば、AGC微調利得を１ステップだけ下げる。ここで、
通常Ｍは数ビットであり、Ｎは数百ビットである。
の間でAGC増幅器の出力振幅の最大値が基準値を越える
情報ビット数を計数し、その数をＩとする。Ｉ＝０なら
ば、AGC微調利得を１ステップだけ上げる。１≦Ｉ＜Ｍ
ならば、AGC増幅器の利得はそのままとする。Ｍ≦Ｉな
らば、AGC微調利得を１ステップだけ下げる。ここで、
通常Ｍは数ビットであり、Ｎは数百ビットである。
（５）以後、通信終了まで手順（４）を繰り返す。
このような手順によるAGC増幅器利得制御方式は、AGC増
幅器の出力振幅の最大値を一定値に制御するためのもの
である。
幅器の出力振幅の最大値を一定値に制御するためのもの
である。
（発明が解決しようとする問題点） しかしながら、上記のような従来のAGC増幅器利得制御
方式では、受信信号に干渉波等の雑音が含まれた場合Ｓ
／Ｎ比が劣化すると共にAGC増幅器の出力レベルのＳ＋
Ｎの最大値が一定となるように制御されることとなる。
通常、AMI信号の符号判定のための閾値電圧は受信信号
の振幅VPの１／２の電圧レベルに設定されている。例え
ば、VPを１〔Ｖ〕に設定すると、閾値電圧は0.5〔Ｖ〕
となる。よって、雑音が受信信号に加わると、雑音によ
り受信信号そのものの振幅は１〔Ｖ〕より小さいことに
なる。したがって、閾値電圧によって判別する識別器に
おいて、判別が誤り易くなるという欠点があった。ま
た、無線通信システムのように搬送波を変調して通信を
行なう装置によく用いられ、増幅出力信号を検波して検
波レベルと基準値の差に応じて増幅利得を可変するAGC
増幅器をAMI信号等のバイポーラ信号を用いたシステム
におけるAGC増幅器として用いると、受信信号のマーク
率の変化によりAGC増幅器の出力レベルが変動するので
一定に制御することが困難となるという欠点もあった。
方式では、受信信号に干渉波等の雑音が含まれた場合Ｓ
／Ｎ比が劣化すると共にAGC増幅器の出力レベルのＳ＋
Ｎの最大値が一定となるように制御されることとなる。
通常、AMI信号の符号判定のための閾値電圧は受信信号
の振幅VPの１／２の電圧レベルに設定されている。例え
ば、VPを１〔Ｖ〕に設定すると、閾値電圧は0.5〔Ｖ〕
となる。よって、雑音が受信信号に加わると、雑音によ
り受信信号そのものの振幅は１〔Ｖ〕より小さいことに
なる。したがって、閾値電圧によって判別する識別器に
おいて、判別が誤り易くなるという欠点があった。ま
た、無線通信システムのように搬送波を変調して通信を
行なう装置によく用いられ、増幅出力信号を検波して検
波レベルと基準値の差に応じて増幅利得を可変するAGC
増幅器をAMI信号等のバイポーラ信号を用いたシステム
におけるAGC増幅器として用いると、受信信号のマーク
率の変化によりAGC増幅器の出力レベルが変動するので
一定に制御することが困難となるという欠点もあった。
この発明はこれらの問題点に鑑みなされたもので、増幅
すべき受信信号に雑音が加わった場合でもこの雑音によ
り本来のAMI信号等のバイポーラ信号の振幅が抑圧され
ることのない、かつその受信信号のマーク率が変動して
も出力レベルが変動しないAGC増幅器を提供することを
目的とする。
すべき受信信号に雑音が加わった場合でもこの雑音によ
り本来のAMI信号等のバイポーラ信号の振幅が抑圧され
ることのない、かつその受信信号のマーク率が変動して
も出力レベルが変動しないAGC増幅器を提供することを
目的とする。
（問題点を解決するための手段） この発明は、前記問題点を解決するためにディジタル有
線伝送方式によるバイポーラ信号を用いて通信を行なう
システムの受信部の自動利得制御増幅器において、利得
を可変できる可変利得制御増幅器と、該可変利得制御増
幅器の出力信号の振幅の絶対値が第１の基準値より大き
い前記出力信号を検出する第１の検出手段と、前記出力
信号の振幅の絶対値が前記バイポーラ信号の論理レベル
であると共に前記第１の基準値より小さい第２の基準値
より大きい前記出力信号を検出する第２の検出手段と、
前記第１の検出手段により検出された前記出力信号の数
を計算して所定のカウント値に達するとオーバーフロー
する第１のカウンタと、前記第２の検出手段により検出
された前記出力信号の数を計数して前記第１のカウンタ
のカウント値の２倍のカウント値に達するとオーバーフ
ローする第２のカウンタと、前記第１または第２のカウ
ンタがオーバーフローすると前記各カウンタを共にリセ
ットするリセット手段とを具備している。
線伝送方式によるバイポーラ信号を用いて通信を行なう
システムの受信部の自動利得制御増幅器において、利得
を可変できる可変利得制御増幅器と、該可変利得制御増
幅器の出力信号の振幅の絶対値が第１の基準値より大き
い前記出力信号を検出する第１の検出手段と、前記出力
信号の振幅の絶対値が前記バイポーラ信号の論理レベル
であると共に前記第１の基準値より小さい第２の基準値
より大きい前記出力信号を検出する第２の検出手段と、
前記第１の検出手段により検出された前記出力信号の数
を計算して所定のカウント値に達するとオーバーフロー
する第１のカウンタと、前記第２の検出手段により検出
された前記出力信号の数を計数して前記第１のカウンタ
のカウント値の２倍のカウント値に達するとオーバーフ
ローする第２のカウンタと、前記第１または第２のカウ
ンタがオーバーフローすると前記各カウンタを共にリセ
ットするリセット手段とを具備している。
（作 用） 可変利得制御増幅器の出力信号は第１の検出手段により
第１の基準値より大きいものだけ識別され、識別された
出力信号の数を第１のカウンタによって計数される。第
１のカウンタでは、所定のカウント値に達するとオーバ
ーフローして所定の期間で平均した前記出力信号が第１
の基準値より大きいことを検出し、可変利得制御増幅器
では前記出力信号に対する利得を減少させるように制御
する。また前記出力信号は第２の検出手段により第２の
基準値より大きいものこれは第１の検出手段で検出され
たものを含むものを識別され、識別された出力信号の数
を第２のカウンタによって計数される。第２のカウンタ
では、第１のカウンタのカウント値の２倍のカウント値
に達するとオーバーフローして所定の期間で平均して前
記出力信号が第１の基準値より小さいことを検出し、可
変利得制御増幅器では前記出力信号に対する利得を増加
させるように制御する。
第１の基準値より大きいものだけ識別され、識別された
出力信号の数を第１のカウンタによって計数される。第
１のカウンタでは、所定のカウント値に達するとオーバ
ーフローして所定の期間で平均した前記出力信号が第１
の基準値より大きいことを検出し、可変利得制御増幅器
では前記出力信号に対する利得を減少させるように制御
する。また前記出力信号は第２の検出手段により第２の
基準値より大きいものこれは第１の検出手段で検出され
たものを含むものを識別され、識別された出力信号の数
を第２のカウンタによって計数される。第２のカウンタ
では、第１のカウンタのカウント値の２倍のカウント値
に達するとオーバーフローして所定の期間で平均して前
記出力信号が第１の基準値より小さいことを検出し、可
変利得制御増幅器では前記出力信号に対する利得を増加
させるように制御する。
（実施例） 以下、この発明の一実施例を図面に基づいて説明する。
第１図は、この発明の一実施例を示すブロック図であ
る。また、第２図は第１図に示す回路各部の信号波形を
示すタイムチャートである。第１図において、１は可変
利得制御増幅器、2,3は比較器、4,5はカウンタ、６は論
理回路、７は遅延回路であり、10〜21は入力端子、30〜
35は出力端子、40は競合カウンタ、41は利得制御回路で
ある。可変利得制御増幅器１の入力端子10には被増幅信
号が供給され、増幅された増幅出力信号ａを出力端子30
へ出力する。また、増幅出力信号ａは比較器２の入力端
子11及び比較器３の入力端子13にも入力される。比較器
２の入力端子12には基準電圧V1が供給され、比較器３の
入力端子14には基準電圧の１／２の電圧V2（＝１／2
V1）が供給される。そして、比較器２では基準電圧V1と
増幅出力信号ａの絶対値を比較し、比較した結果増幅出
力信号ａの絶対値が基準電圧V1より大であれば、出力端
子31から出力する出力信号ｂは論理レベル“1"を示す。
また、比較した結果小であれば、出力信号ｂは論理レベ
ル“0"を示す。第２図のタイムチャートに示す信号a,b
からわかるように、例えば信号ａのPa1,Pa2,Pa3,Pa4,Pa
mは基準電圧V1を越えているので、それぞれに対応した
信号ｂのPb1,Pb2,Pb3,Pb4,Pbmで論理レベル“1"を示
す。同様に、比較器３では電圧V2と増幅出力信号ａの絶
対値を比較し、比較した結果増幅出力信号ａの絶対値が
電圧V2より大であれば、出力端子32から出力する出力信
号ｃは論理レベル“1"を示す。また、比較した結果小で
あれば、出力信号ｃは論理レベル“0"を示す。ここで、
この比較器３の出力信号ｃは通常用いられるAMI信号等
のバイポーラ信号の識別機の識別出力信号といえるもの
である。更に、第２図のタイムチャートにおける信号a,
cからわかるように、例えば信号ａのPa1,Pa2,Pa3,Pa4,
…,Pa10,Pa11,…,Pan,Pan+1,…,Pam,…は電圧V2を越え
ているので、それぞれに対応した信号ｃのPc1,Pc2,Pc3,
Pc4,…,Pc10,PC11,…,Pcn,Pcn+1,…,Pcm,…で論理レベ
ル“1"を示す。
る。また、第２図は第１図に示す回路各部の信号波形を
示すタイムチャートである。第１図において、１は可変
利得制御増幅器、2,3は比較器、4,5はカウンタ、６は論
理回路、７は遅延回路であり、10〜21は入力端子、30〜
35は出力端子、40は競合カウンタ、41は利得制御回路で
ある。可変利得制御増幅器１の入力端子10には被増幅信
号が供給され、増幅された増幅出力信号ａを出力端子30
へ出力する。また、増幅出力信号ａは比較器２の入力端
子11及び比較器３の入力端子13にも入力される。比較器
２の入力端子12には基準電圧V1が供給され、比較器３の
入力端子14には基準電圧の１／２の電圧V2（＝１／2
V1）が供給される。そして、比較器２では基準電圧V1と
増幅出力信号ａの絶対値を比較し、比較した結果増幅出
力信号ａの絶対値が基準電圧V1より大であれば、出力端
子31から出力する出力信号ｂは論理レベル“1"を示す。
また、比較した結果小であれば、出力信号ｂは論理レベ
ル“0"を示す。第２図のタイムチャートに示す信号a,b
からわかるように、例えば信号ａのPa1,Pa2,Pa3,Pa4,Pa
mは基準電圧V1を越えているので、それぞれに対応した
信号ｂのPb1,Pb2,Pb3,Pb4,Pbmで論理レベル“1"を示
す。同様に、比較器３では電圧V2と増幅出力信号ａの絶
対値を比較し、比較した結果増幅出力信号ａの絶対値が
電圧V2より大であれば、出力端子32から出力する出力信
号ｃは論理レベル“1"を示す。また、比較した結果小で
あれば、出力信号ｃは論理レベル“0"を示す。ここで、
この比較器３の出力信号ｃは通常用いられるAMI信号等
のバイポーラ信号の識別機の識別出力信号といえるもの
である。更に、第２図のタイムチャートにおける信号a,
cからわかるように、例えば信号ａのPa1,Pa2,Pa3,Pa4,
…,Pa10,Pa11,…,Pan,Pan+1,…,Pam,…は電圧V2を越え
ているので、それぞれに対応した信号ｃのPc1,Pc2,Pc3,
Pc4,…,Pc10,PC11,…,Pcn,Pcn+1,…,Pcm,…で論理レベ
ル“1"を示す。
比較器２の出力信号ｂはカウンタ４の入力端子15に供給
され、出力信号ｂの論理レベル“1"となる数を計数する
ためにカウンタ４のカウント値ｅが歩進する。そして、
カウンタ４のカウント値ｅがN1となると、カウンタ４は
オーバーフローとして、カウンタ４の出力端子33から出
力される出力信号ｇは論理レベル“1"を示す。この様子
は第２図のタイムチャートからわかるようにカウンタ４
のカウント値ｅが歩進してN1となると、信号ｇは１つの
パルス信号となる。また、比較器３の出力信号ｃはカウ
ンタ５の入力端子16に供給され、出力信号ｃの論理レベ
ル“1"となる数を計数するためにカウンタ５のカウント
値ｆが歩進する。そして、カウンタ５のカウントｆがN2
となると、カウンタ５はオーバーフローしてカウンタ５
の出力端子34から出力される出力信号ｈは論理レベル
“1"を示す。第２のタイムチャートにおけるカウンタ５
のカウント値ｆが歩進してN2となると、信号ｈは１つの
パルス信号となる。
され、出力信号ｂの論理レベル“1"となる数を計数する
ためにカウンタ４のカウント値ｅが歩進する。そして、
カウンタ４のカウント値ｅがN1となると、カウンタ４は
オーバーフローとして、カウンタ４の出力端子33から出
力される出力信号ｇは論理レベル“1"を示す。この様子
は第２図のタイムチャートからわかるようにカウンタ４
のカウント値ｅが歩進してN1となると、信号ｇは１つの
パルス信号となる。また、比較器３の出力信号ｃはカウ
ンタ５の入力端子16に供給され、出力信号ｃの論理レベ
ル“1"となる数を計数するためにカウンタ５のカウント
値ｆが歩進する。そして、カウンタ５のカウントｆがN2
となると、カウンタ５はオーバーフローしてカウンタ５
の出力端子34から出力される出力信号ｈは論理レベル
“1"を示す。第２のタイムチャートにおけるカウンタ５
のカウント値ｆが歩進してN2となると、信号ｈは１つの
パルス信号となる。
カウンタ４の出力信号ｇは可変利得制御増幅器１の入力
端子21及び論理回路６の一方の入力端子に各々供給され
る。また、カウンタ５の出力信号ｈは可変利得制御増幅
器１の入力端子20及び論理回路６の他方の入力端子に各
々供給される。そして、論理回路では信号ｇ及び信号ｈ
の論理和をとり、その論理和の結果を遅延回路７の入力
端子17に供給される。遅延回路７では可変利得制御増幅
器１における制御動作が完了するまで一定時間遅延さ
せ、その遅延された出力信号ｉは出力端子35からカウン
タ４のリセット端子である入力端子18及びカウンタ５の
リセット端子である入力端子19に各々供給される。第２
図のタイムチャートからわかるように、信号ｉが論理レ
ベル“1"となると、カウンタ4,5は同時にリセットされ
る。
端子21及び論理回路６の一方の入力端子に各々供給され
る。また、カウンタ５の出力信号ｈは可変利得制御増幅
器１の入力端子20及び論理回路６の他方の入力端子に各
々供給される。そして、論理回路では信号ｇ及び信号ｈ
の論理和をとり、その論理和の結果を遅延回路７の入力
端子17に供給される。遅延回路７では可変利得制御増幅
器１における制御動作が完了するまで一定時間遅延さ
せ、その遅延された出力信号ｉは出力端子35からカウン
タ４のリセット端子である入力端子18及びカウンタ５の
リセット端子である入力端子19に各々供給される。第２
図のタイムチャートからわかるように、信号ｉが論理レ
ベル“1"となると、カウンタ4,5は同時にリセットされ
る。
ここで、カウンタ５のオーバーフローするカウント値N2
はカウンタ４のオーバーフローするカウント値N1の２倍
となるように設定されている。このように設定されてい
るのは、カウンタ４によって可変利得制御増幅器１の出
力信号ａの振幅の最大値の絶対値が平均すると基準電圧
V1を越えている信号を識別でき、カウンタ５によって出
力信号ａの最大値の絶対値が平均すると基準電圧V1を越
えていない信号を識別できるようにしているためであ
る。
はカウンタ４のオーバーフローするカウント値N1の２倍
となるように設定されている。このように設定されてい
るのは、カウンタ４によって可変利得制御増幅器１の出
力信号ａの振幅の最大値の絶対値が平均すると基準電圧
V1を越えている信号を識別でき、カウンタ５によって出
力信号ａの最大値の絶対値が平均すると基準電圧V1を越
えていない信号を識別できるようにしているためであ
る。
カウンタ4,5及び論理回路６並びに遅延回路７からなる
競合カウンタ40の出力信号ｇが論理レベル“1"となる
と、可変利得制御増幅器１では出力信号ａに対する利得
を下げるように制御する。また、競合カウンタ40の出力
信号ｈが論理レベル“1"となると、可変利得制御増幅器
１では出力信号ａに対する利得を上げるように制御す
る。
競合カウンタ40の出力信号ｇが論理レベル“1"となる
と、可変利得制御増幅器１では出力信号ａに対する利得
を下げるように制御する。また、競合カウンタ40の出力
信号ｈが論理レベル“1"となると、可変利得制御増幅器
１では出力信号ａに対する利得を上げるように制御す
る。
したがって、上記動作を繰り返すことにより出力信号ａ
は一定の出力レベルとなる。
は一定の出力レベルとなる。
尚、本実施例では第１図における利得制御回路41の一部
の信号レベル検出用の競合カウンタ40を用いたが、同じ
部分をアップダウンカウンタ等でも構成できる。
の信号レベル検出用の競合カウンタ40を用いたが、同じ
部分をアップダウンカウンタ等でも構成できる。
（発明の効果） 以上説明したように、この発明によれば、AGC増幅器に
おける増幅すべきAMI信号等のバイポーラに他の回線か
ら雑音が加わった場合でも利得制御回路における増幅出
力信号の振幅の平均値が一定となる制御により、重畳さ
れる雑音は平均化されて、本来のバイポーラ信号の振幅
が抑圧されることがなくなる。
おける増幅すべきAMI信号等のバイポーラに他の回線か
ら雑音が加わった場合でも利得制御回路における増幅出
力信号の振幅の平均値が一定となる制御により、重畳さ
れる雑音は平均化されて、本来のバイポーラ信号の振幅
が抑圧されることがなくなる。
また、利得制御回路に対する利得制御信号として増幅出
力信号の予め設定された閾値を越えた信号の振幅と基準
値に対して大小のみ識別しているので、増幅出力信号の
マーク率が変動してもAGC増幅器の出力レベルが変動す
ることはない自動利得制御増幅器を提供できる。
力信号の予め設定された閾値を越えた信号の振幅と基準
値に対して大小のみ識別しているので、増幅出力信号の
マーク率が変動してもAGC増幅器の出力レベルが変動す
ることはない自動利得制御増幅器を提供できる。
第１図はこの発明の一実施例を示すブロック図、第２図
は第１図の各点における信号波形を示す動作タイムチャ
ートである。 １……可変利得制御増幅器、2,3……比較器、 4,5……カウンタ、６……論理回路、 ７……遅延回路。
は第１図の各点における信号波形を示す動作タイムチャ
ートである。 １……可変利得制御増幅器、2,3……比較器、 4,5……カウンタ、６……論理回路、 ７……遅延回路。
Claims (1)
- 【請求項１】ディジタル有線伝送方式によるバイポーラ
信号を用いて通信を行なうシステムの受信部の自動利得
制御増幅器において、 利得を可変できる可変利得制御増幅器と、 該可変利得制御増幅器の出力信号の振幅の絶対値が第１
の基準値より大きい前記出力信号を検出する第１の検出
手段と、 前記出力信号の振幅の絶対値が、前記バイポーラ信号の
論理レベルであると共に前記値である第２の基準値よ
り、大きい前記出力信号を検出する第２の検出手段と、 前記第１の検出手段により検出された前記出力信号の数
を計数して所定のカウント値に達するとオーバーフロー
する第１のカウンタと、 前記第２の検出手段により検出された前記出力信号の数
を計数して前記第１のカウンタのカウント値の２倍をカ
ウント値に達するとオーバーフローする第２のカウンタ
と、 前記第１または第２のカウンタがオーバーフローすると
前記各カウンタを共にリセットするリセット手段とを具
備し、 前記第１及び第２のカウンタがオーバーフローすること
によって前記出力信号が所定の期間で平均して前記第１
の基準値より大きいか小さいかを判定して前記可変利得
制御増幅器の利得を減少または増加させて制御すること
を特徴とする自動利得制御増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10397585A JPH0669128B2 (ja) | 1985-05-17 | 1985-05-17 | 自動利得制御増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10397585A JPH0669128B2 (ja) | 1985-05-17 | 1985-05-17 | 自動利得制御増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61263303A JPS61263303A (ja) | 1986-11-21 |
| JPH0669128B2 true JPH0669128B2 (ja) | 1994-08-31 |
Family
ID=14368329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10397585A Expired - Lifetime JPH0669128B2 (ja) | 1985-05-17 | 1985-05-17 | 自動利得制御増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669128B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2897796B2 (ja) * | 1992-03-06 | 1999-05-31 | 日本電気株式会社 | オートゲインコントローラ |
| US7221223B2 (en) * | 2005-07-28 | 2007-05-22 | Motorola, Inc. | Methods and apparatus of managing a power amplifier |
| US8692809B2 (en) | 2006-07-06 | 2014-04-08 | Elo Touch Solutions, Inc. | Auto-gain switching module for acoustic touch systems |
| WO2008050171A1 (en) | 2006-10-25 | 2008-05-02 | Sensitive Object | Automatic gain control circuit, system including such circuit and method for atuomatic gain control |
-
1985
- 1985-05-17 JP JP10397585A patent/JPH0669128B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61263303A (ja) | 1986-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5521941A (en) | Automatic threshold control for multi-level signals | |
| US4525868A (en) | Interference wave detection circuit for use in radio receiver | |
| US4063183A (en) | Adaptive equalizer with improved distortion analysis | |
| US5710795A (en) | Received signal decision apparatus for digital modulated signal receiver | |
| EP0254877A2 (en) | Automatic drift control circuit | |
| JPH0669128B2 (ja) | 自動利得制御増幅器 | |
| US4185242A (en) | Signal-to-noise ratio measurement of intermittent signals | |
| JPH069357B2 (ja) | 自動利得制御増幅器 | |
| CA2045360C (en) | Signal detecting device | |
| JPH04506734A (ja) | 多重レベル・データをセンタリングする方法 | |
| KR100764923B1 (ko) | 데이터망에서 다중 신호 포맷들에 대한 입력 이득을조정하는 장치와 방법 | |
| US4489420A (en) | Clear channel detector for binary digital data transmission system | |
| JPH09270755A (ja) | 自動しきい値制御回路及び光受信装置 | |
| EP0202596B1 (en) | Improvements to the systems for bidirectional digital transmission with echo-cancellation | |
| EP0929150A1 (en) | A method of and a circuit for automatic gain control (AGC) | |
| JP3119313B2 (ja) | 分散型列車検知装置 | |
| US4380777A (en) | Keyed AGC circuit for video data transmitting device | |
| US4680772A (en) | Digital signal repeater including means for controlling a transmitter | |
| JPH0795772B2 (ja) | 信号音検出装置 | |
| JP3278844B2 (ja) | ステップ型利得調整機能を有する受信機 | |
| JPH051165Y2 (ja) | ||
| JPH06310959A (ja) | 自動利得制御回路 | |
| JPH02137550A (ja) | 受信系最適化方式 | |
| JPH11205395A (ja) | 光信号受信装置及びデューティ制御回路 | |
| JP2001007650A (ja) | Ｆｍ復調器と線形復調帯域調整方法 |