JPH069357B2 - 自動利得制御増幅器 - Google Patents
自動利得制御増幅器Info
- Publication number
- JPH069357B2 JPH069357B2 JP10397685A JP10397685A JPH069357B2 JP H069357 B2 JPH069357 B2 JP H069357B2 JP 10397685 A JP10397685 A JP 10397685A JP 10397685 A JP10397685 A JP 10397685A JP H069357 B2 JPH069357 B2 JP H069357B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- gain control
- output
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は、自動利得制御増幅器に関し、更に詳細には
ディジタル有線伝送方式等のＡＭＩ(Alternative Mark
Inversion)信号等のバイポーラ信号を用いて通信を行な
うシステムの受信部における自動利得制御増幅器（以
下、ＡＧＣ増幅器と称す）に関する。
ディジタル有線伝送方式等のＡＭＩ(Alternative Mark
Inversion)信号等のバイポーラ信号を用いて通信を行な
うシステムの受信部における自動利得制御増幅器（以
下、ＡＧＣ増幅器と称す）に関する。
（従来の技術） 従来、ＡＭＩ信号を用いたディジタル加入者線伝送方式
での受信部のＡＧＣ増幅器の制御手順は、電子通信学会
技術研究報告Vol.83 No.255 CS83−168「ディジタル加
入者線自動等化系の一検討」1984年１月27日発行に記載
されているが、簡単に説明すると以下のような手順であ
る。
での受信部のＡＧＣ増幅器の制御手順は、電子通信学会
技術研究報告Vol.83 No.255 CS83−168「ディジタル加
入者線自動等化系の一検討」1984年１月27日発行に記載
されているが、簡単に説明すると以下のような手順であ
る。
(1)トレーニング信号を受信し、この時ＡＧＣ増幅器の
利得は最大にしておく。
利得は最大にしておく。
(2)ＡＧＣ粗調利得を１ステップ毎に順次下げてＡＧＣ
増幅器の出力振幅の最大値が基準値以下になったら、逆
にＡＧＣ粗調利得を１ステップ上げた後粗調レディ信号
を出力する。
増幅器の出力振幅の最大値が基準値以下になったら、逆
にＡＧＣ粗調利得を１ステップ上げた後粗調レディ信号
を出力する。
(3)粗調レディとなると、前記ＡＧＣ粗調利得の１ステ
ップに対して１／ｘを１ステップとするＡＧＣ微調利得
を１ステップ毎に順次下げてＡＧＣ増幅器の出力振幅の
最大値が基準値以下になったら、逆にＡＧＣ微調利得を
１ステップ上げた後微調レディ信号を出力する。
ップに対して１／ｘを１ステップとするＡＧＣ微調利得
を１ステップ毎に順次下げてＡＧＣ増幅器の出力振幅の
最大値が基準値以下になったら、逆にＡＧＣ微調利得を
１ステップ上げた後微調レディ信号を出力する。
(4)微調レディ後のＡＧＣ増幅器の制御法は、Ｎビット
の間でＡＧＣ増幅器の出力振幅の最大値が基準値を越え
る情報ビット数を計数し、その数をＩとする。Ｉ＝０な
らば、ＡＧＣ微調利得を１ステップだけ上げる。１≦Ｉ
＜Ｍならば、ＡＧＣ増幅器の利得はそのままとする。Ｍ
≦１ならば、ＡＧＣ微調利得を１ステップだけ下げる。
ここで、通常Ｍは数ビットであり、Ｎは数百ビットであ
る。
の間でＡＧＣ増幅器の出力振幅の最大値が基準値を越え
る情報ビット数を計数し、その数をＩとする。Ｉ＝０な
らば、ＡＧＣ微調利得を１ステップだけ上げる。１≦Ｉ
＜Ｍならば、ＡＧＣ増幅器の利得はそのままとする。Ｍ
≦１ならば、ＡＧＣ微調利得を１ステップだけ下げる。
ここで、通常Ｍは数ビットであり、Ｎは数百ビットであ
る。
(5)以後、通信終了まで手順(4)を繰り返す。
このような手順によるＡＧＣ増幅器利得制御方式は、Ａ
ＧＣ増幅器の出力振幅の最大値を一定値に制御するため
のものである。
ＧＣ増幅器の出力振幅の最大値を一定値に制御するため
のものである。
（発明が解決しようとする問題点） しかしながら、上記のような従来のＡＧＣ増幅器利得制
御方式では、受信信号に干渉波等の雑音が含まれた場合
Ｓ／Ｎ比が劣化すると共にＡＧＣ増幅器の出力レベルの
Ｓ＋Ｎの最大値が一定となるように制御されることとな
る。通常、ＡＭＩ信号の符号判定のための閾値電圧は受
信信号の振幅Vpの１／２の電圧レベルに設定されてい
る。例えば、Vpを１〔Ｖ〕に設定すると、閾値電圧は
０．５〔Ｖ〕となる。よって、雑音が受信信号に加わる
と、雑音により受信信号そのものの振幅は１〔Ｖ〕より
小さいことになる。したがって、閾値電圧によって判別
する識別器において、判別が誤り易くなるという欠点が
あった。また、無線通信システムのように搬送波を変調
して通信を行なう装置によく用いられ、増幅出力信号を
検波して検波レベルと基準値の差に応じて増幅利得を可
変するＡＧＣ増幅器をＡＭＩ信号等のバイポーラ信号を
用いたシステムにおけるＡＧＣ増幅器として用いると、
受信信号のマーク率の変化によりＡＧＣ増幅器の出力レ
ベルが変動するので一定に制御することが困難となると
いう欠点もあった。
御方式では、受信信号に干渉波等の雑音が含まれた場合
Ｓ／Ｎ比が劣化すると共にＡＧＣ増幅器の出力レベルの
Ｓ＋Ｎの最大値が一定となるように制御されることとな
る。通常、ＡＭＩ信号の符号判定のための閾値電圧は受
信信号の振幅Vpの１／２の電圧レベルに設定されてい
る。例えば、Vpを１〔Ｖ〕に設定すると、閾値電圧は
０．５〔Ｖ〕となる。よって、雑音が受信信号に加わる
と、雑音により受信信号そのものの振幅は１〔Ｖ〕より
小さいことになる。したがって、閾値電圧によって判別
する識別器において、判別が誤り易くなるという欠点が
あった。また、無線通信システムのように搬送波を変調
して通信を行なう装置によく用いられ、増幅出力信号を
検波して検波レベルと基準値の差に応じて増幅利得を可
変するＡＧＣ増幅器をＡＭＩ信号等のバイポーラ信号を
用いたシステムにおけるＡＧＣ増幅器として用いると、
受信信号のマーク率の変化によりＡＧＣ増幅器の出力レ
ベルが変動するので一定に制御することが困難となると
いう欠点もあった。
この発明はこれらの問題点に鑑みなされたもので、増幅
すべき受信信号に雑音が加わった場合でもこの雑音によ
り本来のＡＭＩ信号等のバイポーラ信号の振幅が抑圧さ
れることのない、かつその受信信号のマーク率が変動し
ても出力レベルが変動しないＡＧＣ増幅器を提供するこ
とを目的とする。
すべき受信信号に雑音が加わった場合でもこの雑音によ
り本来のＡＭＩ信号等のバイポーラ信号の振幅が抑圧さ
れることのない、かつその受信信号のマーク率が変動し
ても出力レベルが変動しないＡＧＣ増幅器を提供するこ
とを目的とする。
（問題点を解決するための手段） この発明は、前記問題点を解決するためにディジタル有
線伝送方式によるバイポーラ信号を用いて通信を行なう
システムの受信部の自動利得制御増幅器において、利得
を可変できる可変利得制御増幅器と、該可変利得制御増
幅器の出力信号の振幅の絶対値が第１の基準値より大き
い前記出力信号を検出する第１の検出手段と、前記出力
信号の振幅の絶対値が前記バイポーラ信号の論理レベル
であると共に前記第１の基準値より小さい第２の基準値
より大きい前記出力信号を検出する第２の検出手段と、
前記第１の検出手段により検出された前記出力信号の数
を計算して所定のカウント値に達するとオーバーフロー
する第１のカウンタと、前記第２の検出手段により検出
された前記出力信号の数を計数して前記第１のカウンタ
のカウント幅の２倍のカウント値に達するとオーバーフ
ローする第２のカウンタと、前記第１または第２のカウ
ンタがオーバーフローすると前記各カウンタを共にリセ
ットするリセット手段とを具備している。
線伝送方式によるバイポーラ信号を用いて通信を行なう
システムの受信部の自動利得制御増幅器において、利得
を可変できる可変利得制御増幅器と、該可変利得制御増
幅器の出力信号の振幅の絶対値が第１の基準値より大き
い前記出力信号を検出する第１の検出手段と、前記出力
信号の振幅の絶対値が前記バイポーラ信号の論理レベル
であると共に前記第１の基準値より小さい第２の基準値
より大きい前記出力信号を検出する第２の検出手段と、
前記第１の検出手段により検出された前記出力信号の数
を計算して所定のカウント値に達するとオーバーフロー
する第１のカウンタと、前記第２の検出手段により検出
された前記出力信号の数を計数して前記第１のカウンタ
のカウント幅の２倍のカウント値に達するとオーバーフ
ローする第２のカウンタと、前記第１または第２のカウ
ンタがオーバーフローすると前記各カウンタを共にリセ
ットするリセット手段とを具備している。
（作 用） 可変利得制御増幅器の出力信号は第１の検出手段により
第１の基準値より大きいものだけ識別され、識別された
出力信号の数を第１のカウンタによって計数される。第
１のカウンタでは、所定のカウント値に達するとオーバ
ーフローして所定の期間で平均した前記出力信号が第１
の基準値より大きいことを検出し、可変利得制御増幅器
では前記出力信号に対する利得を減少させるように制御
する。また前記出力信号は第２の検出手段により第２の
基準値より大きく第１の基準値より小さいものだけを識
別され、識別された出力信号の数を第２のカウンタによ
って計数される。第２のカウンタでは、第１のカウンタ
のカウント値と等しいカウント値に達するとオーバーフ
ローして所定の期間で平均した前記出力信号が第１の基
準値より小さいことを検出し、可変利得制御増幅器では
前記出力信号に対する利得を増加させるように制御す
る。
第１の基準値より大きいものだけ識別され、識別された
出力信号の数を第１のカウンタによって計数される。第
１のカウンタでは、所定のカウント値に達するとオーバ
ーフローして所定の期間で平均した前記出力信号が第１
の基準値より大きいことを検出し、可変利得制御増幅器
では前記出力信号に対する利得を減少させるように制御
する。また前記出力信号は第２の検出手段により第２の
基準値より大きく第１の基準値より小さいものだけを識
別され、識別された出力信号の数を第２のカウンタによ
って計数される。第２のカウンタでは、第１のカウンタ
のカウント値と等しいカウント値に達するとオーバーフ
ローして所定の期間で平均した前記出力信号が第１の基
準値より小さいことを検出し、可変利得制御増幅器では
前記出力信号に対する利得を増加させるように制御す
る。
（実施例） 以下、この発明の一実施例を図面に基づいて説明する。
第１図は、この発明の一実施例を示すブロック図であ
る。また、第２図は第１図に示す回路各部の信号波形を
示すタイムチャートである。第１図において、１は可変
利得制御増幅器、２，３は比較器、４，５はカウンタ、
６，９は論理回路、７は遅延回路、８はインバータであ
り、10〜21は入力端子、30〜35は出力端子、40は競合カ
ウンタ、41は利得制御回路である。可変利得制御増幅器
１の入力端子10には被増幅信号が供給され、増幅された
増幅出力信号ａを出力端子30へ出力する。また、増幅出
力信号ａは比較器２の入力端子11及び比較器３の入力端
子13にも入力される。比較器２の入力端子12には基準電
圧V1が供給され、比較器３の入力端子14には基準電圧の
1/2の電圧V2(＝1/2V1)が供給される。そして、比較器２
では基準電圧V1と増幅出力信号ａの絶対値を比較し、比
較した結果増幅出力信号ａの絶対値が基準電圧V1より大
であれば、出力端子31から出力する出力信号ｂは論理レ
ベル“１”を示す。また、比較した結果小であれば、出
力信号ｂは論理レベル“０”を示す。第２図のタイムチ
ャートに示す信号ａ，ｂからわかるように、例えば信号
ａのPa1,Pa2,Pa3,Pa4,Pam,Pam+5は基準電圧V1を越えて
いるので、それぞれに対応した信号ｂのPb1,Pb2,Pb3,P
b4,Pbm,Pbm+5で論理レベル“１”を示す。同様に、比較
器３では電圧V2と増幅出力信号ａの絶対値を比較し、比
較した結果増幅出力信号ａの絶対値が電圧V2より大であ
れば、出力端子32から出力する出力信号ｃは論理レベル
“１”を示す。また、比較した結果小であれば、出力信
号ｃは論理レベル“０”を示す。ここで、この比較器３
の出力信号ｃは通常用いられるＡＭＩ信号等のバイポー
ラ信号の識別機の識別出力信号といえるものである。更
に、第２図のタイムチャートにおける信号ａ，ｃからわ
かるように、例えば信号ａのPa1,Pa2,Pa3,Pa4，…，
Pam,Pam+1,Pam+2,Pam+3,Pam+4,Pam+5は電圧V2を越えて
いるので、それぞれに対応した信号ｃのPc1,Pc2,Pc3,P
c4，…，Pcm,Pcm+1,Pcm+2,Pcm+3,Pcm+4,Pcm+5で論理レ
ベル“１”を示す。
る。また、第２図は第１図に示す回路各部の信号波形を
示すタイムチャートである。第１図において、１は可変
利得制御増幅器、２，３は比較器、４，５はカウンタ、
６，９は論理回路、７は遅延回路、８はインバータであ
り、10〜21は入力端子、30〜35は出力端子、40は競合カ
ウンタ、41は利得制御回路である。可変利得制御増幅器
１の入力端子10には被増幅信号が供給され、増幅された
増幅出力信号ａを出力端子30へ出力する。また、増幅出
力信号ａは比較器２の入力端子11及び比較器３の入力端
子13にも入力される。比較器２の入力端子12には基準電
圧V1が供給され、比較器３の入力端子14には基準電圧の
1/2の電圧V2(＝1/2V1)が供給される。そして、比較器２
では基準電圧V1と増幅出力信号ａの絶対値を比較し、比
較した結果増幅出力信号ａの絶対値が基準電圧V1より大
であれば、出力端子31から出力する出力信号ｂは論理レ
ベル“１”を示す。また、比較した結果小であれば、出
力信号ｂは論理レベル“０”を示す。第２図のタイムチ
ャートに示す信号ａ，ｂからわかるように、例えば信号
ａのPa1,Pa2,Pa3,Pa4,Pam,Pam+5は基準電圧V1を越えて
いるので、それぞれに対応した信号ｂのPb1,Pb2,Pb3,P
b4,Pbm,Pbm+5で論理レベル“１”を示す。同様に、比較
器３では電圧V2と増幅出力信号ａの絶対値を比較し、比
較した結果増幅出力信号ａの絶対値が電圧V2より大であ
れば、出力端子32から出力する出力信号ｃは論理レベル
“１”を示す。また、比較した結果小であれば、出力信
号ｃは論理レベル“０”を示す。ここで、この比較器３
の出力信号ｃは通常用いられるＡＭＩ信号等のバイポー
ラ信号の識別機の識別出力信号といえるものである。更
に、第２図のタイムチャートにおける信号ａ，ｃからわ
かるように、例えば信号ａのPa1,Pa2,Pa3,Pa4，…，
Pam,Pam+1,Pam+2,Pam+3,Pam+4,Pam+5は電圧V2を越えて
いるので、それぞれに対応した信号ｃのPc1,Pc2,Pc3,P
c4，…，Pcm,Pcm+1,Pcm+2,Pcm+3,Pcm+4,Pcm+5で論理レ
ベル“１”を示す。
比較器２の出力信号ｂはカウンタ４の入力端子15に供給
され、出力信号ｂの論理レベル“１”となる数を計数す
るためにカウンタ４のカウント値ｊが歩進する。そし
て、カウンタ４のカウント値ｊがＮとなると、カウンタ
４はオーバーフローとして、カウンタ４の出力端子33か
ら出力される出力信号ｇは論理レベル“１”を示す。こ
の様子は第２図のタイムチャートからわかるようにカウ
ンタ４のカウント値ｊが歩進してＮとなると、信号ｇは
１つのパルス信号となる。また、比較器２の出力信号ｂ
はインバータ８を介して反転された信号となり、論理
回路９の一方の入力端子に供給される。
され、出力信号ｂの論理レベル“１”となる数を計数す
るためにカウンタ４のカウント値ｊが歩進する。そし
て、カウンタ４のカウント値ｊがＮとなると、カウンタ
４はオーバーフローとして、カウンタ４の出力端子33か
ら出力される出力信号ｇは論理レベル“１”を示す。こ
の様子は第２図のタイムチャートからわかるようにカウ
ンタ４のカウント値ｊが歩進してＮとなると、信号ｇは
１つのパルス信号となる。また、比較器２の出力信号ｂ
はインバータ８を介して反転された信号となり、論理
回路９の一方の入力端子に供給される。
さらに、比較器３の出力信号ｃは論理回路９の他方の入
力端子に供給される。論理回路９では信号と信号ｃの
論理演算を行ない論理結果をカウンタ５の入力端子16に
供給する。カウンタ５では信号ｄの論理レベル“１”と
なる数を計数し、カウント値ｋが歩進する。そして、カ
ウンタ５のカウント値ｋがＮとなると、カウンタ５はオ
ーバーフローしてカウンタ５の出力端子34から出力され
る出力信号ｈは論理レベル“１”を示す。第２図のタイ
ムチャートにおけるカウンタ５のカウント値ｋが歩進し
てＮとなると、信号ｈは１つのパルス信号となる。
力端子に供給される。論理回路９では信号と信号ｃの
論理演算を行ない論理結果をカウンタ５の入力端子16に
供給する。カウンタ５では信号ｄの論理レベル“１”と
なる数を計数し、カウント値ｋが歩進する。そして、カ
ウンタ５のカウント値ｋがＮとなると、カウンタ５はオ
ーバーフローしてカウンタ５の出力端子34から出力され
る出力信号ｈは論理レベル“１”を示す。第２図のタイ
ムチャートにおけるカウンタ５のカウント値ｋが歩進し
てＮとなると、信号ｈは１つのパルス信号となる。
カウンタ４の出力信号ｇは可変利得制御増幅器１の入力
端子21及び論理回路６の一方の入力端子に各々供給され
る。また、カウンタ５の出力信号ｈは可変利得制御増幅
器１の入力端子20及び論理回路６の他方の入力端子に各
々供給される。そして、論理回路では信号ｇ及び信号ｈ
の論理和をとり、その論理和の結果を遅延回路７の入力
端子17に供給される。遅延回路７では可変利得制御増幅
器１における制御動作が完了するまで一定時間遅延さ
せ、その遅延された出力信号ｉは出力端子35からカウン
タ４のリセット端子である入力端子18及びカウンタ５の
リセット端子である入力端子19に各々供給される。第２
図のタイムチャートからわかるように、信号ｉが論理レ
ベル“１”となると、カウンタ４，５は同時にリセット
される。
端子21及び論理回路６の一方の入力端子に各々供給され
る。また、カウンタ５の出力信号ｈは可変利得制御増幅
器１の入力端子20及び論理回路６の他方の入力端子に各
々供給される。そして、論理回路では信号ｇ及び信号ｈ
の論理和をとり、その論理和の結果を遅延回路７の入力
端子17に供給される。遅延回路７では可変利得制御増幅
器１における制御動作が完了するまで一定時間遅延さ
せ、その遅延された出力信号ｉは出力端子35からカウン
タ４のリセット端子である入力端子18及びカウンタ５の
リセット端子である入力端子19に各々供給される。第２
図のタイムチャートからわかるように、信号ｉが論理レ
ベル“１”となると、カウンタ４，５は同時にリセット
される。
ここで、カウンタ４，５のオーバーフローするカウント
値ｊ，ｋが各々Ｎとなって等しいカウント値に設定され
ているのはカウンタ４によって可変利得制御増幅器１の
出力信号ａの振幅の最大値の絶対値が平均すると基準電
圧V1を越えている信号を識別でき、カウンタ５によって
出力信号ａの最大値の絶対値が平均すると基準電圧V1を
越えていない信号を識別できるようにしているためであ
る。
値ｊ，ｋが各々Ｎとなって等しいカウント値に設定され
ているのはカウンタ４によって可変利得制御増幅器１の
出力信号ａの振幅の最大値の絶対値が平均すると基準電
圧V1を越えている信号を識別でき、カウンタ５によって
出力信号ａの最大値の絶対値が平均すると基準電圧V1を
越えていない信号を識別できるようにしているためであ
る。
カウンタ４，５及び論理回路６並びに遅延回路７からな
る競合カウンタ40の出力信号ｇが論理レベル“１”とな
ると、可変利得制御増幅器１では出力信号ａに対する利
得を下げるように制御する。また、競合カウンタ40の出
力信号ｈが論理レベル“１”となると、可変利得制御増
幅器１では出力信号ａに対する利得を上げるように制御
する。
る競合カウンタ40の出力信号ｇが論理レベル“１”とな
ると、可変利得制御増幅器１では出力信号ａに対する利
得を下げるように制御する。また、競合カウンタ40の出
力信号ｈが論理レベル“１”となると、可変利得制御増
幅器１では出力信号ａに対する利得を上げるように制御
する。
したがって、上記動作を繰り返すことにより出力信号ａ
は一定の出力レベルとなる。
は一定の出力レベルとなる。
尚、本実施例では第１図における利得制御回路41の一部
の信号レベル検出用の競合カウンタ40を用いたが、同じ
部分をアップダウンカウンタ等でも構成できる。
の信号レベル検出用の競合カウンタ40を用いたが、同じ
部分をアップダウンカウンタ等でも構成できる。
（発明の効果） 以上説明したように、この発明によれば、ＡＧＣ増幅器
における増幅すべきＡＭＩ信号等のバイポーラに他の回
線からの雑音が加わった場合でも利得制御回路における
増幅出力信号の振幅の平均値が一定となる制御により、
重畳される雑音は平均化されて、本来のパイポーラ信号
の振幅が抑圧されることがなくなる。
における増幅すべきＡＭＩ信号等のバイポーラに他の回
線からの雑音が加わった場合でも利得制御回路における
増幅出力信号の振幅の平均値が一定となる制御により、
重畳される雑音は平均化されて、本来のパイポーラ信号
の振幅が抑圧されることがなくなる。
また、利得制御回路に対する利得制御信号として増幅出
力信号の予め設定された閾値を越えた信号の振幅と基準
値に対して大小のみ識別しているので、増幅出力信号の
マーク率が変動してもＡＧＣ増幅器の出力レベルが変動
することはない自動利得制御増幅器を提供できる。
力信号の予め設定された閾値を越えた信号の振幅と基準
値に対して大小のみ識別しているので、増幅出力信号の
マーク率が変動してもＡＧＣ増幅器の出力レベルが変動
することはない自動利得制御増幅器を提供できる。
【図面の簡単な説明】 第１図はこの発明の一実施例を示すブロック図、第２図
は第１図の各点における信号波形を示す動作タイムチャ
ートである。 １……可変利得制御増幅器、 ２，３……比較器、 ４，５……カウンタ、 ６，９……論理回路、 ７……遅延回路、 ８……インバータ。
は第１図の各点における信号波形を示す動作タイムチャ
ートである。 １……可変利得制御増幅器、 ２，３……比較器、 ４，５……カウンタ、 ６，９……論理回路、 ７……遅延回路、 ８……インバータ。
Claims (1)
- 【請求項１】ディジタル有線伝送方式によるバイポーラ
信号を用いて通信を行なうシステムの受信部の自動利得
制御増幅器において、 利得を可変できる可変利得制御増幅器と、 該可変利得制御増幅器の出力信号の振幅の絶対値が第１
の基準値より大きい前記出力信号を検出する第１の検出
手段と、 前記出力信号の振幅の絶対値が前記バイポーラ信号の論
理レベルである第２の基準値より大きく前記第１の基準
値より小さい前記出力信号を検出する第２の検出手段
と、 前記第１の検出手段により検出された前記出力信号の数
を計数して所定のカウント値に達するとオーバーフロー
する第１のカウンタと、 前記第２の検出手段により検出された前記出力信号の数
を計数して前記第１のカウンタのカウント値に等しい所
定のカウント値に達するとオーバーフローする第２のカ
ウンタと、 前記第１または第２のカウンタがオーバーフローすると
前記各カウンタを共にリセットするリセット手段とを具
備し、 前記第１及び第２のカウンタがオーバーフローすること
によって前記出力信号が所定の期間で平均して前記第１
の基準値より大きいか小さいかと判定して前記可変利得
制御増幅器の利得を減少または増加させて制御すること
を特徴とする自動利得制御増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10397685A JPH069357B2 (ja) | 1985-05-17 | 1985-05-17 | 自動利得制御増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10397685A JPH069357B2 (ja) | 1985-05-17 | 1985-05-17 | 自動利得制御増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61263304A JPS61263304A (ja) | 1986-11-21 |
| JPH069357B2 true JPH069357B2 (ja) | 1994-02-02 |
Family
ID=14368354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10397685A Expired - Lifetime JPH069357B2 (ja) | 1985-05-17 | 1985-05-17 | 自動利得制御増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH069357B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04258060A (ja) * | 1991-02-12 | 1992-09-14 | Nec Corp | ３値信号検出器 |
| JP2897796B2 (ja) * | 1992-03-06 | 1999-05-31 | 日本電気株式会社 | オートゲインコントローラ |
| JPH10322152A (ja) * | 1997-05-19 | 1998-12-04 | Fujitsu Ltd | デジタルａｇｃ回路 |
| US6819760B1 (en) * | 1999-06-21 | 2004-11-16 | Advanced Micro Devices, Inc. | Adaptive energy detector gain control in physical layer transceiver for home telephone wire network |
| US8692809B2 (en) | 2006-07-06 | 2014-04-08 | Elo Touch Solutions, Inc. | Auto-gain switching module for acoustic touch systems |
| WO2008050171A1 (en) | 2006-10-25 | 2008-05-02 | Sensitive Object | Automatic gain control circuit, system including such circuit and method for atuomatic gain control |
-
1985
- 1985-05-17 JP JP10397685A patent/JPH069357B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61263304A (ja) | 1986-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3262283B2 (ja) | 多値デジタル信号用受信機 | |
| EP1717972B1 (en) | Automatic bit rate control circuit | |
| JPH08107429A (ja) | 可変マルチスレショルド検出回路、および可変マルチスレショルドを用いてサンプリングされたベースバンド信号の複数個のビットを検出する方法 | |
| US5214670A (en) | Equalization system and method for equalizing a base-band telecommunication line | |
| JP2004523147A (ja) | 無線受信装置 | |
| US4525868A (en) | Interference wave detection circuit for use in radio receiver | |
| US4555788A (en) | Multiple rate baseband receiver | |
| JPH06505380A (ja) | 受信機内でｄｃオフセットを修正する装置および方法 | |
| US5710795A (en) | Received signal decision apparatus for digital modulated signal receiver | |
| JPH069357B2 (ja) | 自動利得制御増幅器 | |
| GB1560760A (en) | Adaptive equalizer with distortion analysis | |
| EP0254877A2 (en) | Automatic drift control circuit | |
| EP0588161B1 (en) | Adaptive equalizer method | |
| JPH0669128B2 (ja) | 自動利得制御増幅器 | |
| JPH04506734A (ja) | 多重レベル・データをセンタリングする方法 | |
| US4489420A (en) | Clear channel detector for binary digital data transmission system | |
| JP3532633B2 (ja) | 光受信装置 | |
| JPH09270755A (ja) | 自動しきい値制御回路及び光受信装置 | |
| JPH0614625B2 (ja) | ディジタル制御形適応ａｇｃ方式 | |
| EP0929150A1 (en) | A method of and a circuit for automatic gain control (AGC) | |
| JPH06338796A (ja) | 受信機 | |
| JP2543542B2 (ja) | スケルチ回路 | |
| JP2003512744A (ja) | バースト的に生じる妨害を伴う伝送チャネルを介してディジタルデータを伝送する方法 | |
| JP2904260B2 (ja) | デジタル復調器における受信レベル検出回路 | |
| JP2825054B2 (ja) | ２線式時分割伝送方式の受信方法と受信回路 |