JPH08107429A - 可変マルチスレショルド検出回路、および可変マルチスレショルドを用いてサンプリングされたベースバンド信号の複数個のビットを検出する方法 - Google Patents
可変マルチスレショルド検出回路、および可変マルチスレショルドを用いてサンプリングされたベースバンド信号の複数個のビットを検出する方法Info
- Publication number
- JPH08107429A JPH08107429A JP7235049A JP23504995A JPH08107429A JP H08107429 A JPH08107429 A JP H08107429A JP 7235049 A JP7235049 A JP 7235049A JP 23504995 A JP23504995 A JP 23504995A JP H08107429 A JPH08107429 A JP H08107429A
- Authority
- JP
- Japan
- Prior art keywords
- threshold
- bits
- threshold value
- value
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/063—Setting decision thresholds using feedback techniques only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 より簡単なハードウェアで、ＧＭＳＫ変調を
用いる通信システムの受信機のサンプリングされたベー
スバンド信号のための可変マルチスレショルド検出回路
を提供する。 【解決手段】 この回路は、ベースバンド信号の予め定
められた数のサンプルを累算して現在のビットのための
和を発生する積分／ダンプ回路６００、６１０と、評価
された位相オフセットおよび２つの前のビットの２進値
に基づいてマルチスレショルドの複数個のグループから
しきい値を選択するレベルセレクタと、積分／ダンプ回
路からの和とレベルセレクタから選択されたしきい値と
を比較し、現在のビットについて「０」または「１」の
２進値を発生する比較回路と、現在のビットを遅延させ
て、レベルセレクタが次のビットに関する次のしきい値
を決定する際に用いられるようにする遅延回路６３０、
６４０とを含む。
用いる通信システムの受信機のサンプリングされたベー
スバンド信号のための可変マルチスレショルド検出回路
を提供する。 【解決手段】 この回路は、ベースバンド信号の予め定
められた数のサンプルを累算して現在のビットのための
和を発生する積分／ダンプ回路６００、６１０と、評価
された位相オフセットおよび２つの前のビットの２進値
に基づいてマルチスレショルドの複数個のグループから
しきい値を選択するレベルセレクタと、積分／ダンプ回
路からの和とレベルセレクタから選択されたしきい値と
を比較し、現在のビットについて「０」または「１」の
２進値を発生する比較回路と、現在のビットを遅延させ
て、レベルセレクタが次のビットに関する次のしきい値
を決定する際に用いられるようにする遅延回路６３０、
６４０とを含む。
Description
【０００１】
【関連する分野】この発明は、電気通信の分野に関し、
より特定的には、無線通信システムを介する信号受信、
サンプリングおよび検出に関する。
より特定的には、無線通信システムを介する信号受信、
サンプリングおよび検出に関する。
【０００２】
【技術背景】この分野において無線通信のためのいわゆ
る「０．３−ＧＭＳＫ」変調方式を用いることが一般的
になっている。この方式では、予め変調された２進デー
タが、＋１／−１にマッピングされ、ビット継続期間
（Ｔ）の間、保持され、０．３と等しい正規化された帯
域幅（ＢＴ）のガウスフィルタでフィルタ処理される。
ここでＢはフィルタの実際の帯域幅である。このフィル
タ処理された信号は、次に０．５の変調指数でＦＭ変調
され、この変調指数はＦＳＫシステムの最小であり、し
たがって「最小シフトキーイング（Minimum Shift Keyi
ng）（ＭＳＫ）」と呼ばれる。
る「０．３−ＧＭＳＫ」変調方式を用いることが一般的
になっている。この方式では、予め変調された２進デー
タが、＋１／−１にマッピングされ、ビット継続期間
（Ｔ）の間、保持され、０．３と等しい正規化された帯
域幅（ＢＴ）のガウスフィルタでフィルタ処理される。
ここでＢはフィルタの実際の帯域幅である。このフィル
タ処理された信号は、次に０．５の変調指数でＦＭ変調
され、この変調指数はＦＳＫシステムの最小であり、し
たがって「最小シフトキーイング（Minimum Shift Keyi
ng）（ＭＳＫ）」と呼ばれる。
【０００３】図１は、典型的な０．３−ＧＭＳＫシステ
ムのブロック図を図示する。送信機側では、バイポーラ
信号が、最小シフトキーイング（ＭＳＫ）１１０に接続
されたガウスフィルタ１００に与えられ、中間周波数
（ＩＦ）−無線周波数（ＲＦ）変換器１１４およびアン
テナ１１５を介して受信機に送信される。受信機側で
は、アンテナ１２０から受信された信号が、ＲＦ−ＩＦ
変換器１２１を介してバンドパスフィルタ１２５に進
み、これは入力信号の振幅を制限するリミッタ１３０に
接続される。リミッタ１３０からの信号は、ＦＭ復調器
１４０に与えられ、ローパスフィルタ１５０を通され
る。
ムのブロック図を図示する。送信機側では、バイポーラ
信号が、最小シフトキーイング（ＭＳＫ）１１０に接続
されたガウスフィルタ１００に与えられ、中間周波数
（ＩＦ）−無線周波数（ＲＦ）変換器１１４およびアン
テナ１１５を介して受信機に送信される。受信機側で
は、アンテナ１２０から受信された信号が、ＲＦ−ＩＦ
変換器１２１を介してバンドパスフィルタ１２５に進
み、これは入力信号の振幅を制限するリミッタ１３０に
接続される。リミッタ１３０からの信号は、ＦＭ復調器
１４０に与えられ、ローパスフィルタ１５０を通され
る。
【０００４】ローパスフィルタ１５０から結果として生
じるアナログ信号は、サンプリングクロック１５６を介
してサンプラ１５５によりサンプリングされ、デジタル
信号処理のためにアナログ／デジタル（Ａ／Ｄ）変換器
１６０によりデジタル形式に変換される。Ａ／Ｄ変換器
の出力は検出装置１７０に与えられる。しかしながら、
シンボル間妨害（ＩＳＩ）のために、信号が送信機のガ
ウスフィルタ１００によりフィルタ処理されるときに本
質的に発生され、また典型的には伝搬チャネルおよび受
信機のフィルタにより導入される。したがって、ローパ
スフィルタ１５０の出力へのＩＳＩの影響を最小にしな
がら、ベースバンド信号を検出できることが望ましい。
じるアナログ信号は、サンプリングクロック１５６を介
してサンプラ１５５によりサンプリングされ、デジタル
信号処理のためにアナログ／デジタル（Ａ／Ｄ）変換器
１６０によりデジタル形式に変換される。Ａ／Ｄ変換器
の出力は検出装置１７０に与えられる。しかしながら、
シンボル間妨害（ＩＳＩ）のために、信号が送信機のガ
ウスフィルタ１００によりフィルタ処理されるときに本
質的に発生され、また典型的には伝搬チャネルおよび受
信機のフィルタにより導入される。したがって、ローパ
スフィルタ１５０の出力へのＩＳＩの影響を最小にしな
がら、ベースバンド信号を検出できることが望ましい。
【０００５】ＦＭ復調された信号は、固定マルチスレシ
ョルド検出を用いて検出できる。しかしながら、固定マ
ルチスレショルド検出では、デコードされたデータの精
度は、対応する位相オフセットの影響を受けやすい。し
たがって、サンプル時間を周期的に調整して、検出機構
のために正しい位相を確実にするために、付加的な機構
が必要とされる。これらは、サンプラクロックを調整す
ること、またはサンプリング位相を生成し直すために内
挿フィルタを用いることを含むかもしれない。図２およ
び図３のブロック２３０および３３０に示される、前の
サンプルのシーケンスを評価するデジタルプロセッサに
より位相オフセットが決定されることに注目されたい。
ョルド検出を用いて検出できる。しかしながら、固定マ
ルチスレショルド検出では、デコードされたデータの精
度は、対応する位相オフセットの影響を受けやすい。し
たがって、サンプル時間を周期的に調整して、検出機構
のために正しい位相を確実にするために、付加的な機構
が必要とされる。これらは、サンプラクロックを調整す
ること、またはサンプリング位相を生成し直すために内
挿フィルタを用いることを含むかもしれない。図２およ
び図３のブロック２３０および３３０に示される、前の
サンプルのシーケンスを評価するデジタルプロセッサに
より位相オフセットが決定されることに注目されたい。
【０００６】図２および図３は、それぞれ内挿フィルタ
およびクロック調整を用いる固定しきい値検出回路を図
示する。しかしながら、当業者が理解するように、内挿
フィルタおよびクロック調整は両方ともより複雑な回路
を必要とするであろう。したがって、入力信号の位相を
調整する必要のないしきい値検出回路が望ましいであろ
う。
およびクロック調整を用いる固定しきい値検出回路を図
示する。しかしながら、当業者が理解するように、内挿
フィルタおよびクロック調整は両方ともより複雑な回路
を必要とするであろう。したがって、入力信号の位相を
調整する必要のないしきい値検出回路が望ましいであろ
う。
【０００７】図２を参照すると、図１のローパスフィル
タ１５０からのアナログ信号は、サンプリングクロック
２４０に従ってサンプラ２１０によりサンプリングさ
れ、Ａ／Ｄ変換器２１５により量子化される。結果とし
て生じる信号は内挿フィルタ２２０に与えられ、位相オ
フセット情報がデジタルプロセッサ２３０により発生さ
れる。内挿フィルタからの出力は、検出回路２５０に与
えられる。
タ１５０からのアナログ信号は、サンプリングクロック
２４０に従ってサンプラ２１０によりサンプリングさ
れ、Ａ／Ｄ変換器２１５により量子化される。結果とし
て生じる信号は内挿フィルタ２２０に与えられ、位相オ
フセット情報がデジタルプロセッサ２３０により発生さ
れる。内挿フィルタからの出力は、検出回路２５０に与
えられる。
【０００８】クロック調整の方法が用いられる図３を参
照すると、アナログ信号はクロック３４０に従ってサン
プラ３１０によりサンプリングされ、Ａ／Ｄ変換器３１
５により量子化される。内挿フィルタがないので、位相
オフセットはデジタルプロセッサ３３０からサンプリン
グクロック３４０に与えられる。
照すると、アナログ信号はクロック３４０に従ってサン
プラ３１０によりサンプリングされ、Ａ／Ｄ変換器３１
５により量子化される。内挿フィルタがないので、位相
オフセットはデジタルプロセッサ３３０からサンプリン
グクロック３４０に与えられる。
【０００９】
【発明の概要】検出回路により必要とされるハードウェ
アの複雑さを減少するために、可変マルチスレショルド
検出回路を開示する。ビットタイミング位相の評価に基
づいて、対応するしきい値が選択され得る。内挿フィル
タもタイミング位相調整も必要ではない。必要とされる
のは、適切なしきい値を選択するためにタイミング位相
を評価することである。シミュレーションの結果に基づ
いて、しきい値を変更することにより、所与の位相オフ
セットで性能が維持され、回路の性能を最適化すること
ができる。
アの複雑さを減少するために、可変マルチスレショルド
検出回路を開示する。ビットタイミング位相の評価に基
づいて、対応するしきい値が選択され得る。内挿フィル
タもタイミング位相調整も必要ではない。必要とされる
のは、適切なしきい値を選択するためにタイミング位相
を評価することである。シミュレーションの結果に基づ
いて、しきい値を変更することにより、所与の位相オフ
セットで性能が維持され、回路の性能を最適化すること
ができる。
【００１０】通信システムの受信機のサンプリングされ
たベースバンド信号のための可変マルチスレショルド検
出回路を開示する。この回路は、サンプリングされた信
号の予め定められた数のサンプルを累算して、現在のビ
ットの検出のための和を発生する積分／ダンプフィルタ
処理回路と、評価された位相オフセットおよび２つの前
のビットの２進値に基づいてマルチスレショルドの複数
個のグループからしきい値を選択するレベルセレクタ
と、積分／ダンプ回路からの和とレベルセレクタから選
択されたしきい値とを比較し、現在のビットのために
「０」または「１」のいずれか一方の２進値を発生する
比較回路と、現在のビットを遅延させて、次のビットの
ための次のしきい値を決定するレベルセレクタにより用
いられるようにする遅延回路とを含む。
たベースバンド信号のための可変マルチスレショルド検
出回路を開示する。この回路は、サンプリングされた信
号の予め定められた数のサンプルを累算して、現在のビ
ットの検出のための和を発生する積分／ダンプフィルタ
処理回路と、評価された位相オフセットおよび２つの前
のビットの２進値に基づいてマルチスレショルドの複数
個のグループからしきい値を選択するレベルセレクタ
と、積分／ダンプ回路からの和とレベルセレクタから選
択されたしきい値とを比較し、現在のビットのために
「０」または「１」のいずれか一方の２進値を発生する
比較回路と、現在のビットを遅延させて、次のビットの
ための次のしきい値を決定するレベルセレクタにより用
いられるようにする遅延回路とを含む。
【００１１】この発明のさらなる目的、特徴および利点
は、次の説明から明らかになるであろう。
は、次の説明から明らかになるであろう。
【００１２】
【詳細な説明】可変マルチスレショルド検出回路を開示
する。後に続く詳細な説明を、主として電子システム内
の動作の記号表現およびアルゴリズムを用いて提示す
る。それらは、電気通信分野における当業者により用い
られる手段であり、その業績の本質を最も効果的に他の
当業者に伝えるものである。
する。後に続く詳細な説明を、主として電子システム内
の動作の記号表現およびアルゴリズムを用いて提示す
る。それらは、電気通信分野における当業者により用い
られる手段であり、その業績の本質を最も効果的に他の
当業者に伝えるものである。
【００１３】図４は、図２および図３で用いられた４レ
ベル検出器２５０および３５０を図示する。図４を参照
すると、図２の内挿フィルタ２２０の出力からの、また
は図３のＡ／Ｄ変換器３１５の出力からのサンプリング
された信号４０５が、偶数および奇数ビットを２ビット
の継続期間積分するために積分／ダンプ回路４１０およ
び４１５それぞれに交互に与えられる。積分された値
は、現在のビットの２進値を決定するために、図５の固
定された４つのしきい値の表から選択されたしきい値と
比較されるが、その選択は、前の２つのビットの２進値
だけに基づく。４つのしきい値、すなわち−ａ1 、−ａ
0 、ａ0 およびａ1 からなるグループが、ある定位相オ
フセットに対応することが注目されるべきである。これ
に代えて、４つのしきい値の別のグループが別の定位相
オフセットに対応し得る。
ベル検出器２５０および３５０を図示する。図４を参照
すると、図２の内挿フィルタ２２０の出力からの、また
は図３のＡ／Ｄ変換器３１５の出力からのサンプリング
された信号４０５が、偶数および奇数ビットを２ビット
の継続期間積分するために積分／ダンプ回路４１０およ
び４１５それぞれに交互に与えられる。積分された値
は、現在のビットの２進値を決定するために、図５の固
定された４つのしきい値の表から選択されたしきい値と
比較されるが、その選択は、前の２つのビットの２進値
だけに基づく。４つのしきい値、すなわち−ａ1 、−ａ
0 、ａ0 およびａ1 からなるグループが、ある定位相オ
フセットに対応することが注目されるべきである。これ
に代えて、４つのしきい値の別のグループが別の定位相
オフセットに対応し得る。
【００１４】図６は、可変マルチスレショルドの検出機
構を図示する。ベースバンド信号５０５は、サンプリン
グクロック５２０に従ってサンプラ５１０によりサンプ
リングされ、Ａ／Ｄ変換器５１５により量子化される。
次に、結果として生じる信号Ｉ1 が、デジタルプロセッ
サ５４０から得られる位相オフセット情報Ｉ2 を用い
て、検出回路５３０により検出され得る。
構を図示する。ベースバンド信号５０５は、サンプリン
グクロック５２０に従ってサンプラ５１０によりサンプ
リングされ、Ａ／Ｄ変換器５１５により量子化される。
次に、結果として生じる信号Ｉ1 が、デジタルプロセッ
サ５４０から得られる位相オフセット情報Ｉ2 を用い
て、検出回路５３０により検出され得る。
【００１５】図７は、図６で用いられた可変マルチスレ
ショルド検出回路５３０を図示する。信号Ｉ1 が積分／
ダンプユニット６００および６１０に与えられ、これら
はスイッチ６１５を介して比較ユニット６２０に交互に
接続される。スイッチ６１５のスイッチング速度はデー
タ速度に等しい。積分６００および６１０の期間は２ビ
ットの継続期間である。遅延ユニット６３０および６４
０により発生される前の２ビット６４１および６４２に
基づいて、位相オフセット情報Ｉ2 が用いられ、比較ユ
ニット６２０のために４つのしきい値からなる１つのグ
ループを選択する。選択され得る４つのしきい値のグル
ープは、（以下で説明される）図８の表に記載される。
ショルド検出回路５３０を図示する。信号Ｉ1 が積分／
ダンプユニット６００および６１０に与えられ、これら
はスイッチ６１５を介して比較ユニット６２０に交互に
接続される。スイッチ６１５のスイッチング速度はデー
タ速度に等しい。積分６００および６１０の期間は２ビ
ットの継続期間である。遅延ユニット６３０および６４
０により発生される前の２ビット６４１および６４２に
基づいて、位相オフセット情報Ｉ2 が用いられ、比較ユ
ニット６２０のために４つのしきい値からなる１つのグ
ループを選択する。選択され得る４つのしきい値のグル
ープは、（以下で説明される）図８の表に記載される。
【００１６】図８は、２つの前のビットｂ-1およびｂ-2
ならびに評価された位相オフセットにより決定される４
つのしきい値からなる８つのグループの典型例を示す。
ビット「０１」および「１０」に関する中間の２つのし
きい値−ａ0 および＋ａ0 は固定され得る。なぜならそ
れらは一般に、異なる位相オフセットからほとんど影響
を受けないからである。したがって、評価された位相が
たとえば２５％であれば、前の２ビットが「１１」であ
る場合にはａ4 が用いられ、一方「００」に対しては−
ａ4 が用いられ得る。したがって、４つのしきい値から
なる８つのグループに対して、８つの異なる位相オフセ
ットに基づいてしきい値の半分を調整する必要があるだ
けである。当業者は、異なる数のグループがそれらのシ
ステムに適していることを見出すであろう。しかしなが
ら、８つのグループを備えたシステムは一般に、ほとん
どの応用に対して十分に効果的である。
ならびに評価された位相オフセットにより決定される４
つのしきい値からなる８つのグループの典型例を示す。
ビット「０１」および「１０」に関する中間の２つのし
きい値−ａ0 および＋ａ0 は固定され得る。なぜならそ
れらは一般に、異なる位相オフセットからほとんど影響
を受けないからである。したがって、評価された位相が
たとえば２５％であれば、前の２ビットが「１１」であ
る場合にはａ4 が用いられ、一方「００」に対しては−
ａ4 が用いられ得る。したがって、４つのしきい値から
なる８つのグループに対して、８つの異なる位相オフセ
ットに基づいてしきい値の半分を調整する必要があるだ
けである。当業者は、異なる数のグループがそれらのシ
ステムに適していることを見出すであろう。しかしなが
ら、８つのグループを備えたシステムは一般に、ほとん
どの応用に対して十分に効果的である。
【００１７】しきい値を選択するのに現在は２ビットが
用いられるが、その理由はこれら２つの前のビットが現
在のビットにＩＳＩ影響を与えるためであるという点に
注目されたい。しかしながら、２つのしきい値とともに
１つの前のビットだけを用いれば、性能を犠牲にするが
複雑さを少なくするだろう。
用いられるが、その理由はこれら２つの前のビットが現
在のビットにＩＳＩ影響を与えるためであるという点に
注目されたい。しかしながら、２つのしきい値とともに
１つの前のビットだけを用いれば、性能を犠牲にするが
複雑さを少なくするだろう。
【００１８】図９は、この発明に従う可変の４つのしき
い値の検出に関するシミュレートされたビット誤り率
（ＢＥＲ）のチャートである。点線で示されたＢＥＲ性
能が、２５％の位相オフセットで固定マルチスレショル
ド検出を用いるものと同様であることに注目されたい。
しかしながら、当業者が理解するように、この発明はは
るかに単純な回路で実現され得る。したがって、この発
明は、非常に経済的に実行可能な代替例を従来のシステ
ムに与える。
い値の検出に関するシミュレートされたビット誤り率
（ＢＥＲ）のチャートである。点線で示されたＢＥＲ性
能が、２５％の位相オフセットで固定マルチスレショル
ド検出を用いるものと同様であることに注目されたい。
しかしながら、当業者が理解するように、この発明はは
るかに単純な回路で実現され得る。したがって、この発
明は、非常に経済的に実行可能な代替例を従来のシステ
ムに与える。
【００１９】０．３−ＧＭＳＫ変調を用いる通信システ
ムに関連してこの発明を説明したが、この発明が０．２
と０．５との間のＢＴ値のＧＭＳＫ変調に容易に適用さ
れ得ることが当業者には明らかであるはずである。さら
に、「レイズドコサイン」などの他のフィルタ処理機構
もまた、この発明を利用するように適用され得る。
ムに関連してこの発明を説明したが、この発明が０．２
と０．５との間のＢＴ値のＧＭＳＫ変調に容易に適用さ
れ得ることが当業者には明らかであるはずである。さら
に、「レイズドコサイン」などの他のフィルタ処理機構
もまた、この発明を利用するように適用され得る。
【図１】代表的な０．３−ＧＭＳＫシステムのブロック
図である。
図である。
【図２】内挿フィルタを用いる固定しきい値の検出回路
の図である。
の図である。
【図３】固定しきい値の検出回路および調整可能なサン
プリングクロックの図である。
プリングクロックの図である。
【図４】図２および図３で用いられる４レベル検出器の
図である。
図である。
【図５】固定マルチスレショルドの表の図である。
【図６】この発明に従う検出回路の図である。
【図７】図６で用いられる可変マルチスレショルド検出
回路の図である。
回路の図である。
【図８】この発明で実現されるべき可変マルチスレショ
ルドの代表的な表の図である。
ルドの代表的な表の図である。
【図９】この発明に従う可変マルチスレショルド検出の
性能を示すシミュレートされたビット誤り率のチャート
図である。
性能を示すシミュレートされたビット誤り率のチャート
図である。
５３０ 可変マルチスレショルド検出回路 ６００ 積分／ダンプユニット ６１０ 積分／ダンプユニット ６２０ 比較ユニット ６３０ 遅延ユニット ６４０ 遅延ユニット
フロントページの続き (72)発明者 カー・ザーン アメリカ合衆国、92660 カリフォルニア 州、ニューポート・ビーチ、パーク・ニュ ーポート、1000、ナンバー・311
Claims (17)
- 【請求項１】 送信機で０．３−ＧＭＳＫ変調を用いる
通信システムの受信機のサンプリングされたベースバン
ド信号のための可変マルチスレショルド検出回路であっ
て、 前記サンプリングされた信号の予め定められた数のサン
プルを累算し、現在のビットのための和を発生する積分
／ダンプ手段と、 前記現在のビットに対し予め定められた数の前のビット
を与える手段と、 前記予め定められた数の前のビットに基づいて、評価さ
れた位相オフセットを発生するデジタル処理手段と、 前記デジタル処理手段に結合され、前記予め定められた
数の前のビットに基づいて２進値を発生する手段と、 前記予め定められた数の前のビットの前記２進値および
前記評価された位相オフセットに基づいて、マルチスレ
ショルドの複数個のグループからしきい値を選択するレ
ベルセレクタ手段と、 前記積分／ダンプ手段からの和と前記レベルセレクタ手
段から選択された前記しきい値とを比較し、前記現在の
ビットを表わす「０」または「１」のいずれか１つの２
進値を発生する比較手段と、 前記比較手段から決定された現在のビットを遅延させ
て、次のビットのための次のしきい値を決定する前記レ
ベルセレクタ手段により用いられるようにする遅延手段
とを含む、可変マルチスレショルド検出回路。 - 【請求項２】 前記積分／ダンプ手段は、それぞれ、偶
数および奇数ビットからの２ビットの継続期間のサンプ
ルを交互に累算し、和を出力する第１および第２の積分
／ダンプ回路を含み、各ビットは予め定められた数のサ
ンプルを有する、請求項１に記載の可変マルチスレショ
ルド検出回路。 - 【請求項３】 前記レベルセレクタ手段は、第１の正の
しきい値（ａi ）、第２の正のしきい値（ａ0 ）、第２
の負のしきい値（−ａ0 ）、および第１の負のしきい値
（−ａi ）からなる、複数個のグループを含み、ここ
で、「ａi 」は「ａ0 」より大きく、「ａ0 」および
「−ａ0 」の各々はすべてのグループのための予め定め
られた値であり、「ａi 」、「ａ0 」、「−ａ0 」およ
び「−ａi」のしきい値のうちの１つの選択は、２つの
前のビットの２進値および前記評価された位相オフセッ
トに基づく、請求項２に記載の可変マルチスレショルド
検出回路。 - 【請求項４】 しきい値の各グループは、前のグループ
からの６．２５％の位相オフセットに対応し、各グルー
プ内の「ａi 」、「ａ0 」、「−ａ0 」および「−
ａi 」のしきい値は、それぞれ「１１」、「１０」、
「０１」および「００」の２進値に対応する、請求項３
に記載の可変マルチスレショルド検出回路。 - 【請求項５】 送信機にＧＭＳＫ変調を備えた通信シス
テムの受信機において、可変マルチスレショルドを用い
てサンプリングされたベースバンド信号の複数個のビッ
トを検出する方法であって、 前記ベースバンド信号をサンプリングし、前記サンプリ
ングされたベースバンド信号を１ビットにつき予め定め
られた数のサンプルで発生するステップと、 前記複数個のビットに対し少なくとも２つの前のビット
を与えるステップと、 前記複数個の現在のビット内の複数個のサンプルを積分
し、前記複数個の現在のビットに対応する和を発生する
ステップと、 前記少なくとも２つの前のビットに基づいて、前記サン
プリングされたベースバンド信号の位相オフセットを評
価するステップと、 前記少なくとも２つの前のビットを表わす２進決定値を
発生するステップと、 前記少なくとも２つの前のビットの２進決定値および前
記位相オフセットに基づいて、マルチスレショルドの複
数個のグループからしきい値を選択するステップと、 前記和と選択された前記しきい値とを比較し、前記複数
個の現在のビットを表わす２進決定値を決定するステッ
プと、 比較の後、前記複数個の現在のビットを表わす前記２進
決定値を遅延させて、次のビットのための次のしきい値
を選択するステップとを含む、方法。 - 【請求項６】 前記しきい値を選択するステップは、複
数個の４つのしきい値のグループから前記しきい値を選
択し、各グループは予め定められた位相オフセットによ
り選択可能であり、前記４つのしきい値の各々は、２つ
の前のビットの予め定められた２進値により選択可能で
ある、請求項５に記載の方法。 - 【請求項７】 前記複数個の４つのしきい値のグループ
の各々は、６．２５％の位相オフセットに対応する、請
求項６に記載の方法。 - 【請求項８】 ４つのしきい値からなるグループの各々
は、それぞれ「００」、「０１」、「１０」および「１
１」の２進値に対応する、負の第１のしきい値、負の第
２のしきい値、正の第２のしきい値および正の第１のし
きい値を含む、請求項７に記載の方法。 - 【請求項９】 すべてのグループのための前記正および
負の第２のしきい値は予め定められており、各グループ
と関連する位相オフセットと無関係である、請求項８に
記載の方法。 - 【請求項１０】 送信機において０．２と０．５との間
のＢＴを備えたＧＭＳＫ変調を用いる通信システムの受
信機におけるサンプリングされたベースバンド信号のた
めの可変マルチスレショルド検出回路であって、 前記サンプリングされた信号の予め定められた数のサン
プルを累算し、現在のビットのための和を発生する積分
／ダンプ手段と、 前記現在のビットに対し予め定められた数の前のビット
を与える手段と、 前記予め定められた数の前のビットに基づいて、評価さ
れた位相オフセットを発生するデジタル処理手段と、 前記デジタル処理手段に結合され、前記予め定められた
数の前のビットを表わす２進値を発生する手段と、 前記予め定められた数の前のビットの２進値および前記
評価された位相オフセットに基づいて、マルチスレショ
ルドの複数個のグループからしきい値を選択するレベル
セレクタ手段と、 前記積分／ダンプ手段からの和と前記レベルセレクタ手
段から選択された前記しきい値とを比較し、前記現在の
ビットのための「０」または「１」のいずれか１つの２
進値を発生する比較手段と、 前記比較手段からの前記現在のビットを表わす前記２進
値を遅延させて、次のビットのための次のしきい値を決
定する前記レベルセレクタ手段により用いられるように
する遅延手段とを含む、可変マルチスレショルド検出回
路。 - 【請求項１１】 前記積分／ダンプ手段は、それぞれ、
偶数および奇数ビットからの２ビットの継続期間のサン
プルを交互に累算し、和を出力する、第１および第２の
積分／ダンプ回路を含み、各ビットは予め定められた数
のサンプルを有する、請求項１０に記載の可変マルチス
レショルド検出回路。 - 【請求項１２】 送信機の前記ＧＭＳＫ変調はＢＴ＝
０．３を有する、請求項９に記載の方法。 - 【請求項１３】 送信機の前記ＧＭＳＫ変調は０．２と
０．５との間のＢＴを有する、請求項９に記載の方法。 - 【請求項１４】 前記ＧＭＳＫ変調は「レイズドコサイ
ン」フィルタ処理機構を用いる、請求項９に記載の方
法。 - 【請求項１５】 前記レベルセレクタ手段は、第１の正
のしきい値（ａi ）、第２の正のしきい値（ａ0 ）、第
２の負のしきい値（−ａ0 ）、および第１の負のしきい
値（−ａi ）からなる、複数個のグループを含み、ここ
で、「ａi 」は「ａ0 」より大きく、「ａ0 」および
「−ａ0 」の各々はすべてのグループのための予め定め
られた値であり、「ａi 」、「ａ0 」、「−ａ0 」およ
び「−ａ i 」のしきい値のうちの１つの選択は、２つの
前のビットの２進値および前記評価された位相オフセッ
トに基づく、請求項１１に記載の可変マルチスレショル
ド検出回路。 - 【請求項１６】 しきい値のグループの各々は、前のグ
ループからの６．２５％の位相オフセットに対応し、各
グループ内の「ａi 」、「ａ0 」、「−ａ0」および
「−ａi 」のしきい値は、それぞれ「１１」、「１
０」、「０１」および「００」の２進値に対応する、請
求項１２に記載の可変マルチスレショルド検出回路。 - 【請求項１７】 前記検出回路は、送信機の「レイズド
コサイン」フィルタ処理機構と関連して用いられる、請
求項１３に記載の可変マルチスレショルド検出回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/307,202 US5459762A (en) | 1994-09-16 | 1994-09-16 | Variable multi-threshold detection for 0.3-GMSK |
| US08/307202 | 1994-09-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08107429A true JPH08107429A (ja) | 1996-04-23 |
Family
ID=23188696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7235049A Pending JPH08107429A (ja) | 1994-09-16 | 1995-09-13 | 可変マルチスレショルド検出回路、および可変マルチスレショルドを用いてサンプリングされたベースバンド信号の複数個のビットを検出する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5459762A (ja) |
| EP (1) | EP0702475B1 (ja) |
| JP (1) | JPH08107429A (ja) |
| DE (1) | DE69534625T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100856815B1 (ko) * | 2001-01-04 | 2008-09-05 | 엔엑스피 비 브이 | 가변 임계치 슬라이서를 갖는 수신기 및 그 수신기에서 ｄｃ 오프셋 보상 실행 방법과 신호 값 결정 방법 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5604768A (en) * | 1992-01-09 | 1997-02-18 | Cellnet Data Systems, Inc. | Frequency synchronized bidirectional radio system |
| JP2647038B2 (ja) * | 1994-12-21 | 1997-08-27 | 日本電気株式会社 | 移動通信システムおよびその回線制御方法 |
| JP2850876B2 (ja) * | 1996-09-03 | 1999-01-27 | 日本電気株式会社 | 変調方式 |
| US6151313A (en) * | 1997-06-06 | 2000-11-21 | Aloha Networks, Inc. | Baseband phase estimation technique for demodulation of overlapping packets |
| US7024599B2 (en) * | 2001-12-07 | 2006-04-04 | Applied Micro Circuits Corporation | System and method for non-causal channel equalization |
| GB0216703D0 (en) * | 2002-07-18 | 2002-08-28 | Koninkl Philips Electronics Nv | Receiver having a variable threshold slicer stage |
| US6760551B2 (en) * | 2002-10-29 | 2004-07-06 | Agilent Technologies, Inc. | Adaptive decoder for skin effect limited signals |
| US7126378B2 (en) | 2003-12-17 | 2006-10-24 | Rambus, Inc. | High speed signaling system with adaptive transmit pre-emphasis |
| US7397848B2 (en) | 2003-04-09 | 2008-07-08 | Rambus Inc. | Partial response receiver |
| US7092472B2 (en) * | 2003-09-16 | 2006-08-15 | Rambus Inc. | Data-level clock recovery |
| US7408981B2 (en) * | 2003-05-20 | 2008-08-05 | Rambus Inc. | Methods and circuits for performing margining tests in the presence of a decision feedback equalizer |
| US7627029B2 (en) | 2003-05-20 | 2009-12-01 | Rambus Inc. | Margin test methods and circuits |
| US7590175B2 (en) * | 2003-05-20 | 2009-09-15 | Rambus Inc. | DFE margin test methods and circuits that decouple sample and feedback timing |
| US7336749B2 (en) * | 2004-05-18 | 2008-02-26 | Rambus Inc. | Statistical margin test methods and circuits |
| US7233164B2 (en) * | 2003-12-17 | 2007-06-19 | Rambus Inc. | Offset cancellation in a multi-level signaling system |
| US8737458B2 (en) | 2012-06-20 | 2014-05-27 | MagnaCom Ltd. | Highly-spectrally-efficient reception using orthogonal frequency division multiplexing |
| US8781008B2 (en) | 2012-06-20 | 2014-07-15 | MagnaCom Ltd. | Highly-spectrally-efficient transmission using orthogonal frequency division multiplexing |
| US8665992B1 (en) | 2012-06-20 | 2014-03-04 | MagnaCom Ltd. | Pilot symbol generation for highly-spectrally-efficient communications |
| US8982984B2 (en) | 2012-06-20 | 2015-03-17 | MagnaCom Ltd. | Dynamic filter adjustment for highly-spectrally-efficient communications |
| US9088400B2 (en) | 2012-11-14 | 2015-07-21 | MagnaCom Ltd. | Hypotheses generation based on multidimensional slicing |
| US8811548B2 (en) | 2012-11-14 | 2014-08-19 | MagnaCom, Ltd. | Hypotheses generation based on multidimensional slicing |
| US9118519B2 (en) | 2013-11-01 | 2015-08-25 | MagnaCom Ltd. | Reception of inter-symbol-correlated signals using symbol-by-symbol soft-output demodulator |
| US8804879B1 (en) | 2013-11-13 | 2014-08-12 | MagnaCom Ltd. | Hypotheses generation based on multidimensional slicing |
| US9130637B2 (en) | 2014-01-21 | 2015-09-08 | MagnaCom Ltd. | Communication methods and systems for nonlinear multi-user environments |
| US9496900B2 (en) | 2014-05-06 | 2016-11-15 | MagnaCom Ltd. | Signal acquisition in a multimode environment |
| US8891701B1 (en) | 2014-06-06 | 2014-11-18 | MagnaCom Ltd. | Nonlinearity compensation for reception of OFDM signals |
| US9246523B1 (en) | 2014-08-27 | 2016-01-26 | MagnaCom Ltd. | Transmitter signal shaping |
| US9276619B1 (en) * | 2014-12-08 | 2016-03-01 | MagnaCom Ltd. | Dynamic configuration of modulation and demodulation |
| US9191247B1 (en) | 2014-12-09 | 2015-11-17 | MagnaCom Ltd. | High-performance sequence estimation system and method of operation |
| US11082021B2 (en) | 2019-03-06 | 2021-08-03 | Skyworks Solutions, Inc. | Advanced gain shaping for envelope tracking power amplifiers |
| US11444576B2 (en) | 2019-09-27 | 2022-09-13 | Skyworks Solutions, Inc. | Power amplifier bias modulation for multi-level supply envelope tracking |
| US11482975B2 (en) | 2020-06-05 | 2022-10-25 | Skyworks Solutions, Inc. | Power amplifiers with adaptive bias for envelope tracking applications |
| US11855595B2 (en) | 2020-06-05 | 2023-12-26 | Skyworks Solutions, Inc. | Composite cascode power amplifiers for envelope tracking applications |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4096442A (en) * | 1977-04-26 | 1978-06-20 | Harris Corporation | Crosstalk corrector and decision device for FSK |
| US4387465A (en) * | 1981-04-13 | 1983-06-07 | Trw Inc. | Sequential threshold detector |
| JP2530904B2 (ja) * | 1988-02-22 | 1996-09-04 | 富士通株式会社 | 最適識別レベル制御方式 |
| FR2633471B1 (fr) * | 1988-06-28 | 1990-10-05 | Trt Telecom Radio Electr | Procede de demodulation coherente d'un signal module numeriquement en phase continue et a enveloppe constante |
| US5187719A (en) * | 1989-01-13 | 1993-02-16 | Hewlett-Packard Company | Method and apparatus for measuring modulation accuracy |
| US5090026A (en) * | 1989-09-11 | 1992-02-18 | Electrocom Automation, Inc. | Gmsk narrowband modem |
| JPH0828750B2 (ja) * | 1989-11-10 | 1996-03-21 | 富士通株式会社 | レシーバ回路における自動閾値制御方式 |
| US5245611A (en) * | 1991-05-31 | 1993-09-14 | Motorola, Inc. | Method and apparatus for providing carrier frequency offset compensation in a tdma communication system |
-
1994
- 1994-09-16 US US08/307,202 patent/US5459762A/en not_active Expired - Lifetime
-
1995
- 1995-09-13 JP JP7235049A patent/JPH08107429A/ja active Pending
- 1995-09-14 DE DE69534625T patent/DE69534625T2/de not_active Expired - Lifetime
- 1995-09-14 EP EP95114472A patent/EP0702475B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100856815B1 (ko) * | 2001-01-04 | 2008-09-05 | 엔엑스피 비 브이 | 가변 임계치 슬라이서를 갖는 수신기 및 그 수신기에서 ｄｃ 오프셋 보상 실행 방법과 신호 값 결정 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0702475B1 (en) | 2005-11-23 |
| US5459762A (en) | 1995-10-17 |
| DE69534625T2 (de) | 2006-08-17 |
| EP0702475A1 (en) | 1996-03-20 |
| DE69534625D1 (de) | 2005-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08107429A (ja) | 可変マルチスレショルド検出回路、および可変マルチスレショルドを用いてサンプリングされたベースバンド信号の複数個のビットを検出する方法 | |
| US4587662A (en) | TDMA spread-spectrum receiver with coherent detection | |
| KR100461209B1 (ko) | 디지털오디오방송용송신시스템 | |
| US5386495A (en) | Method and apparatus for determining the signal quality of a digital signal | |
| EP0148198A1 (en) | DATA DETECTOR USING PROBABILISTIC INFORMATION IN RECEIVED SIGNALS. | |
| US5090026A (en) | Gmsk narrowband modem | |
| US5093848A (en) | Method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method | |
| US5550868A (en) | π/4-DQPSK delay spread detection and compensation apparatus and method | |
| KR900002330B1 (ko) | 무선 수신기 | |
| WO1994021073A1 (en) | Digital demodulator | |
| JPH0369238A (ja) | 復調データ識別判定装置 | |
| US5652541A (en) | Data demodulator employing decision feedback for reference parameter recovery and method used therin | |
| WO2001039450A2 (en) | Method and apparatus for tracking the magnitude of a transmitted signal | |
| JP5213580B2 (ja) | キャリアオフセットの検出回路および検出方法、情報通信機器 | |
| US7394882B2 (en) | Digital communication synchronization system and method thereof | |
| CN113765545B (zh) | 蓝牙接收机解调系统及方法 | |
| Scholand et al. | Novel receiver structure for Bluetooth based on modified zero-crossing demodulation | |
| US6546237B1 (en) | Differential FM detector for radio receivers | |
| US6266521B1 (en) | Receiver and method for demodulating reception signals | |
| JPH06232930A (ja) | クロック再生回路 | |
| KR20050021491A (ko) | 데이터 비트 값 측정 방법 및 수신기 | |
| US6600793B1 (en) | Minimal overhead early late timing recovery | |
| JPH098854A (ja) | 多値ｆｓｋ受信機 | |
| RU2039416C1 (ru) | Цифровой адаптивный приемник дискретных сигналов | |
| KR100330236B1 (ko) | 무선통신시스템에서 수신단의 타이밍 복구회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050308 |