DE69534625T2

DE69534625T2 - Mehrschwellendetektion für 0.3-GMSK

Info

Publication number: DE69534625T2
Application number: DE69534625T
Authority: DE
Inventors: Jiangzhou Santa Ana Wang; Ker Newport Beach Zhang
Original assignee: Skyworks Solutions Inc
Current assignee: Skyworks Solutions Inc
Priority date: 1994-09-16
Filing date: 1995-09-14
Publication date: 2006-08-17
Anticipated expiration: 2015-09-15
Also published as: US5459762A; DE69534625D1; EP0702475B1; JPH08107429A; EP0702475A1

Description

Verwandtes Fachgebiet
Die vorliegende Erfindung bezieht sich auf das Gebiet der Telekommunikation bzw. Nachrichtenübertragung und spezieller auf Empfangen, Abtasten und Detektieren von Signalen durch ein drahtloses Kommunikationssystem.
Hintergrundtechnik
Es war auf dem Fachgebiet üblich ein sogenanntes „0,3-GMSK" Modulationsschema für drahtlose Kommunikation zu verwenden, wobei vormodulierte binäre Daten auf +1/–1 abgebildet werden und für eine Bitdauer (T) gehalten werden und mit einem Gauss-förmigen Filter mit einer normalisierten Bandbreite (BT), die gleich 0,3 ist, gefiltert werden, wobei B die tatsächliche Bandbreite des Filters ist. Dieses gefilterte Signal wird dann FM moduliert und zwar mit einem Modulationsindex von 0,5, was das Minimum für ein FSK-System ist und daher kommt der Ausdruck „Minimale Frequenzumtastung" bzw. „Minimum Shift Keying (MSK)".
1 stellt ein repräsentatives 0,3-GMSK Systemblockdiagramm dar. Auf der Sender- bzw. Übertragerseite wird ein bipolares Signal an ein Gaussförmiges Filter 100 angelegt, welches mit einer minimalen Phasenumtastung bzw. Minimum Shift Keying (MSK) 110 verbunden ist, und zwar bevor das Signal an einen Empfänger übertragen wird, mittels einem Zwischenfrequenz-(ZF)-zu-Hochfrequenz-(HF)-Konverter 114 und einer Antenne 115. Auf der Empfängerseite geht das empfangene Signal von einer Antenne 120 durch einen HF-zu-ZF-Konverter 121 zu einem Bandpassfilter 125, der mit einem Begrenzer 130 verbunden ist, welcher die Eingangssignalamplitude begrenzt. Das Signal von dem Begrenzer 130, wird an einen FM-Demodulator 140 angelegt, und zwar bevor das Signal durch einen Tiefpassfilter 150 geleitet wird.
Das sich ergebende Analog-Signal von dem Tiefpassfilter 150 wird durch einen Abtaster bzw. Taster 155 abgetastet, und zwar mit einem Tasttakt 156 und in eine digitale Form konvertiert durch einen Analog-/Digital-(A/D)-Konverter 160 zur digitalen Signalverarbeitung. Die Ausgabe des A/D-Konverters wird an die Detektionseinrichtung 170 angelegt. Aufgrund von Intersymbol-Interferenz (ISI) jedoch die intrinsisch erzeugt wird, wenn das Signal durch den Gauss-förmigen Filter 100 in dem Übertrager gefiltert wird und typischerweise durch den Ausbreitungskanal eingeführt wird, sowie auch durch die Filter in dem Empfänger Fehler eingeführt werden. Deshalb ist es wünschenswert, das Basisbandsignal detektieren zu können, während der ISI Einfluss an dem Ausgang des Tiefpassfilters 150 minimiert wird.
Das FM-demodulierte Signal kann unter Verwendung fester Mehrfachschwellendetektion detektiert werden. Bei fester Mehrfachschwellendetektion tendiert jedoch die Genauigkeit der dedodierten Daten dazu, dass sie empfindlich gegenüber dem entsprechenden Phasenversatz ist. Deshalb sind zusätzliche Mechanismen nötig, um die Abtastzeit periodisch einzustellen, um die richtige Phase für das Detektionsschema sicherzustellen. Das kann ein Einstellen des Abtasttaktes umfassen oder ein Verwenden von Interpolationsfiltern, um die Abtastphase wieder zu erzeugen. Man beachte, dass der Phasenversatz durch einen digitalen Prozessor bestimmt wird, wie im Block 230 und 330 der 2 und 3 gezeigt ist, wobei der digitale Prozessor eine Folge vorgehender Abtastungen schätzt.
2 und 3 stellen feste Schwellendetektionsschaltungen dar unter Verwendung eines Interpolationsfilters bzw. unter Verwendung einer Takteinstellung. Wie es einem Fachmann jedoch klar ist, würden sowohl der Interpolationsfilter, als auch die Takteinstellung eine kompliziertere Schaltung erfordern. Deshalb wäre es wünschenswert eine Schwellendetektionsschaltung zu haben, und zwar ohne das Erfordernis die Phasen der Eingangssignale einstellen zu müssen.
Bezugnehmend auf 2 wird das Analogsignal von dem Tiefpassfilter 150 in 1 durch den Taster 210 abgetastet, und zwar gemäß einem Abtasttakt 240 und durch einen A/D-Konverter 215 quantisiert. Das resultierende Signal wird an ein Interpolationsfilter 220 angelegt und zwar mit der durch den digitalen Prozessor 230 erzeugten Phasenversatzinformation. Die Ausgabe des Interpolationsfilters wird an die Detektionsschaltung 250 angelegt.
Bezugnehmend auf 3 in der das Verfahren der Takteinstellung verwendet wird, wird das analoge Signal durch den Taster 310 abgetastet und zwar gemäß dem Takt 340 und durch einen A/D-Konverter 315 quantisiert. Ohne das Interpolationsfilter wird der Phasenversatz auf den Abtasttakt 340 von dem digitalen Prozessor 330 angelegt.
Aufmerksamkeit wird gelenkt auf ein Dokument EP 0 417 390 , welches ein GMSK Modem offenbart. Das Modem weist eine Basisbandmodulatorsektion und eine Demodulatorsektion auf, die mit einem FM-Übertrager bzw. -Empfänger gekoppelt ist. Die Modulatorsektion umfasst einen digitalen Wellenformgenerator zum Erzeugen eines GMSK Basisbandsignals aus einer binären digitalen Datenquelle. Die Ausgabe des Wellenformgenerators nähert die Basisbandsignalausgabe eines Premodulationsfilters mit einer Gaussförmigen Impulsantwort an, das eine normalisierte Rauschbandbreite zwischen 0,25 und 0,45 besitzt und zwar in Reihe mit einem verstärkungsgesteuerten Verstärker. Die Verstärkung wird so eingestellt, dass der Modulationsindex eines HF-Signals, das mit dem Basisbandsignal moduliert wird, zwischen 0,5 und 0,7 liegt. Die Demodulatorsektion empfängt die analoge Ausgabe eines diskriminatorbasierten FM-Empfängers mit einem phasenentzerrten Butterworth-ZF-Filter. Die Demodulatorsektion weist ein Bit-Zeitsteuerwiedergewinnungsteilsystem mit einer binären quantisierten Schleife und den einen oder den anderen von zwei Datendetektoren auf. Die zwei Datendetektoren weisen ein Zwei-Bit integrate-and-dump-artiges Filter und ein Zwei-Bit multischwellen-integrate-and-dump-artiges Filter auf. Die binäre quantisierte Schleife ist auch verbunden mit einem Signalqualitätsdetektor zum Ändern des Betriebsmodus der Schleife und zwar gemäß der Menge an Rauschen in dem Basisbandsignal.
Gemäß der vorliegenden Erfindung sind eine variable Mehrfachschwellendetektionsschaltung gemäß Anspruch 1 und ein Verfahren zum Detektieren von Bits von einem abgetasteten Basisbandsignal gemäß Anspruch 5, vorgesehen. Bevorzugte Ausführungsbeispiele der Erfindung sind in den abhängigen Ansprüchen beansprucht.
Zusammenfassung der vorliegenden Erfindung
Um eine durch die Detektionsschaltkreise erforderliche Hardwarekomplexität zu reduzieren ist eine variable Mehrfachschwellendetektionsschaltung offenbart. Basierend auf der Schätzung einer Bit-Zeitsteuer-Phase können die entsprechenden Schwellen ausgewählt werden. Weder das Interpolationsfilter, noch eine Phasen-Zeitsteuer-Einstellung ist erforderlich. Was erforderlich ist, ist es eine Zeitsteuer-Phase zu schätzen, um eine geeignete Schwelle auszuwählen. Basierend auf Simulationsergebnissen kann eine Leistungsfähigkeit mit einem gegebenen Phasenversatz beibehalten werden, durch Variieren der Schwellen, um die Leistungsfähigkeit des Schaltkreises zu optimieren.
Eine variable Mehrfachschwellendetektionsschaltung für ein abgetastetes Basisbandsignal in dem Empfänger eines Kommunikationssystems ist offenbart. Die Schaltung weist eine Integrate/Dump-Filterungsschaltung auf, die eine vorherbestimmte Anzahl von Tastungen des abgetasteten Signals akkumuliert, um eine Summe zur aktuellen bzw. momentanen Bit-Detektion zu erzeugen, ein Pegelwähler zum Auswählen einer Schwelle von einer Vielzahl von Gruppen mit Mehrfachschwellen und zwar basierend auf einem geschätzten Phasenversatz und dem binären Wert von zwei vorhergehenden Bits, eine Vergleichsschaltung zum Vergleichen der Summe von der Integrate/Dump-Schaltung mit der Schwelle, die von dem Pegelwähler ausgewählt wurde, um einen binären Wert von entweder „0" oder „1" für das momentane Bit zu erzeugen und eine Verzögerungsschaltung zum Verzögern des momentanen Bits, das von dem Pegelwähler zu verwenden ist, um eine nächste Schwelle für ein nächstes Bit zu bestimmen.
Kurze Beschreibung der Zeichnungen
Zusätzliche Ziele, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung klarer werden, wobei:
1 illustriert ein repräsentatives 0,3-GMSK Systemblockdiagramm.
2 illustriert eine Detektionsschaltung mit fester Schwelle unter Verwendung eines Interpolationsfilters.
3 illustriert einen Detektionsschaltung mit festen Schwellen und einstellbarem Abtasttakt.
4(a) illustriert einen Vier-Pegel-Detektor wie in den 2 und 3 verwendet.
4(b) illustriert eine Tabelle mit fester Mehrfachschwelle.
5 stellt eine Detektionsschaltung dar, gemäß der vorliegenden Erfindung.
6 stellt eine variable Mehrfachschwellendetektionsschaltung dar, und zwar wie in 5 verwendet.
7 ist eine repräsentative Tabelle mit variabler Mehrfachschwelle, die mit der vorliegenden Erfindung zu implementieren ist.
8 ist ein Diagramm mit einer simulierten Bit-Fehlerrate, das die Leistungsfähigkeit der variablen Mehrfachschwellendetektion darstellt und zwar gemäß der vorliegenden Erfindung.
Detaillierte Beschreibung der Zeichnungen
Eine variable Mehrfachschwellendetektionsschaltung ist offenbart. Die detaillierte Beschreibung die folgt, ist größtenteils dargestellt in Hinblick auf Algorithmen und symbolische Darstellungen von Operationen innerhalb eines elektronischen Systems. Dies sind Mittel, die von einem Fachmann auf dem Gebiet der Telekommunikation verwendet werden, um am effektivsten das wesentliche ihrer Arbeit einem anderen Fachmann mitzuteilen.
4(a) stellt einen Vier-Pegel-Detektor dar, wie er in den 2 und 3, 250 und 350 verwendet wird. Bezugnehmend auf 4(a) wird alternativ ein abgetastetes Signal 405 von dem Ausgang des Interpretationsfilters 220 der 2 oder von dem Ausgang des A/D-Konverters 315 der 3 angelegt an Integrate-/Dump-Schaltungen 410 bzw. 415 für gerade bzw. ungerade Bit-Integration mit einer Dauer von 2-Bits. Um den binären Wert des aktuellen Bits zu bestimmen, wird der integrierte Wert mit einer Schwelle verglichen, die aus der Tabelle mit vier festen Schwellen in 4(b) ausgewählt wird, wobei die Auswahl nur auf den binären Werten der zwei vorhergehenden Bits basiert. Es sollte bemerkt werden, dass die Gruppe mit vier Schwellen, d.h. –a₁, –a₀, a₀ und a₁, einem konstanten Phasenversatz entspricht. Alternativ könnte eine andere Gruppe mit vier Schwellen einem anderen konstanten Phasenversatz entsprechen.
5 stellt ein Detektionsschema mit variablen Mehrfachschwellen dar. Das Basisbandsignal 505 wird von dem Abtaster 510 gemäß dem Abtasttakt 520 abgetastet und durch einen A/D-Konverter 515 quantisiert. Das resultierende Signal I₁ kann dann durch die Detektionsschaltung 530 detektiert werden, und zwar unter Verwendung der Phasenversatzinformation I₂ wie von dem digitalen Prozessor 540 erlangt wird.
6 stellt eine variable Mehrfachschwellendetektionsschaltung 530 dar, wie sie in 5 verwendet wird. Das Signal I₁ wird an Integrate/Dump-Einheiten 600 und 610 angelegt, die alternierend mit der Vergleichseinheit 620 über einen Schalter 615 verbunden sind. Die Schaltrate bzw. -geschwindigkeit des Schalters 615 ist gleich der Datenrate bzw. -geschwindigkeit. Die Periode bzw. Dauer der Integration 600 und 610 ist eine Zwei-Bit-Dauer. Die Phasenversatzinformation I2 wird verwendet, um eine Gruppe mit vier Schwellen für die Vergleichseinheit 620 auszuwählen, und zwar basierend auf den vorhergehenden zwei Bits 641 und 642, die von den Verzögerungseinheiten 630 und 640 erzeugt werden. Die Gruppen mit vier Schwellen, die ausgewählt werden können, sind in der in 7 gezeigten Tabelle aufgeführt (wie unten beschrieben).
7 stellt einen Repräsentanten mit acht Gruppen mit vier Schwellen dar, wie sie durch zwei vorhergehende Bits, b-1 und b-2 und einem geschätzten Phasenversatz, bestimmt werden. Die mittleren zwei Schwellen, –a₀ und +a_o für Bits „01" und „10" können fest sein, da sie im Allgemeinen wenig Auswirkungen von verschiedenen Phasenversätzen haben. Deshalb kann, mit einer geschätzten Phase von angenommenen 25 %, a₄ verwendet werden, wenn die vorhergehenden 2 Bits „11" sind, während –a₄ verwendet werden kann für „00". Deshalb müssen für acht Gruppen mit Vier-Schwellen nur die Hälfte der Schwellen eingestellt werden und zwar basierend auf acht verschiedenen Phasenversätzen. Die Fachmänner können verschiedene Anzahlen von Gruppen finden, die für ihre Systeme geeignet sind. Das System mit acht Gruppen ist jedoch im Allgemeinen für die meisten Anwendungen effizient genug.
Es sollte bemerkt werden, dass aktuell zwei Bits verwendet werden, zum Auswählen einer Schwelle und zwar aus dem Grund, dass diese zwei vorhergehenden Bits einen ISI Einfluss auf das aktuelle Bit besitzen. Verwenden von nur einem vorhergehenden Bit mit Zwei-Schwellen kann jedoch die Komplexität auf Kosten der Leistungsfähigkeit reduzieren.
8 ist ein Diagramm mit einer simulierten Fehlerrate (bit-error-rate, BER) für die variable Vier-Schwellendetektion gemäß der vorliegenden Erfindung. Man beachte, dass die BER-Leistungsfähigkeit, die durch die gepunktete Linie gezeigt wird, ähnlich ist zu jener, unter Verwendung der festen Mehrfachschwellendetektion bei 25 % Phasenversatz. Wie dem Fachmann jedoch klar ist, kann die vorliegende Erfindung jedoch mit Schaltungen mit viel weniger Komplexität implementiert werden. Deshalb sieht die vorliegende Erfindung eine extrem wirtschaftlich durchführbare Alternative zu dem herkömmlichen System vor.
Während die vorliegende Erfindung in Verbindung mit einem Kommunikationssystem unter Verwendung einer 0,3-GMSK Modulation beschrieben worden ist, sollte es einem Fachmann klar sein, dass die vorliegende Erfindung auch unmittelbar auf GMSK-Modulation mit einem BT-Wert zwischen 0,2 und 0,5 angewendet werden kann. Zusätzlich können andere Filterungsschemata wie beispielsweise „raise-cosine" auch adaptiert werden, um Vorteile aus der vorliegenden Erfindung zu ziehen.

Claims

Eine variable Mehrfachschwellendetektionsschaltung für ein abgetastetes Basisbandsignal für einen Empfänger eines Nachrichtenübertragungs- bzw. Kommunikationssystems, das GMSK-Modulation in dem Sender bzw. Übertrager verwendet, wobei die Schaltung folgendes aufweist: Integrate/Dump-Mittel (600, 610) zum Akkumulieren einer vorherbestimmten Anzahl von Tastungen des genannten abgetasteten Signals um eine Summe für ein momentanes Bit zu erzeugen; digitale Verarbeitungsmittel (540) zum Erzeugen eines geschätzten Phasenversatzes (605) des genannten abgetasteten Basisbandsignals; Pegelauswahlmittel (650) zum Auswählen einer Schwelle aus einer Vielzahl von Gruppen mit Mehrfachschwellen und zwar basierend auf dem genannten geschätzten Phasenversatz (605) und einem binären Wert (641, 642) von einer vorherbestimmten Anzahl vorhergehender Bits; Vergleichmittel (620) zum Vergleichen der Summe von den genannten Integrate/Dump-Mitteln (600, 610) mit der von den genannten Pegelauswahlmitteln (650) ausgewählten Schwelle um einen Binärwert zu erzeugen, der entweder "0" oder "1" und repräsentativ für das genannte momentane Bit ist; und Verzögerungsmittel (630, 640) zum Verzögern des genannten momentanen Bits wie es von den genannten Vergleichmitteln (620) zur Verwendung durch die genannten Pegelauswahlmittel (650) bestimmt ist, um eine nächste Schwelle für ein nächstes Bit zu bestimmen.
Schaltung wie in Anspruch 1 definiert, wobei die genannten Integrate/Dump-Mittel (600, 610) erste (600) und zweite (610) Integrate/Dump-Schaltungen aufweisen zum alternierenden Akkumulieren der Tastungen mit Zwei-Bitdauer (615) von geraden und ungeraden Bits und zum Ausgeben der entsprechenden Summe, wobei jedes Bit eine vorherbestimmte Anzahl von Tastungen besitzt.
Schaltung wie in Anspruch 2 definiert, wobei: die genannten Pegelauswahlmittel (650) folgendes aufweisen: eine Vielzahl von Gruppen mit erster positiver Schwelle (a_i), zweiter positiver Schwelle (a₀), zweiter negativer Schwelle (–a₀), und erster negativer Schwelle (–a_i), wobei "a_i" größer ist als "a₀", jedes "a₀" und "–a₀" aus vorherbestimmten Werten für alle Gruppen besteht, die Auswahl einer der "a_i", "a₀", "–a₀" und "–a_i" Schwellen auf den binären Werten von zwei vorhergehenden Bits und dem genannten geschätzten Phasenversatz (605) basiert ist.
Schaltung wie in Anspruch 3 definiert, wobei jede Gruppe mit Schwellen einem Phasenversatz (605) von 6,25% von der vorhergehenden Gruppe entspricht und die "a_i", "a₀", "–a₀" und "–a_i" Schwellen innerhalb jeder Gruppe den binären Werten von "11", "10", "01" bzw. "00" entsprechen.
Ein Verfahren zum Detektieren von Bits eines abgetasteten Basisbandsignals unter Verwendung variabler Mehrfachschwellen in einem Empfänger eines Nachrichtenübertragungs- bzw. Kommunikationssystems unter Verwendung von GMSK-Modulation in dessen Sender bzw. Übertrager, wobei das Verfahren die folgenden Schritte aufweist: Abtasten (510) des genannten Basisbandsignals (505) zum Erzeugen des genannten abgetasteten Basisbandsignals mit einer vorherbestimmten Anzahl von Tastungen pro Bit; Integrieren (600, 610) einer Vielzahl von Tastungen des genannten abgetasteten Basisbandsignals um eine Summe für ein momentanes Bit zu erzeugen; Schätzen (540) eines Phasenversatzes (605) des genannten abgetasteten Basisbandsignals; Auswählen (650) einer Schwelle aus einer Vielzahl von Gruppen mit Mehrfachschwellen und zwar basierend auf dem genannten Phasenversatz (605) und einem binären Wert einer vorherbestimmten Anzahl von vorhergehenden Bits; Vergleichen (620) der genannten Summe mit der genannten ausgewählten Schwelle zum Bestimmen eines binären Werts der repräsentativ für das genannte momentane Bit ist; Verzögern (630, 640) des genannten binären Werts der repräsentativ für das genannte momentane Bit ist und zwar nach dem Vergleich (620) um die nächste Schwelle für das nächste Bit auszuwählen.
Verfahren wie in Anspruch 5 definiert, wobei der Schritt des Auswählens (650) der genannten Schwelle die genannte Schwelle aus einer Vielzahl von Vier-Schwellengruppen auswählt, wobei jede Gruppe durch einen vorherbestimmten Phasenversatz (605) auswählbar ist, wobei jede der genannten Vier-Schwellen durch einen vorherbestimmten binären Wert (641, 642) der zwei vorhergehenden Bits auswählbar ist.
Schaltung wie in Anspruch 1 definiert, wobei die genannte GMSK-Modulation in dem Sender eine normalisierte Bandbreite zwischen 0,2 und 0,5 besitzt.
Schaltung wie in Anspruch 7 definiert, wobei die genannten Integrate/Dump-Mittel (600, 610) erste (600) und zweite (610) Integrate/Dump-Schaltungen aufweisen zum alternierenden Akkumulieren der Tastungen mit Zwei-Bit-Dauer (615) von geraden und ungeraden Bits und zum Ausgeben der entsprechenden Summe, wobei jedes Bit eine vorherbestimmte Anzahl von Tastungen besitzt.
Schaltung wie in Anspruch 8 definiert, wobei: die genannten Pegelauswahlmittel (650) eine Vielzahl von Gruppen aufweisen mit erster positiver Schwelle (a_i), zweiter positiver Schwelle (a₀), zweiter negativer Schwelle (–a₀) und erster negativer Schwelle (–a_i), wobei "a_i" größer ist als "a₀", jedes "a₀" und "–a₀" aus vorherbestimmten Werten für alle Gruppen besteht, die Auswahl einer der "a_i", "a₀", "–a₀" und "–a_i" Schwellen auf den binären Werten (641, 642) der zwei vorhergehenden Bits und dem genannten geschätzten Phasenversatz (605) basiert ist.