JPS61263304A - 自動利得制御増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、自動利得制御増幅器に関し、更に詳細には
ディジタル有線伝送方式等のＡＭ　Ｉ　（Ａｌ−ｔｅｒ
ｎａｔｉｖｅ　Ｍａｒｋ　Ｉｎｖｅｒｓｉｏｎ）信号等
のバイポーラ信号炙用いて通信を行なうシステムの受信
部における自動利得制御増幅器（以下、ＡＧＣ増幅器と
称す）に関する。

（従来の技術） 従来、ＡＭＩ信号を用いたディジタル加入者線伝送方式
での受信部のＡＧＣ増幅器の制御手順は、電子通信学会
技術研究報告Ｖｏ１．８３　Ｎｏ、２５５　Ｃ３８３−
１６８「ディジタル加入者線自動等化系の一検討」１９
８４年１月２７日発行に記載されているが、簡単に説明
すると以下のような手順である。

（１）トレーニング信号を受信し、この時ＡＧＣ増幅器
の利得は最大にしておく。

（２）　Ａ　Ｇ　Ｃ粗調利得を１ステツプ毎に順次下げ
てＡＧＣ増幅器の出力振幅の最大値が基準値以下になっ
たら、逆にＡＧＣ粗調利得を１ステップ上げた後粗調レ
ディ信号を出力する。

（３）粗調レディとなると、前記Ａ　Ｇ、Ｃ粗調利得の
１ステツプに対してｌ　／　ｘを１ステツプとする・　
ＡＧＣ微調利得を１ステツプ毎に順次下げてＡＧＣ増幅
器の出力振幅の最大値が基準値以下になったら、逆にＡ
ＧＣ微調利得を１ステップ上げた後微調レディ信号を出
力する。

（４）微調レディ後のＡＧＣ増幅器の制御法は、Ｎビッ
トの間でＡＧＣ増幅器の出力振幅の最大値が基準値を越
える情報ビット数を計数し、その数を工とする。Ｉ＝Ｏ
ならば、ＡＧＣ微調利得を１ステツプだけ上げる。１≦
ＩＢＭならば、ＡＧＣ増幅器の利得はそのままとする。

Ｍ≦Ｉならば、ＡＧＣ微調利得を１ステツプだけ下げる
。ここで、通常Ｍは数ビットであり、Ｎは数百ビットで
ある。

（５）以後、通信終了まで手順（４）を繰り返す。

このような手順によるＡＧＣ増幅器利得制御方式は、Ａ
ＧＣ増幅器の出力振幅の最大値を一定値に制御するため
のものである。

（発明が解決しようとする問題点） しかしながら、上記のような従来のＡＧＣ増幅器利得制
御方式では、受信信号に干渉波等の雑音が含まれた場合
Ｓ／Ｎ比が劣化すると共にＡＧＣ増幅器の出力レベルの
Ｓ＋Ｎの最大値が一定となるように制御されることとな
る。通常、ＡＭＩ信号の符号判定のための閾値電圧は受
信信号の振幅Ｖｐの１／２の電圧レベルに設定されてい
る。例えば、Ｖｐを１〔ｖ〕に設定すると、閾値電圧は
０．５〔ｖ〕となる。よって、雑音が受信信号に加わる
と、雑音により受信信号そのものの振幅は１〔ｖ〕より
小さいことになる。したがって、閾値電圧によって判別
する識別器において、判別が誤り易くなるという欠点が
あった。また、無線通信システムのように搬送波を変調
して通信を行なう装置によく用いられ、増幅出力信号を
検波して検波レベルと基準値の差に応じて増幅利得を可
変するＡＧＣ増幅器をＡＭＩ信号等のバイポーラ信号を
用いたシステムにおけるＡＧＣ増幅器として用いると、
受信信号のマーク率の変化によりＡＧＣ増幅器の出力レ
ベルが変動するので一定に制御することが困難となると
いう欠点もあった。

この発明はこれらの問題点に鑑みなされたもので、増幅
すべき受信信号に雑音が加わった場合でもこの雑音によ
り本来のＡＭＩ信号等のバイポーラ信号の振幅が抑圧さ
れることのない、かつその受信信号のマーク率が変動し
ても出力レベルが変動しないＡＧＣ増幅器を提供するこ
とを目的とする。

（問題点を解決するための手段） この発明は、前記問題点を解決するためにディジタル有
線伝送方式によるバイポーラ信号を用いて通信を行なう
システムの受信部の自動利得制御増幅器において、利得
を可変できる可変利得制御増幅器と、該可変利得制御増
幅器の出力信号の振幅の絶対値が第１の基準値より大き
い前記出力信号を検出する第１の検出手段と、前記出力
信号の振幅の絶対値が前記バイポーラ信号の論理レベル
であると共に前記第１の基準値より小さい第２の基準値
より大きい前記出力信号を検出する第２の検出手段と、
前記第１の検出手段により検出された前記出力信号の数
を計算して所定のカウント値に達するとオーバーフロー
する第１のカウンタと、前記第２の検出手段により検出
された前記出力信号の数を計数して前記第１のカウンタ
のカウント値の２倍のカラン１〜値に達するとオーバー
フローする第２のカウンタと、前記第１または第２のカ
ウンタがオーバーフローすると前記各カウンタを共にリ
セットするリセット手段とを具備している。

（作用） 可変利得制御増幅器の出力信号は第１の検出手段により
第１の基準値より大きいものだけ識別され、識別された
出力信号の数を第１のカウンタによって計数される。第
１のカウンタでは、所定のカウント値に達するとオーバ
ーフローして所定の期間で平均した前記出力信号が第１
の基準値より大きいことを検出し、可変利得制御増幅器
では前記出力信号に対する利得を減少させるように制御
する。また前記出力信号は第２の検出手段により第２の
基準値より大きく第１の基準値より小さいものだけを識
別され、識別された出力信号の数を第２のカウンタによ
って計数される。第２のカウンタでは、第１のカウンタ
のカウント値と等しいカウント値に達するとオーバーフ
ローして所定の期間で平均した前記出力信号が第１の基
準値より小さいことを検出し、可変利得制御増幅器では
前記出力信号に対する利得を増加させるように制御する
。

（実施例） 以下、この発明の一実施例を図面に基づいて説明する。

第１図は、この発明の一実施例を示すブロック図である
。また、第２図は第１図に示す回路各部の信号波形を示
すタイムチャートである。第１図において、１は可変利
得制御増幅器、２，３は比較器、４，５はカウンタ、６
，９は論理回路、７は遅延回路、８はインバータであり
、１０〜２１は入力端子、３０〜３５は出力端子、　４
０は競合カウンタ、４１は利得制御回路である。可変利
得制御増幅器１の入力端子１０には被増幅信号が供給さ
れ、増幅された増幅出力信号ａを出力端子３０へ出方す
る。また。

増幅出力信号ａは比較器２の入力端子１１及び比較器３
の入力端子１３にも入力される。比較器２の入力端子１
２には基準電圧ｖ１が供給され、比較器３の入力端子１
４には基準電圧の１７２の電圧Ｖｉ（＝１／２Ｖ□）が
供給される。そして、比較器２では基準電圧ｖ４と増幅
出力信号ａの絶対値を比較し、比較した結果増幅出力信
号ａの絶対値が基準電圧ｖ１より大であれば、出力端子
３１がら出力する出力信号すは論理レベル（＃　Ｉ　Ｂ
を示す。また、比較した結果水であれ、ば、出力信号す
は論理レベル“０”を示す。第２図のタイムチャートに
示す信号ａ、ｂかられかるように５例えば信号ａのｐａ
ｌ、Ｐａｎｔ　ｐａ３ｔＰａ４．Ｐａ□ｔＰａｍ。５は
基準電圧Ｖ工を越えているので、それぞれに対応した信
号すのＰ　ｂｌｅＰｂｚｖＰｂｚｔＰ　ｂ　４　ｔ　Ｐ
　ｂ□Ｐ　ｂｍ＋ｓで論理レベル″１”を示す。同様に
、比較器３では電圧ｖ２と増幅出力信号ａの絶対値を比
較し、比較した結果増幅出力信号ａの絶対値が電圧ｖ２
より大であれば、出力端子３２から出力する出力信号Ｃ
は論理レベル“１”を示す。また、比較した結果水であ
れば、出力信号Ｃは論理レベル４１０２１を示すにこで
、この比較器３の出力信号Ｃは通常用いられるＡＭＩ信
号等のバイポーラ信号の識別機の識別出力信号といえる
ものである６更に、第２図のタイムチャートにおける信
号ａ、Ｑかられかるように、例えば信号ａのＰａ１ｌＰ
　ａＺ　ｔ　ｐ−ａａ　ｔ　Ｐ　ａ４　ｔ・・’＃　Ｐ
ａ１ｌｌｊ　ｐａｍ＋ｘｔＰａｍ＋ｚｓ　ｐａｍ＋ｚｐ
Ｐａｆｆｉ。４ｔＰａｍ。５は電圧ｖ２を越えているの
で、それぞれに対応した信号ＣのＰ　Ｃ１ｔＰｅ２ｆＰ
Ｃ３ｔＰＣ４＃・・・ｌ　ＰＣｍｌ　Ｐｃｎ＋Ｌｅ　ｐ
ｅｆｆｌ＊ｚｔ　ＰＣｍ＊３９　ｐｃｍ＊＋ｔ　ｐｅａ
ｔ’ｓで論理レベル″１″′を示す。

比較器２の出力信号すはカウンタ４の入力端子１５に供
給され、出力信号すの論理レベル゛′１″となる数を計
数するためにカウンタ４のカウント値ｊが歩進する。そ
して、カウンタ４のカウント値ｊがＮとなると、カウン
タ４はオーバーフローとして、カウンタ４の出力端子３
３から出力される出力信号ｇは論理レベル１ｇ　Ｌ　Ｈ
を示す、この様子は第２図のタイムチャートかられかる
ようにカウンタ４のカウント値ｊが歩進してＮとなると
、信号ｇは１つのパルス信号をなる。また、比較器２の
出力信号すはインバータ８を介して反転された信号丁と
なり、論理回路９の一方の入力端子に供給される。

さらに、比較器３の出力信号Ｃは論理回路９の他方の入
力端子に供給される。論理回路９では信号丁と信号Ｃの
論理演算を行ない論理結果をカウンタ５の入力端子１６
に供給する。カウンタ５では信号ｄの論理レベル“１″
となる数を計数し、カウント値ｋが歩進する。そして、
カウンタ５のカウント値ｋがＮとなると、カウンタ５は
オーバーフローしてカウンタ５の出力端子３４から出力
される出力信号りは論理レベルｒｚ　１　ｔｒを示す。

第２図のタイムチャートにおけるカウンタ５のカウント
値ｋが歩進してＮとなると、信号りは１つのパルス信号
となる。

カウンタ４の出力信号ｇは可変利得制御増幅器１の入力
端子２１及び論理回路６の一方の入力端子に各々供給さ
れる。また、カウンタ５の出力信号りは可変利得制御増
幅器１の入力端子２０及び論理回路６の他方の入力端子
に各々供給される。そして、論理回路では信号ｇ及び信
号りの論理和をとり、その論理和の結果を遅延回路７の
入力端子１７に供給される。遅延回路７では可変利得制
御増幅器１における制御動作が完了するまで一定時間遅
延させ、その遅延された出力信号ｉは出力端子３５から
カウンタ４のリセット端子である入力端子１８及びカウ
ンタ５のリセット端子である入力端子１９に各々供給さ
れる。第２図のタイムチャートかられかるように、信号
ｉが論理レベル“１〃となると、カウンタ４，５は同時
にリセットされる。

ここで、カウンタ４，５のオーバーフローするカウント
値ｊ、ｋが各々Ｎとなって等しいカウント値に設定され
ているのはカウンタ４によって可変利得制御増幅器１の
出力信号ａの振幅の最大値の絶対値が平均すると基準電
圧Ｖ工を越えている信号を識別でき、カウンタ５によっ
て出力信号ａの最大値の絶対値が平均すると基準電圧■
１を越えていない信号を識別できるようにしているため
である。

カウンタ４，５及び論理回路６並びに遅延回路７からな
る競合カウンタ４０の出力信号ｇが論理レベル゛′１″
となると、可変利得制御増幅器１では出力信号ａに対す
る利得を下げるように制御する。

また、競合カウンタ４０の出力信号りが論理レベルＩＩ
　１　ｊｌとなると、可変利得制御増幅器１では出力信
号ａに対する利得を上げるように制御する。

したがって、上記動作を繰り返すことにより出力信号ａ
は一定の出力レベルとなる。

尚１本実施例では第１図における利得制御回路４１の一
部の信号レベル検出用の競合カウンタ４０を用いたが、
同じ部分をアップダウンカウンタ等でも構成できる。

（発明の効果） 以上説明したように、この発明によれば、ＡＧＣ増幅器
における増幅すべきＡＭＩ信号等のバイポーラに他の回
線からの雑音が加わった場合でも利得制御回路における
増幅出力信号の振幅の平均値が一定となる制御により、
重畳される雑音は平均化されて、本来のバイポーラ信号
の振幅が抑圧されることがなくなる。

また、利得制御回路に対する利得制御信号として増幅出
力信号の予め設定された閾値を越えた信号の振幅と基準
値に対して大小のみ識別しているので、増幅出力信号の
マーク率が変動してもＡＧＣ増幅器の出力レベルが変動
することはない自動利得制御増幅器を提供できる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は第１図の各点における信号波形を示す動作タイムチャ
ートである。 １−ｍ−可変利得制御増幅器、　　２，３−ｍ＝比較器
、４．５−ｍ−カウンタ、　　　　　　６．９−一一輪
理回路、７一−−遅延回路、　　　　　　　８−ｍ−イ
ンバータ。

Claims (1)

1. 【特許請求の範囲】 ディジタル有線伝送方式によるバイポーラ信号を用いて
   通信を行なうシステムの受信部の自動利得制御増幅器に
   おいて、 利得を可変できる可変利得制御増幅器と、 該可変利得制御増幅器の出力信号の振幅の絶対値が第１
   の基準値より大きい前記出力信号を検出する第１の検出
   手段と、 前記出力信号の振幅の絶対値が前記バイポーラ信号の論
   理レベルである第２の基準値より大きく前記第１の基準
   値より小さい前記出力信号を検出する第２の検出手段と
   、 前記第１の検出手段により検出された前記出力信号の数
   を計数して所定のカウント値に達するとオーバーフロー
   する第１のカウンタと、 前記第２の検出手段により検出された前記出力信号の数
   を計数して前記第１のカウンタのカウント値に等しい所
   定のカウント値に達するとオーバーフローする第２のカ
   ウンタと、 前記第１または第２のカウンタがオーバーフローすると
   前記各カウンタを共にリセットするリセット手段とを具
   備し、 前記第１及び第２のカウンタがオーバーフローすること
   によって前記出力信号が所定の期間で平均して前記第１
   の基準値より大きいか小さいかと判定して前記可変利得
   制御増幅器の利得を減少または増加させて制御すること
   を特徴とする自動利得制御増幅器。