JPS6352503B2 - - Google Patents
Info
- Publication number
- JPS6352503B2 JPS6352503B2 JP8706080A JP8706080A JPS6352503B2 JP S6352503 B2 JPS6352503 B2 JP S6352503B2 JP 8706080 A JP8706080 A JP 8706080A JP 8706080 A JP8706080 A JP 8706080A JP S6352503 B2 JPS6352503 B2 JP S6352503B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- agc
- input
- value
- polarity signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 6
- HODRFAVLXIFVTR-RKDXNWHRSA-N tevenel Chemical compound NS(=O)(=O)C1=CC=C([C@@H](O)[C@@H](CO)NC(=O)C(Cl)Cl)C=C1 HODRFAVLXIFVTR-RKDXNWHRSA-N 0.000 description 5
- 230000008929 regeneration Effects 0.000 description 3
- 238000011069 regeneration method Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/065—Binary decisions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Control Of Amplification And Gain Control (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
本発明は符号伝送例えばPCM通信等の受信側
の自動利得制御増幅器（以下AGC・Ampと記
す）の改良に関するものである。
の自動利得制御増幅器（以下AGC・Ampと記
す）の改良に関するものである。
従来PCM通信では平衡符号が用いられていた
ため受信側では直流再生が容易に行なわれ、この
直流再生レベルと受信側出力との差を監視するこ
とでAGC・Ampの制御が行なわれていた。しか
し乍ら近年情報源の多様化にともない、不平衡符
号の伝送に対する要求が強まつてきた。不平衡符
号の場合には定まつた直流レベルが得られないの
で、従来の方法では適性なAGC動作が得られな
かつた。
ため受信側では直流再生が容易に行なわれ、この
直流再生レベルと受信側出力との差を監視するこ
とでAGC・Ampの制御が行なわれていた。しか
し乍ら近年情報源の多様化にともない、不平衡符
号の伝送に対する要求が強まつてきた。不平衡符
号の場合には定まつた直流レベルが得られないの
で、従来の方法では適性なAGC動作が得られな
かつた。
本発明は上記の点を解決するため受信側におい
て、入力信号から入力信号と同極性信号Ａ及び逆
極性信号Ｂを作り、同極性信号を所用振幅値だけ
シフトしたものと逆極性信号との差をピーク検波
し、更に逆極性信号を所用振幅値だけシフトした
ものと同極性信号との差をピーク検波し、夫々の
検波出力によりAGC・Ampの直流制御（以下DC
制御と記す）と利得制御を行なう様にした
AGC・Ampを提供するものである。
て、入力信号から入力信号と同極性信号Ａ及び逆
極性信号Ｂを作り、同極性信号を所用振幅値だけ
シフトしたものと逆極性信号との差をピーク検波
し、更に逆極性信号を所用振幅値だけシフトした
ものと同極性信号との差をピーク検波し、夫々の
検波出力によりAGC・Ampの直流制御（以下DC
制御と記す）と利得制御を行なう様にした
AGC・Ampを提供するものである。
以下本発明を図を用いて説明する。
第１図は本発明の原理を説明する図で、第２図
ａ〜ｅは第１図を説明するための波形を示す。図
中１は入力端子、２は出力端子、３はAGC・
Amp、４，５はレベルシフト回路、６，７はピ
ーク検波回路、８，９はピーク検波出力、１０，
１１はフイードバツク端子、１２は逆極性信号Ｂ
の出力端子、１３は同極性信号Ａの出力端子を示
す。入力端子１より入力されたPCM信号は
AGC・Amp３に入力され、第２図ａの如く、入
力信号と同極性の信号Ａと逆極性の信号Ｂとして
出力される。信号Ａはレベルシフト回路５で所定
値Ｖだけ負方向にシフトされ信号A′になり、差
分ピーク検波回路６で信号Ｂ−信号A′が作られ、
更にピーク検波される。このピーク検波回路６の
出力８はフイードバツク信号としてAGC・Amp
３のフイードバツク端子１１に入力される。ま
た、AGC・Amp３の出力信号Ｂはレベルシフト
回路４で所定値Ｖだけ負方向にレベルシフトされ
信号B′となる。この信号B′は差分ピーク検波回
路７に入力され、ここで信号Ａと信号B′との差
がピーク検波され、その出力９がフイードバツク
信号としてAGC・Amp３のフイードバツク端子
１０に入力され、信号Ａの最低値と信号B′の最
高値及び信号Ｂの最低値と信号A′の最高値が一
致するようにフイードバツクが行われる。この様
にしてAGC及びDCフイードバツクが同時に行わ
れ、AGC制御では入力信号の振幅値を一定にし、
DCフイードバツクでは直流再生が行われる。
ａ〜ｅは第１図を説明するための波形を示す。図
中１は入力端子、２は出力端子、３はAGC・
Amp、４，５はレベルシフト回路、６，７はピ
ーク検波回路、８，９はピーク検波出力、１０，
１１はフイードバツク端子、１２は逆極性信号Ｂ
の出力端子、１３は同極性信号Ａの出力端子を示
す。入力端子１より入力されたPCM信号は
AGC・Amp３に入力され、第２図ａの如く、入
力信号と同極性の信号Ａと逆極性の信号Ｂとして
出力される。信号Ａはレベルシフト回路５で所定
値Ｖだけ負方向にシフトされ信号A′になり、差
分ピーク検波回路６で信号Ｂ−信号A′が作られ、
更にピーク検波される。このピーク検波回路６の
出力８はフイードバツク信号としてAGC・Amp
３のフイードバツク端子１１に入力される。ま
た、AGC・Amp３の出力信号Ｂはレベルシフト
回路４で所定値Ｖだけ負方向にレベルシフトされ
信号B′となる。この信号B′は差分ピーク検波回
路７に入力され、ここで信号Ａと信号B′との差
がピーク検波され、その出力９がフイードバツク
信号としてAGC・Amp３のフイードバツク端子
１０に入力され、信号Ａの最低値と信号B′の最
高値及び信号Ｂの最低値と信号A′の最高値が一
致するようにフイードバツクが行われる。この様
にしてAGC及びDCフイードバツクが同時に行わ
れ、AGC制御では入力信号の振幅値を一定にし、
DCフイードバツクでは直流再生が行われる。
次に信号Ａ，A′，Ｂ，B′による動作説明を第
２図ａ，ｂ，ｃ，ｄ，ｅに基づいて述べる。第２
図ａは入力信号が安定な場合を示しており、図で
信号Ａ及びＢをＶだけシフトし、ＢとA′との差
分値をピーク検波しAGC・Amp３にフイードバ
ツクして、Ｂの最低値とA′の最高値及びＡの最
低値とB′の最高値が一致するように、AGC及び
DCフイードバツクが行なわれるものである。こ
れにより、信号Ａ，Ｂの振幅を一定にし且つアイ
パターンを信号Ａ，Ｂの交点に対し対称とする様
に制御する。第２図ｂはＡの波高値＜Ｂの波高値
の状態が発生した場合を示し、ＡとB′が比較さ
れた時、Ａの最低値とB′の最高値が斜線K1で示
されるような範囲にある時、短かい時定数R1・
C1でAGC制御電圧（第２図ｃに示す）が上昇し
て利得を抑圧する方向に制御され、その他の場合
は長い時定数β2R2・C1でAGC制御電圧を下げ利
得を徐々に高くする。第２図ｃは上記の状態を示
すタイムチヤートである。AGC制御電圧の始め
の立ち上りはR1C1の時定数でAGC制御が行われ、
立上がつた後はβ2R2C1（β2：はトランジスタの増
幅率）でゆつくりとAGC制御が行われる。第２
図ｄはDC制御の様子を示し、信号ＡとＢの中心
軸MAとMBを一致させる様にしている。図の如く
中心軸MA，MBがづれていた場合、信号A′の波高
値が信号Ｂの波高値より大きくなり、（図中、斜
線K2の範囲を示す）その部分でAGC制御の場合
と同様に短かい時定数R3C2で電圧を上昇させ、
その他では長い時定数で電圧を下降させる。以上
述べたAGC及びDCのフイードバツクは同時に行
なわれ、出力波形の振幅は一定値に、アイパター
ンは対称となる。
２図ａ，ｂ，ｃ，ｄ，ｅに基づいて述べる。第２
図ａは入力信号が安定な場合を示しており、図で
信号Ａ及びＢをＶだけシフトし、ＢとA′との差
分値をピーク検波しAGC・Amp３にフイードバ
ツクして、Ｂの最低値とA′の最高値及びＡの最
低値とB′の最高値が一致するように、AGC及び
DCフイードバツクが行なわれるものである。こ
れにより、信号Ａ，Ｂの振幅を一定にし且つアイ
パターンを信号Ａ，Ｂの交点に対し対称とする様
に制御する。第２図ｂはＡの波高値＜Ｂの波高値
の状態が発生した場合を示し、ＡとB′が比較さ
れた時、Ａの最低値とB′の最高値が斜線K1で示
されるような範囲にある時、短かい時定数R1・
C1でAGC制御電圧（第２図ｃに示す）が上昇し
て利得を抑圧する方向に制御され、その他の場合
は長い時定数β2R2・C1でAGC制御電圧を下げ利
得を徐々に高くする。第２図ｃは上記の状態を示
すタイムチヤートである。AGC制御電圧の始め
の立ち上りはR1C1の時定数でAGC制御が行われ、
立上がつた後はβ2R2C1（β2：はトランジスタの増
幅率）でゆつくりとAGC制御が行われる。第２
図ｄはDC制御の様子を示し、信号ＡとＢの中心
軸MAとMBを一致させる様にしている。図の如く
中心軸MA，MBがづれていた場合、信号A′の波高
値が信号Ｂの波高値より大きくなり、（図中、斜
線K2の範囲を示す）その部分でAGC制御の場合
と同様に短かい時定数R3C2で電圧を上昇させ、
その他では長い時定数で電圧を下降させる。以上
述べたAGC及びDCのフイードバツクは同時に行
なわれ、出力波形の振幅は一定値に、アイパター
ンは対称となる。
次に本発明に用いられるレベルシフト回路４，
５と差分値ピーク検波回路の実施例を第３図ａ，
ｂに基づいて述べる。
５と差分値ピーク検波回路の実施例を第３図ａ，
ｂに基づいて述べる。
第３図ａにおいて、１７は信号Ｂの出力端子、
１８は信号Ａの出力端子、２１，２２，２３，２
４，２５，２６はトランジスタ、２７，２８，２
９，３０は抵抗、３１はコンデンサ、３２はDC
フイードバツク端子、を示す。第３図ｂにおいて
１７，１８，２１〜２８は第３図ａと同一部材３
７，３８はR3、R4の抵抗値を持つ抵抗、３９は
C1の容量を持つコンデンサ、３３〜３６はトラ
ンジスタ、４０はAGCフイードバツク端子、を
示す。第３図ａでは、入力端子１７，１８に信号
Ａ，Ｂが入力され、抵抗２８で信号Ｂが所定値Ｖ
だけレベルシフトされ、差分値ピーク検波回路７
において第１図のＡとB′の差分値が出力されそ
の出力が抵抗２９とコンデンサ３１によつて決ま
る早い立上がりの時定数R3・C2で充電が行われ、
次に抵抗３０とコンデンサ３１とトランジスタ２
６の増幅率β1によつて決まる大きな時定数R4・
β2・C2で放電が行われ第２図ｅに示す如きDC制
御がAGCAmp３に出力される。第３図ｂにおい
て、信号Ａは抵抗２７で所定値Ｖだけレベルシフ
トされ差分値ピーク検波回路６において第１図の
A′とＢの差分値が出力され、その出力が、抵抗
３７、コンデンサ３９によつて早い立上りの時定
数R1C1で充電が行われ、次に抵抗３８とトラン
ジスタ３６の増倍率β2とコンデンサC1・３８によ
つて決まる大きな時定数R2・β1・C1で放電が行
われ第２図ｃに示す如きAGC制御電圧がAGC・
Amp３に出力される。
１８は信号Ａの出力端子、２１，２２，２３，２
４，２５，２６はトランジスタ、２７，２８，２
９，３０は抵抗、３１はコンデンサ、３２はDC
フイードバツク端子、を示す。第３図ｂにおいて
１７，１８，２１〜２８は第３図ａと同一部材３
７，３８はR3、R4の抵抗値を持つ抵抗、３９は
C1の容量を持つコンデンサ、３３〜３６はトラ
ンジスタ、４０はAGCフイードバツク端子、を
示す。第３図ａでは、入力端子１７，１８に信号
Ａ，Ｂが入力され、抵抗２８で信号Ｂが所定値Ｖ
だけレベルシフトされ、差分値ピーク検波回路７
において第１図のＡとB′の差分値が出力されそ
の出力が抵抗２９とコンデンサ３１によつて決ま
る早い立上がりの時定数R3・C2で充電が行われ、
次に抵抗３０とコンデンサ３１とトランジスタ２
６の増幅率β1によつて決まる大きな時定数R4・
β2・C2で放電が行われ第２図ｅに示す如きDC制
御がAGCAmp３に出力される。第３図ｂにおい
て、信号Ａは抵抗２７で所定値Ｖだけレベルシフ
トされ差分値ピーク検波回路６において第１図の
A′とＢの差分値が出力され、その出力が、抵抗
３７、コンデンサ３９によつて早い立上りの時定
数R1C1で充電が行われ、次に抵抗３８とトラン
ジスタ３６の増倍率β2とコンデンサC1・３８によ
つて決まる大きな時定数R2・β1・C1で放電が行
われ第２図ｃに示す如きAGC制御電圧がAGC・
Amp３に出力される。
以上の事柄は平衡符号でも不平衡符号でも有効
であり、更に二値符号以上の場合にも使用でき
る。また回路の直流ドリフトの影響を受けないと
言う利点もある。又入力信号を中心軸対象で動作
させるから増幅器即ちAGC・Ampによる歪みが
少い特性をもつ。
であり、更に二値符号以上の場合にも使用でき
る。また回路の直流ドリフトの影響を受けないと
言う利点もある。又入力信号を中心軸対象で動作
させるから増幅器即ちAGC・Ampによる歪みが
少い特性をもつ。
第１図は本発明の原理を説明する図、第２図
ａ，ｂ，ｃ，ｄ，ｅは第１図を説明するための波
形、第３図ａ，ｂは本発明の一実施例で、レベル
シフト回路差分値ピーク検波回路を示す。 図中、１は入力端子、２は出力端子、３は
AGC・Amp、４，５はレベルシフト回路、６，
７はピーク検波回路、１３は逆極性信号Ｂの出力
端子、１２は同極性信号Ａの出力端子、２９，３
０，３７，３８は抵抗、３１，３９はコンデン
サ、３２はDCフイードバツク（DC・FB）の端
子、４０はAGCフイードバツク（AGC・FB）の
端子を示す。
ａ，ｂ，ｃ，ｄ，ｅは第１図を説明するための波
形、第３図ａ，ｂは本発明の一実施例で、レベル
シフト回路差分値ピーク検波回路を示す。 図中、１は入力端子、２は出力端子、３は
AGC・Amp、４，５はレベルシフト回路、６，
７はピーク検波回路、１３は逆極性信号Ｂの出力
端子、１２は同極性信号Ａの出力端子、２９，３
０，３７，３８は抵抗、３１，３９はコンデン
サ、３２はDCフイードバツク（DC・FB）の端
子、４０はAGCフイードバツク（AGC・FB）の
端子を示す。
Claims (1)
- １ 入力信号を増幅する自動利得制御増幅器にお
いて、該入力信号より同極性信号と逆極性信号を
作り、該同極性信号を所用振幅値だけシフトした
ものと逆極性信号との差をピーク検波し、更に該
逆極性信号を所用振幅値だけシフトしたものと該
同極性信号との差をピーク検波し、それぞれの出
力を該自動利得制御増幅器に入力し、利得制御と
直流制御を行なうこと特徴とする自動利得制御増
幅器。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8706080A JPS5711515A (en) | 1980-06-26 | 1980-06-26 | Automatic gain control amplifier |
| CA000370825A CA1175919A (en) | 1980-02-20 | 1981-02-13 | Device for discriminating between two values of a signal with dc offset compensation |
| DE3105758A DE3105758C2 (de) | 1980-02-20 | 1981-02-17 | Vorrichtung zum Unterscheiden zwischen zwei Signalwerten |
| GB8105318A GB2070375B (en) | 1980-02-20 | 1981-02-19 | Device for discriminating between two values of a signal with dc offset compensation |
| US06/236,609 US4363977A (en) | 1980-02-20 | 1981-02-20 | Device for discriminating between two values of a signal with DC offset compensation |
| FR8103357A FR2476323B1 (fr) | 1980-02-20 | 1981-02-20 | Dispositif de discrimination entre deux valeurs d'un signal, avec une compensation de composante continue |
| CA000443220A CA1175920A (en) | 1980-02-20 | 1983-12-13 | Device for discriminating between two values of a signal with dc offset compensation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8706080A JPS5711515A (en) | 1980-06-26 | 1980-06-26 | Automatic gain control amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5711515A JPS5711515A (en) | 1982-01-21 |
| JPS6352503B2 true JPS6352503B2 (ja) | 1988-10-19 |
Family
ID=13904388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8706080A Granted JPS5711515A (en) | 1980-02-20 | 1980-06-26 | Automatic gain control amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5711515A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01286655A (ja) * | 1988-05-13 | 1989-11-17 | Sumitomo Electric Ind Ltd | 光受信回路 |
| US5825239A (en) * | 1997-05-06 | 1998-10-20 | Texas Instruments Incorporated | Peak detector for automatic gain control |
-
1980
- 1980-06-26 JP JP8706080A patent/JPS5711515A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5711515A (en) | 1982-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4339727A (en) | Waveform converting circuit | |
| US3671886A (en) | Method and apparatus for automatic gain control | |
| US4363977A (en) | Device for discriminating between two values of a signal with DC offset compensation | |
| US4445054A (en) | Full-wave rectifying circuit | |
| JPS6352503B2 (ja) | ||
| JP3181458B2 (ja) | 利得切り替え型光受信増幅回路 | |
| US4795919A (en) | Zero signal state detecting circuit | |
| JP3074231B2 (ja) | オーディオ機器のａｇｃ回路 | |
| JPH1117478A (ja) | 電力増幅装置 | |
| US4086430A (en) | Detection circuitry | |
| JPH02131615A (ja) | 波形再生回路 | |
| JPS62132411A (ja) | 利得・オフセツト制御回路 | |
| US4833692A (en) | Non-linear amplifier for digital network | |
| JPH0441531B2 (ja) | ||
| JPS62140507A (ja) | オフセツト補償自動利得制御増幅器 | |
| JP2814501B2 (ja) | 自動利得制御増幅器 | |
| JPH08250955A (ja) | 等化増幅回路 | |
| JP2725290B2 (ja) | 電力増幅回路 | |
| JPH02217010A (ja) | 自動利得制御回路 | |
| KR0120585B1 (ko) | 스탠더드/롱 플레이(sp/lp) 판별회로 | |
| JPH08195688A (ja) | ノイズ除去機能を持つ受信装置 | |
| SU1462506A1 (ru) | Регенератор троичного цифрового линейного сигнала | |
| JP2806872B2 (ja) | 単極性・双極性符号変換回路 | |
| JPS59104810A (ja) | 自動利得制御回路 | |
| JPS6072315A (ja) | 自動スレシホ−ルド電圧制御回路 |