JPS62140507A - オフセツト補償自動利得制御増幅器 - Google Patents

オフセツト補償自動利得制御増幅器

Info

Publication number
JPS62140507A
JPS62140507A JP60280577A JP28057785A JPS62140507A JP S62140507 A JPS62140507 A JP S62140507A JP 60280577 A JP60280577 A JP 60280577A JP 28057785 A JP28057785 A JP 28057785A JP S62140507 A JPS62140507 A JP S62140507A
Authority
JP
Japan
Prior art keywords
signal
peak value
offset
amplifier
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60280577A
Other languages
English (en)
Inventor
Noriaki Kondo
近藤 則昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP60280577A priority Critical patent/JPS62140507A/ja
Publication of JPS62140507A publication Critical patent/JPS62140507A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、情報伝送装置の受信部等に設けられるオフセ
ット補償自動利得制御増幅器に関するものである。
(従来の技術) 従来、このような分野の技術としては、電子通信学会技
術研究報告CAS85−32〜43、廷[122](1
985−8−23) 、電子通信学会P、72に記載さ
れるものがあった。以下、その構成を説明する。
従来の利得可変型増幅器は、種々の構造のものがあるが
、その増幅器に生じるオフセット電圧の補償方法として
次のようなものが採用されている。
(1)増幅器の出力信号をOR回路等で十分積分した後
、直流成分のみを取り出し、該直流成分が零となるよう
に増幅器の入力端あるいは出力端に補償電圧を加える方
法。
(2)バースト信号(burst Signal)ノ伝
送の場合、受信信号がオフとなった時、増幅器の入力端
を短絡してオフセット電圧を検出し、増幅器の入力端あ
るいは出力端に補償電圧を加える方法。
(3)単位増幅器の利得を制限し、増幅器の段間にコン
デンサを挿入し、直流を遮断する方法等があった。
(発明が解決しようとする問題点) しかしながら、上記構成の増幅器では、次のような問題
点があった。
前記(1)の方法を採用した増幅器では、増幅すべき直
流近傍のスペクトル成分を十分に減衰させる必要がある
ため、積分回路として積分時定数の大きなものを使わざ
るをえず、収束するまでに多くの時間を要する。前記(
2)の方法のものは、通信方式としてバースト信号伝送
方式しか使用できず、バースト同期がとれていないと制
御が困難となる。また前記(3)の方法のものは、回路
を集積(LSI)化する場合、外付のコンデンサが必要
になるという問題点があった。
本発明は、前記従来技術が持っていた問題点として、 
CR積分等の大きな時定数を必要とする点、使用がバー
スト信号伝送に制限される点、およびLSI化が困難な
点について解決したオフセット補償自動利得制御増幅器
を提供するものである。
(問題点を解決するための手段) 本発明は前記問題点を解決するために、情報伝送システ
ム等の自動利得制御増幅器において、前記増幅器におけ
る出力信号の正および負のピーク値レベルを検出しそれ
らを基準値レベルと比較して時系列的に連続した正およ
び負のピーク値レベル検出信号を出力する検出回路と、
前記一対の正および負のピーク値レベル検出信号に基づ
き前記増幅器に生じるオフセットを補償するオフセット
制御信号および該増幅器の利得を変化させる利得制御信
号を出力する制御部とを設けたものである。
(作 用) 本発明によれば、以上のようにオフセット補償自動利得
制御増幅器を構成したので、検出回路は正および負のピ
ーク値レベル検出信号を出力し、制御部は前記一対の正
および負のピーク値レベル検出信号に基づきオフセット
制御信号および利得制御信号を出力する。これらのオフ
セット制御信号および利得制御信号により自動利得制御
やオフセット電圧補償が行える。したがって前記問題点
を除去できるのである。
(実施例) 図面は本発明の一実施例を示すオフセット電圧補償自動
利得制御増幅器の構成ブロック図である。
この増幅器は、AMI(Alternate Mark
Inversion)信号等のバイポーラ信号(3値レ
ベル)の増幅に用いられるもので、増幅すべきバイポー
ラ信号からなる入力信号Siを入力する入力端子1及び
出力信号Soを出力する出力端子2を有している。人、
出力端子1.2間には加算回路3及び可変利得制御増幅
器(以下、単に増幅器という)4が接続されている。
加算回路3は入力信号Siとオフセット補償信号S1と
を加算する回路であり、その加算結果信号S2を出力し
て増幅器4に与える。増幅器4は、直流結合増幅器等で
構成され、利得可変信号S3に基づき加算結果信号S2
を所定の利得で増幅して出力信号SOとして出力する。
増幅器4の出力側には、+l信号ピーク値検出回路(以
下、単に検出回路という)5及び−1値号ピーク値検出
回路(以下、単に検出回路という)6が接続され、さら
にそれらの検出回路5.6の出力側に制御部7が接続さ
れている。一方の検出回路5は、入力信号Siの+1値
号に対する基準電圧Sp・と出力信号SOとを比較して
信号sh・、Sl−を出力する回路、他方の検出回路6
は、入力信号Siの一1信号に対する基準電圧SP−と
出力信号SOとを比較して信号sh−,si−を出力す
る回路であり、これらの信号sb−、s立゛またはSb
−,9文−が制御部7に与えられる。
ここで、本実施例の増幅器回路はバイポーラ信号の伝送
系であるので、基準タイミングを基に、該バイポーラ信
号の情報“÷1′°、情報“−1”、および情報“−1
”の3値を伝送している。そのため、前記+1値号とし
ては情報÷1と判定される信号であり、その判定閾値は
通常、基準電圧Sp・の1/2の電圧に設定される。同
様に、前記−1信号とは情報−1と判定される信号であ
り、その判定閾値は通常、基準電圧Sp−のl/2の電
圧に設定される。
検出回路5,6に接続される制御部7は、信号sh・ 
C; n * またはSh−,541−に基づきオフセ
ット信号Sod 、Sou及び利得制御信号Sd、Su
を生成し、その信号を出力する回路である。
制御部7の出力側と加算回路3及び増幅器4の入力側と
の間には、オフセット電圧制御回路8及び利得制御回路
9が接続されている。オフセット電圧制御回路8は、オ
フセット制御信号Sod、Souに基づきオフセット補
償信号S1を生成してその信号S1を加算回路3に与え
る回路、利得制御回路9は、利得制御信号Sd、Suに
基づき利得可変信号S3を生成してその信号S3を増幅
器4に与える回路である。
次に動作について説明する。
入力信号Siが入力端子1に与えられると、加算回路3
は入力信号Siとオフセット補償信号Stとを加算し、
その加算結果信号S2を増幅器4に与える。増幅器4は
利得可変信号S3により制御される利得で、加算結果信
号S2を増幅し、その出力信号SOを検出回路5.6に
与える。出力信号Soは、(入力信号Si+オフセット
補償信号Sl)を増幅した信号と、増幅器4で発生した
オフセット電圧Satとよりなる。
一方の検出回路5は、出力信号SOを基準電圧Sp・ 
と比較し、振幅がSo>Sp”のときは信号sh・を出
力し、So<Sp・のときは信号Sl・を出力し、それ
らの信号sh−またはSl”を制御部7へ与える。他方
の検出回路6は、出力信号Soを基準電圧Sp−と比較
し、振幅がSo>Sp−のときは信号sh−を出力し、
So<Sp−のときは信号S4−を出力し、それらの信
号Sh−またはSfL″を制御部7へ与える。
制御部7では、入力信号がsh−、sh−のとき、利得
制御信号Sdを出力し、入力信号がSr、Sl−のとき
、利得制御信号Suを出力し、それらの利得制御信号、
SdまたはSuを利得制御回路9に与える。同様に、制
御部7は入力信号がsh・、 Sl−のとき、オフセッ
ト制御信号Sodを出力し、入力信号がSi−、Sh−
のとき、オフ上−2ト制御信号Souを出力し、それら
のオフセット制御信号SodまたはSouをオフセット
電圧制御回路8に与える。
オフセット電圧制御回路8は、オフセット制御信号So
dまたはSouを入力し、オフセット補償信号Slを出
力して加算回路3に与える。この際、オフセット電圧制
御回路8は、オフセット制御信号Souを1個入力する
と、■オフセット補償ステップ電圧Δ■だけ+1信号と
同一極性の直流電圧をオフセット補償信号S1として出
力し、加算回路3に与える。すると、加算回路3はオフ
セット補償信号Slを入力信号Siに加算するため、オ
フセット電圧が補償される。すなわち、オフセット−制
御信号Souが制御部7から出力されたということは、
増幅器4の出力側において一1信号と同一極性のオフセ
ット電圧が発生していることであるから、前記オフセ、
−/ト補償信号S1を入力信号Siに加算すれば、オフ
セラミ電圧が補償されることになる。
また、オフセット電圧制御回路8は、オフセット制御信
号Sod l 1個入力すると、lオフセット補償電圧
ΔVだけ一1信号と同一極性のの直流゛を圧をオフセッ
ト補償信号S1として出力し、加算回路3に与える。こ
れにより、加算回路3はオフセット補償信号S!を入力
信号Siに加算するため、オフセット電圧が補償される
このように、オフセット電圧制御回路8は、オフセット
制御信号SodまたはSouを1個受けると、オフセッ
ト補償電圧を1オフセツト補償ステツプ電圧ΔVだけ、
−1信号と同極性または+1信号と同極性の補償電圧を
出力するため、これが加算回路3によって入力信号Si
に加えられる。従って、オフセット電圧ル制御回路8が
n個のオフセット制御信号Sodを受けると、ΔVXn
だけ一1信号の極性側へ直流電圧がシフトし、逆にn個
の信号Souを受けると、ΔVXnだけ+1信号の極性
側へ直INJ電圧がシフトすることになる。このような
オフセ−/ )制御は、オフセット制御信号、Sou 
、Sodが検出されなくなるまで緑返されるが、定常状
態ではオフセット制御信号SouとSodが交互に発生
するため、オフセット電圧が的確に補償される。
一方、利得制御回路9では、利得制御信号SdまたはS
uを入力し、その信号Sdが1個入力されると、l利得
ステップだけ増幅器4の利得を下げるように利得可変信
号S3を出力する。同様に、信号Suが1個入力される
と、l利得ステップだけ増幅器4の利得を上げるよう利
得可変信号S3を出力する。これにより、増幅器4はオ
フセット補償された加算結果信号S2を所定の利得で増
幅し、出力信号SOを出力する。そのため、オフセット
補償され、かつ一定レベルの出力信号SOが出力端子2
より得られる。
本実施例の動作をまとめれば、次のようになる。
増幅すべき入力信号SiがAMI信号等のバイポーラ信
号の場合、正のピーク値である+1信号のピーク値レベ
ルと、負のピーク値であるーl信号のピーク値レベルと
を、時系列的に連続に検出し、その+1信号のピーク値
レベルと一1信号のピーク値レベルとを1組の検出信号
とみなして、+1信号のピーク値レベルおよび−l信号
のピーク値レベルがともに基準値により大きければ、増
幅器4の利得を下げるよう制御し、ともに小さければ、
増幅器4の利得を上げるよう制御する。さらに、+1@
号のピーク値レベルが基準値よりも大きく、−1信号の
ピーク値レベルが基準より小さい場合、利得はそのまま
で、オフセット補償信号S1をピーク値検出点に対し、
−1信号の極性と同一極性の直流電圧ΔVを加えてオフ
セット電圧が小さくなるよう制御し、また÷1信号のピ
ーク値レベルが基準値より小さく、−1信号が基準値よ
り大きい場合、オフセット補償信号S1をピーク値検出
点に対し、+1信号の極性と同一極性の直流電圧ΔVを
加えてオフセット電圧が小さくなるよう制御する。その
ため、次のように利点を有する。
■ 増幅器4における出力信号Soの+1信号と一1信
号を時系列的に連続にペアとしてそのピーク値を検出す
ることにより、利得制御信号Sd 、 Su及びオフセ
ット制御信号Sod 、Souを作っているので、前記
従来技術(2)項のような増幅器入力端を短絡する操作
も必要とせず、バースト信号及び連続信号のいずれの増
幅にも適用できる。
■ 本実施例は、オフセット補償回路の付いた自動利得
制御増幅器であるので、直流結合増幅器でよく、前記従
来技術(3)項のような増幅器の段間に直流遮断回路も
必要としない。そのため、LSI化が容易に行える。
本発明は図示の実施例に限定されず、種々の変形が可能
である。その変形例として例えば次のようなものがある
(a) J:記実施例では、信号Sh・、 5JI−、
Sh−、Sl−の組み合せに対し、利得制御信号Sd 
、 Su及びオフセット制u4信号Sou 、Sodを
得るのに、信号sh−。
Sr、Sh−、3文−に対する積分効果を考慮していな
い。積分回路は必ずしも必要ではないが、アップダウン
カウンタ等の積分回路を制御部7に設けると、増幅器4
の出力信号Soに雑音が含まれていた場合、雑音により
発生する各制御信号の発生頻度が少なくなってその雑音
による即座な制御を防止でき、制御系の安定度が向上す
る。
ここで、積分時定数は雑音による影響を小さくするに役
立つだけの時定数であればよく、前記従来技術(1)項
におけるCRlli分回路のように信号スペクトルが直
流近傍まで十分に減衰するに足りる大きな時定数を必要
としない。従って収束時間も短かくてすむ。
(b)増幅すべき入力信号SiがNRZ信号(ManR
eturn to Zero、ゼロ非復帰モード信号)
のような、2f+aレベル信号の場合は、前記+1信号
をNRZ信号の1信号に対応させ、−1信号をNRZ信
号のO信号に対応させれば、前記AMI信号のような3
値しベル信号と同一の作用、効果が得られる。
(C)上記実施例では、オフセ・ント補償電圧の加算を
増幅器4の入力段にて行っているが、前記加算回路3を
該増幅器4の段間、あるいは出力端に配置しても同一の
効果が得られる。
(発明の効果) 以上詳細に説明したように、本発明によれば、一対の正
および負のピーク値レベル検出信号に基づき生成した利
得制御信号及びオフセット制御信号により、自動利得制
御とオフセット電圧の補償とを行うようにしたので、応
答性が良く、バースト信号伝送以外の連続信号伝送にも
適用でき、しかもLS1.(ヒが容易であるという効果
が期待できる。
【図面の簡単な説明】
図面は本発明の一実施例を示すオフセット電圧補償自動
利得制御増幅器の構成ブロック図である。 3・・・・・・加算回路、4・・・・・・可変利得制御
増幅器、5・・・・・・+1信号ピーク値検出回路、6
・・・・・・−1信号ピーク値検出回路、7・・・・・
・制御部、8・・・・・・オフセット電圧制御回路、9
・・・・・・利得制御回路、Si・・・・・・入力信号
、SO・・・・・・出力信号、 Sd、Su・・・・・
・利得制御信号、Sod 、Sou・・・・・・オフセ
ット制御信号。

Claims (1)

  1. 【特許請求の範囲】 入力信号を増幅して所定利得の出力信号を送出する可変
    利得制御増幅器と、 前記出力信号の正および負のピーク値レベルを検出しそ
    れらを基準値レベルと比較して時系列的に連続した正お
    よび負のピーク値レベル検出信号を出力する検出回路と
    、 前記一対の正および負のピーク値レベル検出信号に基づ
    き、前記可変利得制御増幅器に生じるオフセットを補償
    するオフセット制御信号、および該可変利得制御増幅器
    の利得を変化させる利得制御信号を出力する制御部とを
    、 備えたことを特徴とするオフセット補償自動利得制御増
    幅器。
JP60280577A 1985-12-13 1985-12-13 オフセツト補償自動利得制御増幅器 Pending JPS62140507A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60280577A JPS62140507A (ja) 1985-12-13 1985-12-13 オフセツト補償自動利得制御増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60280577A JPS62140507A (ja) 1985-12-13 1985-12-13 オフセツト補償自動利得制御増幅器

Publications (1)

Publication Number Publication Date
JPS62140507A true JPS62140507A (ja) 1987-06-24

Family

ID=17626970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60280577A Pending JPS62140507A (ja) 1985-12-13 1985-12-13 オフセツト補償自動利得制御増幅器

Country Status (1)

Country Link
JP (1) JPS62140507A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01114207A (ja) * 1987-10-28 1989-05-02 Fujitsu Ltd 増幅回路
EP0403247A2 (en) * 1989-06-13 1990-12-19 Nec Corporation AGC device for producing a gain controlled and d.c. offset removed signal
US6864744B2 (en) * 2000-12-01 2005-03-08 Transmode Systems Ab Amplifier circuit
JP2007116314A (ja) * 2005-10-19 2007-05-10 Oki Electric Ind Co Ltd 無線送信回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01114207A (ja) * 1987-10-28 1989-05-02 Fujitsu Ltd 増幅回路
EP0403247A2 (en) * 1989-06-13 1990-12-19 Nec Corporation AGC device for producing a gain controlled and d.c. offset removed signal
US6864744B2 (en) * 2000-12-01 2005-03-08 Transmode Systems Ab Amplifier circuit
JP2007116314A (ja) * 2005-10-19 2007-05-10 Oki Electric Ind Co Ltd 無線送信回路
JP4630794B2 (ja) * 2005-10-19 2011-02-09 Okiセミコンダクタ株式会社 無線送信回路

Similar Documents

Publication Publication Date Title
JP5157959B2 (ja) D級増幅器
US5392317A (en) Method and apparatus extracting pulse signal
JPS62140507A (ja) オフセツト補償自動利得制御増幅器
US10097146B2 (en) Ripple reduction method for chopper amplifiers
JPH02250564A (ja) クランプ装置と自動利得制御装置
US5515004A (en) Method and apparatus for precision gain control for amplified signals
EP0921635B1 (en) Power amplifier device
JPH02246604A (ja) 多段差動増幅器のオフセット調整回路
US10812920B2 (en) Failure determination device and sound output device
JPH03183967A (ja) 電圧印加電流測定装置及び電流印加電圧測定装置
JP3721125B2 (ja) Agc回路及び光受信装置並びに光伝送システム
JPH0324814B2 (ja)
CN114665826B (zh) 一种提高电源电压抑制比的非全差分电路系统
US6774727B2 (en) Device comprising a symmetrical amplifier
JP4859353B2 (ja) 増幅回路、及び試験装置
JPH0421385B2 (ja)
KR100271590B1 (ko) 차동 증폭 장치
JPS62132411A (ja) 利得・オフセツト制御回路
US20020149813A1 (en) Line quality monitoring apparatus and method
JPS62140525A (ja) オフセツト補償自動利得制御増幅器
JPH03175709A (ja) 高周波増幅器の電力制御回路
JPS6352503B2 (ja)
SU944073A1 (ru) Устройство дл усилени электрических напр жений
JP2602720Y2 (ja) 時間計測装置の入力回路
JPH1093365A (ja) オーディオ用電力増幅回路