JP3721125B2 - Ａｇｃ回路及び光受信装置並びに光伝送システム - Google Patents
Ａｇｃ回路及び光受信装置並びに光伝送システム Download PDFInfo
- Publication number
- JP3721125B2 JP3721125B2 JP2001378033A JP2001378033A JP3721125B2 JP 3721125 B2 JP3721125 B2 JP 3721125B2 JP 2001378033 A JP2001378033 A JP 2001378033A JP 2001378033 A JP2001378033 A JP 2001378033A JP 3721125 B2 JP3721125 B2 JP 3721125B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplitude
- unit
- voltage
- differential amplification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＡＧＣ回路及びＡＧＣ回路を備えた光受信装置並びに光伝送システムに関する。
【０００２】
【従来の技術】
図２１は、従来のＡＧＣ回路の構成を示すブロック図である。
図示されるＡＧＣ回路は、利得調整手段１０１と、振幅検出手段１０２と、利得制御手段１０３とを有し、利得調整手段１０１に入力される信号の振幅変動に対して、振幅検出手段１０２で入力信号の振幅値を検出し、利得制御手段１０３により、検出された振幅値に対する振幅制御信号を生成して、前記調整利得手段１０１を制御することで、振幅変動のある入力信号を一定振幅に変換して出力するものである。
【０００３】
また、ＡＧＣ増幅器の出力信号の振幅レベルを一定にする従来技術としては、例えば特開平９-２４６８８７号公報に示されるように、出力信号の振幅レベルのピーク値を検出し、外部の利得制御回路で利得制御信号を生成して、ＡＧＣ増幅器にフィードバックし、ＡＧＣ増幅器の出力振幅を一定に制御するものがある。
【０００４】
【発明が解決しようとする課題】
しかし、上述した図２１に示される従来のＡＧＣ回路では、大振幅の信号入力時に、利得調整手段１０１の利得を調整しすぎてしまうことがあり、利得調整手段１０１の利得調整幅内において入力信号の振幅変動に対して出力信号の出力振幅値が変化してしまうことがある。
【０００５】
また、上述した特開平９-２４６８８７号公報に示されるＡＧＣ増幅回路では、ＡＧＣ増幅器の出力振幅を一定に制御できるものの、ＡＧＣ増幅器内部の利得調整部がＦＥＴの縦積み構成となるため、回路規模が大きくなってしまい、またＡＧＣ増幅器の駆動電圧を低くすることは困難である。
【０００６】
したがって、本発明の目的は、振幅調整部の回路構成を簡素化することによる駆動電圧の低電圧化を可能にし、かつ入力信号の振幅変動に対して出力信号の振幅値を一定に制御することができるＡＧＣ回路及び光受信装置並びに光伝送システムを提供するものである。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、本発明に係るＡＧＣ回路は、第１と第２の入力信号の電位差を増幅して相補的な第１と第２の出力信号を出力する縦続接続された複数段の差動増幅部と、前記複数段の差動増幅部から出力される第１と第２の出力信号の電位差を増幅して出力する相補的な第１と第２の出力信号の振幅を振幅制御信号に基づいて調整する振幅調整機能を有する差動増幅振幅調整部と、前記差動増幅振幅調整部から出力される第１又は第２の出力のいずれかの出力振幅のピーク値を検出するピーク検出部と、前記ピーク検出部によりピーク値を検出する差動増幅振幅調整部の出力の直流電圧成分を検出する出力直流成分モニタ部と、前記ピーク検出部からの検出値と前記出力直流成分モニタ部からの検出値との差分を抽出して振幅制御基準電圧との比較に基づいて前記差動増幅振幅調整部からの出力の振幅を一定制御する振幅制御信号を前記差動増幅振幅調整部に出力する振幅一定制御部とを備える。この構成により、振幅調整部の回路構成を簡素化することによる駆動電圧の低電圧化を可能にし、かつ入力信号の振幅変動に対して出力信号の振幅値を一定に制御することができる。
【０００８】
また、前記差動増幅振幅調整部は、差動ＦＥＴと、前記差動ＦＥＴの２つの負荷抵抗と、２つの負荷抵抗にそれぞれ並列接続され前記振幅一定制御部からの振幅制御信号がゲートに入力されることにより負荷抵抗に流れる電流を調整し出力振幅を調整する電流源ＦＥＴとを備える。この構成により、負荷抵抗に流れる電流を調整し出力振幅を調整する。
【０００９】
また、前記電流源ＦＥＴにそれぞれ直列接続される抵抗を更に備え、前記電流源ＦＥＴと前記抵抗との直列接続体が前記負荷抵抗にそれぞれ並列接続される。この構成により、ＦＥＴに直列接続される抵抗の値により出力の振幅値の下限を任意に設定することができる。
【００１０】
また、前記複数段の差動増幅部は、前記振幅一定制御部からそれぞれ出力される各振幅制御信号に基づいて出力信号の振幅を調整する振幅調整機能を有する差動増幅振幅調整部によりそれぞれ構成される。この構成により、入力振幅のダイナミックレンジを拡大することができる。
【００１１】
また、前記ピーク検出部を第１のピーク検出部、前記出力直流成分モニタ部を第１の出力直流成分モニタ部とし、これら第１のピーク検出部と第１の出力直流成分モニタ部とは異なる差動増幅振幅調整部から出力される他の出力の出力振幅のピーク値と直流電圧成分をそれぞれ検出する第２のピーク検出部と第２の出力直流成分モニタ部を更に備え、前記振幅一定制御部は、前記振幅制御信号を第１の振幅制御信号とし、前記第２のピーク検出部からの検出値と前記第２の出力直流成分モニタ部からの検出値との差分を抽出して振幅制御基準電圧との比較に基づいて前記差動増幅振幅調整部からの出力の振幅を一定制御する振幅制御信号を第２の振幅制御信号として、前記差動増幅振幅調整部に出力するとともに、前記差動増幅振幅調整部は、前記振幅一定制御部からの第１の振幅制御信号に基づいて振幅制御された第１の出力を送出するとともに、前記振幅一定制御部からの第２の振幅制御信号に基づいて振幅制御された第２の出力を送出する。この構成により、入力信号の振幅変動に対して、増幅部の２つの出力信号の振幅を同一振幅値に一定に制御することができる。また、増幅部内部の差動増幅振幅調整部の回路構成を簡素化することにより、駆動電圧の低電圧化が可能となる。
【００１２】
また、前記出力直流成分モニタ部からの検出値と電源電圧制御基準電圧との差分に応じた制御された電圧を前記差動増幅振幅調整部に供給する電圧制御部を更に備える。この構成により、差動増幅振幅調整部に供給する電圧を制御できる。
【００１３】
また、前記差動増幅振幅調整部は、電源電圧端子と２つの負荷抵抗間に接続された１個の抵抗と、前記抵抗に並列接続された１個のＦＥＴとを更に備える。この構成により、振幅調整部の回路構成を簡素化する。
【００１４】
また、前記電圧制御部は、前記出力直流成分モニタ部からの検出値に基づいて制御された電圧を前記差動増幅振幅調整部のＦＥＴのゲートに供給する。この構成により、差動増幅振幅調整部のＦＥＴのゲートに制御された電圧を供給することができる。
【００１５】
また、前記差動増幅振幅調整部は、電源電圧端子と２つの負荷抵抗間にそれぞれ接続された２個の抵抗と、この２個の抵抗にそれぞれ並列接続された２個のＦＥＴ及び２個の容量とを更に備える。この構成により、振幅調整部の回路構成を簡素化する。
【００１６】
また、前記電圧制御部は、前記出力直流成分モニタ部からの検出値に基づいて制御された電圧を前記差動増幅振幅調整部の２個のＦＥＴのゲートにそれぞれ供給する。この構成により、差動増幅振幅調整部のＦＥＴのゲートに制御された電圧を供給することができる。
【００１７】
また、前記差動増幅振幅調整部は、前記電流源ＦＥＴにそれぞれソースフォロワ部を備え、各ソースフォロワ部は、第１のＦＥＴと、電流源ＦＥＴとして機能する第２のＦＥＴと、前記第１のＦＥＴのソース端子と前記第２のＦＥＴのドレイン端子間に接続された、１個の抵抗と前記抵抗に並列接続された１個の第３のＦＥＴとを有する。この構成により、振幅調整部の回路構成を簡素化する。
【００１８】
また、前記電圧制御部は、前記出力直流成分モニタ部からの検出値に基づいて制御された電圧を前記差動増幅振幅調整部の各ソースフォロワ部内の第３のＦＥＴのゲートにそれぞれ供給する。この構成により、駆動電圧の低電圧化が可能になる。
【００１９】
また、前記出力直流成分モニタ部と前記電圧制御部は、各差動増幅振幅調整部に対応してそれぞれ複数備えられるとともに、各出力直流成分モニタ部は、対応する各差動増幅振幅調整部の出力の直流電圧成分を検出し、各電圧制御部は、各出力直流成分モニタ部からの検出値と各振幅制御基準電圧との比較に基づいた振幅制御信号を対応する差動増幅振幅調整部にそれぞれ出力する。この構成により、入力振幅のダイナミックレンジを拡大することができる。また、差動増幅振幅調整部１段ごとに出力の直流電圧の補正を行うことにより、入力での直流電圧のずれ幅及び増幅部内部で起こる直流電圧のずれ幅の許容範囲をより拡大することができる。
【００２０】
また、前記第１の出力直流成分モニタ部からの検出値と電源電圧制御基準電圧との差分に応じた電圧を第１の電圧とし、前記第２の出力直流成分モニタ部からの検出値と電源電圧制御基準電圧との差分に応じた電圧を第２の電圧として、前記差動増幅振幅調整部に供給する電圧制御部を更に備え、前記差動増幅振幅調整部は、前記電圧制御部からの第１の電圧と前記振幅一定制御部からの第１の振幅制御信号に基づいて振幅制御された第１の出力を送出するとともに、前記電圧制御部からの第２の電圧と前記振幅一定制御部からの第２の振幅制御信号に基づいて振幅制御された第２の出力を送出する。この構成により、入力での直流電圧のずれ及び増幅部内部で起こる直流電圧のずれを補正し、出力される直流電圧値を一定に制御でき、駆動電圧の低電圧化が可能にする。
【００２１】
また、前記電圧制御部は、前記第１と第２の出力直流成分モニタ部からの検出値に基づいて個別に制御された電圧を前記差動増幅振幅調整部の２個の負荷抵抗にそれぞれ供給する。この構成により、駆動電圧の低電圧化が可能になる。
【００２２】
また、前記電圧制御部は、前記第１と第２の出力直流成分モニタ部からの検出値に基づいて個別に制御された電圧を前記差動増幅振幅調整部の２個のＦＥＴのゲートにそれぞれ供給する。この構成により、駆動電圧の低電圧化が可能になる。
【００２３】
また、前記電圧制御部は、前記第１と第２の出力直流成分モニタ部からの検出値に基づいて個別に制御された電圧を前記差動増幅振幅調整部のソースフォロワ部内の各第３のＦＥＴのゲートにそれぞれ供給する。この構成により、駆動電圧の低電圧化が可能になる。
【００２４】
また、前記複数段の差動増幅部は、前記振幅一定制御部からそれぞれ出力される各振幅制御信号に基づいて出力信号の振幅を調整する振幅調整機能を有する差動増幅振幅調整部によりそれぞれ構成されるとともに、当該複数段の各差動増幅振幅調整部に対応して、各差動増幅振幅調整部から出力される第１と第２の出力の直流電圧成分をそれぞれ検出する第１と第２の出力直流成分モニタ部と、対応する第１の出力直流成分モニタ部からの検出値と電源電圧制御基準電圧との差分に応じた電圧を第１の電圧とし、対応する第２の出力直流成分モニタ部からの検出値と電源電圧制御基準電圧との差分に応じた電圧を第２の電圧として、各差動増幅振幅調整部にそれぞれ出力する複数の電圧制御部とを更に備え、複数段の各差動増幅振幅調整部は、対応する電圧制御部からの第１の電圧と前記振幅一定制御部からの第１の振幅制御信号に基づいて振幅制御された第１の出力を送出するとともに、対応する電圧制御部からの第２の電圧と前記振幅一定制御部からの第２の振幅制御信号に基づいて振幅制御された第１の出力を送出する。この構成により、入力振幅のダイナミックレンジを拡大することができる。また、差動増幅振幅調整部１段ごとに出力の直流電圧の補正を行うことにより、入力での直流電圧のずれ幅及び増幅部内部で起こる直流電圧のずれ幅の許容範囲をより拡大することができる。
【００２５】
また、本発明に係る光受信装置は、受信された光信号を電気信号に変換する光電気変換部と、上述したＡＧＣ回路と、前記ＡＧＣ回路から出力される電気信号からクロックを再生するクロック再生部と、前記クロック再生部から再生されたクロックの位相を調整するタイミング抽出部と、前記タイミング抽出部から出力される位相調整されたクロック信号に基づいて前記ＡＧＣ回路から出力される電気信号を識別する識別再生部とを備える。この構成により、振幅調整部の回路構成を簡素化することによる駆動電圧の低電圧化を可能にし、かつ入力信号の振幅変動に対して出力信号の振幅値を一定に制御することができる。
【００２６】
更に、本発明に係る光伝送システムは、光信号を送信する光送信装置と、前記光送信装置から送信される光信号を増幅する光増幅装置と、前記光増幅装置により増幅された光信号を伝送する光伝送路と、前記光伝送路を介して伝送された光信号を受信する、上述した光受信装置とを備える。この構成により、振幅調整部の回路構成を簡素化することによる駆動電圧の低電圧化を可能にし、かつ入力信号の振幅変動に対して出力信号の振幅値を一定に制御することができる。
【００２７】
【発明の実施の形態】
以下、本発明の各実施の形態について、図面を用いて説明する。
（実施の形態１）
図１は、本発明の実施の形態１におけるＡＧＣ回路の構成図である。また、図２〜図４に、周辺構成を含む差動増幅振幅調整部の回路図と動作波形図を示す。以下、図１〜図４に基づいて構成及び動作を説明する。なお、図１〜図４は、この実施の形態１が理解できる程度に概略的に示してあるに過ぎず、したがって、本発明を、図１〜図４の構成及び動作に限定するものではない。
【００２８】
図１に示すように、本発明の実施の形態１におけるＡＧＣ回路は、増幅部２１と振幅一定制御部２７とで構成され、増幅部２１には、第１と第２の入力信号の電位差を増幅して相補的な第１と第２の出力信号を出力する複数の差動増幅部（本実施の形態では差動増幅部２２、差動増幅部２３、・・・）と、出力信号の振幅を調整する差動増幅振幅調整部２４と、出力のピーク値を検出するピーク検出部（図は単にピーク検出）２５と、出力の直流電圧成分を検出する出力ＤＣモニタ部（図は単に出力ＤＣモニタ）２６とを備えている。
【００２９】
増幅部２１に入力される信号入力１（以降、Ｉｎ１）又は入力２（以降、Ｉｎ２）は、差動増幅部２２、２３、差動増幅振幅調整部２４を通った後、出力１（以降、出力Ｖｏ１）及び出力２（以降、出力Ｖｏ２）として出力される。ピーク検出部２５では、出力Ｖｏ１の振幅のピーク値を検出し、検出信号（以降、Ｖｐｋ１）を振幅一定制御部２７に送出する。また、出力ＤＣモニタ部２６では、出力Ｖｏ１の直流電圧成分を検出し、検出信号（以降、Ｖｄｃ１）を振幅一定制御部２７に送出する。
【００３０】
ここで、振幅一定制御部２７では、入力されたＶｐｋ１及びＶｄｃ１の差分（以降、ΔＶｏ１）を抽出し、外部から入力される基準電圧（以降、Ｖｒｅｆ）と比較する。このとき、Ｖｒｅｆは、必要とする出力Ｖｏ１の振幅の半分の値に設定する。ΔＶｏ１＞Ｖｒｅｆの場合、振幅一定制御部２７から出力Ｖｏ１の振幅を小さくする制御信号を、差動増幅振幅調整部２４の振幅調整端子（以降、Ｖｇ）に送出する。また、ΔＶｏ１＜Ｖｒｅｆの場合、振幅一定制御部２７から出力Ｖｏ１の振幅を大きくする制御信号を、差動増幅振幅調整部２４のＶｇに送出する。以後、ΔＶｏ１＝Ｖｒｅｆになるまで同様の処理を繰り返し、必要とする出力Ｖｏ１の振幅値に一定制御する。なお、振幅一定制御部２７からの制御信号がＶｇに送出されるまで、Ｖｇには初期電圧が供給されている。
【００３１】
以下、差動増幅振幅調整部２４の動作について図２を用いて説明する。
図２（ａ）は、差動増幅振幅調整部２４の内部回路と、ピーク検出部２５、出力ＤＣモニタ部２６、振幅一定制御部２７の接続関係図を示す。
差動増幅振幅調整部２４内の振幅調整部は、差動ＦＥＴ０１、ＦＥＴ０２の２つの負荷抵抗Ｒ１にそれぞれ並列に接続された電流源ＦＥＴとなるＦＥＴ１、ＦＥＴ２で構成されている。振幅調整端子はＦＥＴ１、ＦＥＴ２のゲート端子Ｖｇである。なお、Ｖｇには、電源電圧ＶＤＤとグランドＧＮＤ間に接続される抵抗Ｒ２及びＲ３の分圧により、初期電圧が供給されており、振幅一定制御部２７の出力制御信号がゲート端子Ｖｇに入力されると同時に、Ｖｇの電圧は制御信号の値となる。ここで、ＦＥＴ１及びＦＥＴ２の特性は同一のものである。
【００３２】
振幅一定制御部２７において、Ｖｐｋ１とＶｄｃ１の差分であるΔＶｏ１とＶｒｅｆを比較した後、制御信号をＶｇに送出する。そして、Ｖｇに入力された制御信号により、ＦＥＴ１、ＦＥＴ２に流れる電流が変化する。差動電流源ＦＥＴ３に流れる電流をＩ0、負荷抵抗Ｒ１に流れる電流をＩ1、ＦＥＴ１、ＦＥＴ２に流れる電流をＩ2とすると、
Ｉ0＝Ｉ1＋Ｉ2 ・・・式１
となる。よって、差動出力信号の最大振幅値ＶL1、ＶL2は、
ＶL1（ＶL2）＝２×Ｒ１×Ｉ1 ・・・式２
となる。
【００３３】
前述したように、ΔＶｏ１＞Ｖｒｅｆの場合、出力Ｖｏ１の振幅を小さくするためには、電流Ｉ1を減らし電流Ｉ2を増やすような制御信号をゲート端子Ｖｇに送出すればよく、逆に、ΔＶｏ１＜Ｖｒｅｆの場合、出力Ｖｏ１の振幅を大きくするためには、電流Ｉ1を増やし電流Ｉ2を減らすような制御信号をゲート端子Ｖｇに送出すればよいことになる。以後、ΔＶｏ１＝Ｖｒｅｆになるまで同様の処理を繰り返すことで、図２（ｂ）に示すように、必要とする出力Ｖｏ１の振幅値に一定制御することが可能となる。
【００３４】
次に、他の例による差動増幅振幅調整部２４の動作について、図３を用いて説明する。
図３（ａ）は、他の例による差動増幅振幅調整部２４の内部回路と、ピーク検出部２５、出力ＤＣモニタ部２６、振幅一定制御部２７の接続関係図を示す。
差動増幅振幅調整部２４内の振幅調整部は、差動ＦＥＴ０１、ＦＥＴ０２の２つの負荷抵抗Ｒ１にそれぞれ並列に接続された抵抗Ｒ２とＦＥＴ１、ＦＥＴ２で構成されている。振幅調整端子はＦＥＴ１、ＦＥＴ２のゲート端子Ｖｇである。なお、Ｖｇには、ＶＤＤとＧＮＤ間に接続されるＲ３及びＲ４の抵抗分圧により、初期電圧が供給されており、振幅一定制御部２７の出力制御信号がＶｇに入力されると同時に、Ｖｇの電圧は制御信号の値となる。
【００３５】
ここで、ＦＥＴ１及びＦＥＴ２の特性は同一のものである。
図２の場合と同様に、差動電流源ＦＥＴ３に流れる電流をＩ0、負荷抵抗Ｒ１に流れる電流をＩ1、ＦＥＴ１、ＦＥＴ２に流れる電流をＩ2とした場合、式１が成り立つ。よって、差動出力信号の最大振幅値ＶL1、ＶL2についても式２が成り立つ。
【００３６】
しかし、図２に示す差動増幅振幅調整部２４の構成と異なり、抵抗Ｒ２があるため、差動出力信号の最小振幅値は図２の場合と異なる。
例えば、Ｒ１＝Ｒ２とした場合、Ｉ1とＩ2の関係は、Ｉ1≧Ｉ2にはなってもＩ1＜Ｉ2にはならない。図２の構成時の差動出力信号の最小振幅値をＶS12、ＶS22、図３の構成時の差動出力信号の最小振幅値をＶS13、ＶS23とすると、
ＶS12（ＶS22）≒０ ・・・式３
ＶS13（ＶS23）＝（１／２）×ＶL1（ＶL2） ・・・式４
となる。これをＶS13、ＶS23をＶL1、ＶL2とＲ１、Ｒ２を用いた式で表すと、
ＶS13（ＶS23）＝（Ｒ１／（Ｒ１＋Ｒ２））×ＶL1（ＶL2）・・・式５
となる。すなわち、抵抗Ｒ２の値により出力Ｖｏ１の振幅値の下限を任意に設定することができる。
【００３７】
この構成を用いれば、式２で示す最大振幅値と式５で示す最小振幅値の範囲で、Ｖｇへの制御信号により、図３（ｂ）に示すように、必要とする出力Ｖｏ１の振幅値に一定に制御することが可能となる。
【００３８】
次に、更に他の例による差動増幅振幅調整部２４の動作について、図４を用いて説明する。
図４（ａ）は、差動増幅振幅調整部２４の内部回路と、ピーク検出部２５、出力ＤＣモニタ部２６、振幅一定制御部２７の接続関係図を示す。
差動増幅振幅調整部２４内の振幅調整端子は、差動電流源ＦＥＴ１のゲート端子Ｖｇである。なお、Ｖｇには、ＶＤＤとＧＮＤ間に接続される抵抗Ｒ２及び抵抗Ｒ３の抵抗分圧により、初期電圧が供給されており、振幅一定制御部２７の出力制御信号がＶｇに入力されると同時に、Ｖｇの電圧は制御信号の値となる。
差動電流源ＦＥＴ１に流れる電流をＩ0、負荷抵抗Ｒ１に流れる電流をＩ1とした場合、
Ｉ0＝２×Ｉ1 ・・・式６
が成り立つ。
【００３９】
よって、差動出力信号の最大振幅値ＶL1、ＶL2については式２が成り立つ。出力Ｖｏ１の振幅を調整させるためには、電流Ｉ0を調整すればよい。
前述したように、ΔＶｏ１＞Ｖｒｅｆの場合、出力Ｖｏ１の振幅を小さくするためには、電流Ｉ0を減らすような制御信号をゲート端子Ｖｇに送出すればよく、逆に、ΔＶｏ１＜Ｖｒｅｆの場合、出力Ｖｏ１の振幅を大きくするためには、電流Ｉ0を増やすような制御信号をゲート端子Ｖｇに送出すればよいことになる。以後、ΔＶｏ１＝Ｖｒｅｆになるまで同様の処理を繰り返すことで、必要とする出力Ｖｏ１の振幅値に一定制御することが可能となる。
【００４０】
次に、図５に示す増幅部２１の変形例に係る構成について説明をする。
この構成では、増幅部２１内が全て差動増幅振幅調整部２２、２３、・・・、２４で構成されているが、この構成に限定するものではない。また、この差動増幅振幅調整部の回路構成は、図２、図３、図４で示すいずれかのものである。
図５に示すＡＧＣ回路は、増幅部２１内の差動増幅部として、振幅調整機能を有する差動増幅振幅調整部２２、２３で構成されており、さらに、差動増幅振幅調整部２４、ピーク検出部２５、出力ＤＣモニタ部２６、振幅一定制御部２７を備える。
【００４１】
増幅部２１に入力される信号入力１（以降、Ｉｎ１）又は入力２（以降、Ｉｎ２）は、差動増幅振幅調整部２２、２３、及び差動増幅振幅調整部ｎ２４を通った後、出力１（以降、出力Ｖｏ１）及び出力２（以降、出力Ｖｏ２）として出力される。ピーク検出部２５では、出力Ｖｏ１の振幅のピーク値を検出し、検出信号（以降、Ｖｐｋ１）を振幅一定制御部２７に送出する。また、出力ＤＣモニタ部２６では、出力Ｖｏ１の直流電圧成分を検出し、検出信号（以降、Ｖｄｃ１）を振幅一定制御部２７に送出する。
【００４２】
ここで、振幅一定制御部２７では、入力されたＶｐｋ１及びＶｄｃ１の差分（以降、ΔＶｏ１）を抽出し、外部から入力される基準電圧（以降、Ｖｒｅｆ）と比較する。このとき、基準電圧Ｖｒｅｆは、必要とする出力Ｖｏ１の振幅の半分の値に設定する。ΔＶｏ１＞Ｖｒｅｆの場合、振幅一定制御部２７から出力Ｖｏ１の振幅を小さくする制御信号を、差動増幅振幅調整部２２、２３、２４の振幅調整端子（以降、Ｖｇ１、Ｖｇ２、Ｖｇｎ）に送出する。また、ΔＶｏ１＜Ｖｒｅｆの場合、振幅一定制御部２７から出力Ｖｏ１の振幅を大きくする制御信号を、差動増幅振幅調整部２２、２３、２４のＶｇ１、Ｖｇ２、Ｖｇｎに送出する。以後、ΔＶｏ１＝Ｖｒｅｆになるまで同様の処理を繰り返し、必要とする出力Ｖｏ１の振幅値に一定制御する。なお、振幅一定制御部２７からの制御信号がＶｇ１、Ｖｇ２、Ｖｇｎに送出されるまで、Ｖｇ１、Ｖｇ２、Ｖｇｎには初期電圧が供給されている。差動増幅振幅調整部の動作については、前述したものと同様であるため割愛する。
【００４３】
この構成を用いれば、Ｖｇ１、Ｖｇ２、Ｖｇｎへの制御信号により必要とする出力Ｖｏ１の振幅値に一定に制御することが可能となる。また、出力Ｖｏ１が線形の場合、出力Ｖｏ１の振幅値を一定制御する際、入力振幅のダイナミックレンジを図１の構成のｎ倍に拡大することができる。
【００４４】
このように、本実施の形態１では、ピーク検出部２５において、増幅部出力の信号のピークを検出し、また、出力ＤＣモニタ部２６において増幅部出力の直流電圧を抽出し、これら２つの信号を振幅一定制御部２７に送出し、振幅一定制御部２７において必要とする増幅部出力信号の振幅値に一定に制御するための信号を生成し、この信号を差動増幅振幅調整部の振幅調整端子に送出し制御することにより、差動増幅振幅調整部の振幅調整幅内において入力信号の振幅変動に対して、増幅部の出力信号の振幅値を一定に制御することができる。また、増幅部内部の差動増幅振幅調整部の回路構成を簡素化することにより、駆動電圧の低電圧化が可能となる。
【００４５】
次に、実施の形態１で述べたＡＧＣ回路を光受信装置並びに光伝送システムに使用した構成を図６に示す。図６に示すように、光受信装置８４は、受信された光信号を電気信号に変換する光電気変換部８５と、上述したＡＧＣ回路８６と、ＡＧＣ回路８６から出力される電気信号からクロックを再生するクロック再生部８７と、クロック再生部８７から再生されたクロックの位相を調整するタイミング抽出部８８と、タイミング抽出部８８から出力される位相調整されたクロック信号に基づいてＡＧＣ回路８６から出力される電気信号を識別する識別再生部８９とを備えて構成される。
【００４６】
また、光伝送システムは、光信号を送信する光送信装置８１と、光送信装置８１から送信される光信号を増幅する光増幅装置８２と、光増幅装置８２により増幅された光信号を伝送する光伝送路８３と、光伝送路８３を介して伝送された光信号を受信する上記光受信装置８４とを備えて構成される。
【００４７】
このように、光受信装置８４内のＡＧＣ回路８６に、実施の形態１で述べたＡＧＣ回路を盛り込み、図６に示す構成にすることにより、図６に示す光伝送システムの伝送特性を安定的に高品質にすることができる。
【００４８】
（実施の形態２）
図７は、本発明の実施の形態２におけるＡＧＣ回路の構成図である。また、図８に、周辺構成を含む差動増幅振幅調整部の回路図と動作波形図を示す。以下、図７及び図８に基づいて、構成及び動作を説明する。なお、図７及び図８は、この実施の形態２が理解できる程度に概略的に示してあるに過ぎず、したがって、本発明を、図７及び図８の構成及び動作に限定するものではない。
【００４９】
図７に示すように、本発明の実施の形態２におけるＡＧＣ回路は、増幅部３１と、振幅一定制御部３９とで構成され、増幅部３１には、差動増幅部３２、３３差動増幅振幅調整部３４、第１のピーク検出部３５、第１の出力ＤＣモニタ部３６、第２のピーク検出部３７、第２の出力ＤＣモニタ部３８を備えている。
【００５０】
増幅部３１に入力される信号入力１（以降、Ｉｎ１）又は入力２（以降、Ｉｎ２）は、差動増幅部３２、３３、差動増幅振幅調整部３４を通った後、出力１（以降、出力Ｖｏ１）及び出力２（以降、出力Ｖｏ２）として出力される。ピーク検出部３５では、出力Ｖｏ１の振幅のピーク値を検出し、検出信号（以降、Ｖｐｋ１）を振幅一定制御部３９に送出する。同様に、ピーク検出部３７では、出力Ｖｏ２の振幅のピーク検出値を検出し、検出信号（以降、Ｖｐｋ２）を振幅一定制御部３９に送出する。また、出力ＤＣモニタ部３６では、出力Ｖｏ１の直流電圧成分を検出し、検出信号（以降、Ｖｄｃ１）を振幅一定制御部３９に送出する。同様に、出力ＤＣモニタ部３８では、出力Ｖｏ２の直流電圧成分を検出し、検出信号（以降、Ｖｄｃ２）を振幅一定制御部３９に送出する。
【００５１】
ここで、振幅一定制御部３９では、入力されたＶｐｋ１及びＶｄｃ１の差分（以降、ΔＶｏ１）を抽出し、外部から入力される基準電圧（以降、Ｖｒｅｆ）と比較する。また、振幅一定制御部３９では、入力されたＶｐｋ２及びＶｄｃ２の差分（以降、ΔＶｏ２）を抽出し、外部から入力される基準電圧（以降、Ｖｒｅｆ）と比較する。このとき、基準電圧Ｖｒｅｆは、必要とする出力Ｖｏ１及び出力Ｖｏ２の振幅の半分の値に設定する。
【００５２】
ΔＶｏ１、ΔＶｏ２＞Ｖｒｅｆの場合、振幅一定制御部３９から出力Ｖｏ１及び出力Ｖｏ２の振幅を小さくする制御信号を、差動増幅振幅調整部３４の振幅調整端子１及び２（以降、Ｖｇ１、Ｖｇ２）に送出する。また、ΔＶｏ１、ΔＶｏ２＜Ｖｒｅｆの場合、振幅一定制御部３９から出力Ｖｏ１及び出力Ｖｏ２の振幅を大きくする制御信号を、差動増幅振幅調整部３４のＶｇ１及びＶｇ２に送出する。以後、ΔＶｏ１、ΔＶｏ２＝Ｖｒｅｆになるまで同様の処理を繰り返し、必要とする出力Ｖｏ１及び出力Ｖｏ２の振幅値に一定制御する。
なお、振幅一定制御部３９からの制御信号がＶｇ１及びＶｇ２に送出されるまで、Ｖｇ１及びＶｇ２には初期電圧が供給されている。
【００５３】
以下、差動増幅振幅調整部３４の動作について図８を用いて説明する。
図８（ａ）は、差動増幅振幅調整部３４の内部回路と、ピーク検出部３５、３７、出力ＤＣモニタ部３６、３８、振幅一定制御部３９の接続構成図を示す。
差動増幅振幅調整部３４内の振幅調整部は、差動ＦＥＴ０１、ＦＥＴ０２の２つの負荷抵抗Ｒ１にそれぞれ並列に接続されたＦＥＴ１、ＦＥＴ２で構成されている。振幅調整端子は、ＦＥＴ１、ＦＥＴ２のそれぞれのゲート端子Ｖｇ１及びＶｇ２である。なお、Ｖｇ１及びＶｇ２には、ＶＤＤとＧＮＤ間に接続されるＲ２及びＲ３の抵抗分圧、及びＲ４及びＲ５の抵抗分圧により、それぞれ初期電圧が供給されており、振幅一定制御部３９の出力制御信号がＶｇ１及びＶｇ２に入力されると同時に、Ｖｇ１及びＶｇ２の電圧はそれぞれ制御信号の値となる。ここで、ＦＥＴ１及びＦＥＴ２の特性は同一のものである。
【００５４】
振幅一定制御部３９において、Ｖｐｋ１とＶｄｃ１の差分であるΔＶｏ１とＶｒｅｆを比較した後、制御信号をＶｇ１に送出する。同様に、Ｖｐｋ２とＶｄｃ２の差分であるΔＶｏ２とＶｒｅｆを比較した後、制御信号をＶｇ２に送出する。そして、ゲート端子Ｖｇ１及びＶｇ２に入力された制御信号により、ＦＥＴ１、ＦＥＴ２に流れる電流が変化する。差動電流源ＦＥＴ３に流れる電流をＩ0、ＦＥＴ１が並列に接続されている負荷抵抗Ｒ１に流れる電流をＩR1、ＦＥＴ２が並列に接続されている負荷抵抗Ｒ１に流れる電流をＩR2、ＦＥＴ１、ＦＥＴ２に流れる電流をＩ1、Ｉ2とすると、
Ｉ0＝ＩR1＋ＩR2＋Ｉ1＋Ｉ2 ・・・式７
となる。よって、差動出力信号の最大振幅値ＶL1、ＶL2は、
ＶL1＝２×Ｒ１×ＩR1 ・・・式８
ＶL2＝２×Ｒ１×ＩR2 ・・・式９
となる。
【００５５】
前述したように、ΔＶｏ１、ΔＶｏ２＞Ｖｒｅｆの場合、出力Ｖｏ１及び出力Ｖｏ２の振幅を小さくするためには、ＩR1及びＩR2を減らしＩ1及びＩ2を増やすような制御信号をＶｇ１及びＶｇ２に送出すればよく、逆に、ΔＶｏ１、ΔＶｏ２＜Ｖｒｅｆの場合、出力Ｖｏ１及び出力Ｖｏ２の振幅を大きくするためには、電流ＩR1及びＩR2を増やし電流Ｉ1及びＩ2を減らすような制御信号をゲート端子Ｖｇ１及びＶｇ２に送出すればよいことになる。以後、ΔＶｏ１、ΔＶｏ２＝Ｖｒｅｆになるまで同様の処理を繰り返すことで、必要とする出力Ｖｏ１及び出力Ｖｏ２の振幅値に一定制御することが可能となる。以上により、図８（ｂ）に示すように、出力Ｖｏ１と出力Ｖｏ２の振幅を同一振幅値に一定制御することが可能となる。
【００５６】
また、差動増幅振幅調整部３４の回路構成としては、図３に示したものもある。この図３の回路構成に置き換えた場合においても、出力Ｖｏ１と出力Ｖｏ２の振幅値を同一に一定制御する動作としては、実施の形態１で前述してあるため割愛する。
【００５７】
次に、図９に示す構成について説明をする。この構成では、増幅部３１内が全ての差動増幅部が差動増幅振幅調整部３２、３３で構成されているが、この構成に限定するものではない。また、この差動増幅振幅調整部３２、３３、３４の回路構成は、図２、図３で示すいずれかのものである。なお、図７に示す符号と同一部分は同一符号を付して示し、その説明は省略する。
【００５８】
増幅部３１に入力される信号入力１（以降、Ｉｎ１）又は入力２（以降、Ｉｎ２）は、差動増幅振幅調整部３２、３３、及び差動増幅振幅調整部３４を通った後、出力１（以降、出力Ｖｏ１）及び出力２（以降、出力Ｖｏ２）として出力される。ピーク検出部３５及びピーク検出部３７では、出力Ｖｏ１及び出力Ｖｏ２の振幅のピーク値を検出し、それぞれ検出信号（以降、Ｖｐｋ１、Ｖｐｋ２）を振幅一定制御部３９に送出する。また、出力ＤＣモニタ部３６及び出力ＤＣモニタ部３８では、出力Ｖｏ１及び出力Ｖｏ２の直流電圧成分を検出し、それぞれの検出信号（以降、Ｖｄｃ１、Ｖｄｃ２）を振幅一定制御部３９に送出する。
【００５９】
ここで、振幅一定制御部３９では、入力されたＶｐｋ１及びＶｄｃ１の差分（以降、ΔＶｏ１）とＶｐｋ２及びＶｄｃ２の差分（以降、ΔＶｏ２）をそれぞれ抽出し、外部から入力される基準電圧（以降、Ｖｒｅｆ）とそれぞれ比較する。このとき、Ｖｒｅｆは、必要とする出力Ｖｏ１及び出力Ｖｏ２の振幅の半分の値に設定する。ΔＶｏ１、ΔＶｏ２＞Ｖｒｅｆの場合、振幅一定制御部３９から出力Ｖｏ１及び出力Ｖｏ２の振幅を小さくする制御信号を、差動増幅振幅調整部３２、３３、３４の振幅調整端子（以降、Ｖｇ１１・Ｖｇ１２、Ｖｇ２１・Ｖｇ２２、Ｖｇｎ１・Ｖｇｎ２）に送出する。また、ΔＶｏ１、ΔＶｏ２＜Ｖｒｅｆの場合、振幅一定制御部３９から出力Ｖｏ１及び出力Ｖｏ２の振幅を大きくする制御信号を、差動増幅振幅調整部３２、３３、３４のＶｇ１１・Ｖｇ１２、Ｖｇ２１・Ｖｇ２２、Ｖｇｎ１・Ｖｇｎ２に送出する。以後、ΔＶｏ１、ΔＶｏ２＝Ｖｒｅｆになるまで同様の処理を繰り返し、必要とする出力Ｖｏ１、出力Ｖｏ２の振幅値に一定制御する。なお、振幅一定制御部３９からの制御信号がＶｇ１１・Ｖｇ１２、Ｖｇ２１・Ｖｇ２２、Ｖｇｎ１・Ｖｇｎ２に送出されるまで、Ｖｇ１１・Ｖｇ１２、Ｖｇ２１・Ｖｇ２２、Ｖｇｎ１・Ｖｇｎ２には初期電圧が供給されている。差動増幅振幅調整部の動作については、前述したものと同様であるため割愛する。
【００６０】
この構成を用いれば、ゲート端子Ｖｇ１１・Ｖｇ１２、Ｖｇ２１・Ｖｇ２２、Ｖｇｎ１・Ｖｇｎ２への制御信号により必要とする出力Ｖｏ１及び出力Ｖｏ２の振幅値に一定に制御することが可能となる。また、出力Ｖｏ１及び出力Ｖｏ２が線形の場合、出力Ｖｏ１及び出力Ｖｏ２の振幅値を一定制御する際、入力振幅のダイナミックレンジを図７の構成のｎ倍に拡大することができる。
【００６１】
このように、本実施の形態２では、第１と第２のピーク検出部３５及び３７において、増幅部出力１及び出力２の信号のピークをそれぞれ検出し、また、第１と第２の出力ＤＣモニタ部３６及び３８において増幅部出力１及び出力２の直流電圧を抽出し、これら４つの信号を振幅一定制御部３９に送出し、振幅一定制御部３９において必要とする出力Ｖｏ１及び出力Ｖｏ２の振幅値に一定に制御するための信号を生成し、この信号を差動増幅振幅調整部３２、３３、３４の振幅調整端子に送出し制御することにより、差動増幅振幅調整部の振幅調整幅内において入力信号の振幅変動に対して、増幅部の２つの出力信号の振幅を同一振幅値に一定に制御することができる。また、増幅部内部の差動増幅振幅調整部の回路構成を簡素化することにより、駆動電圧の低電圧化が可能となる。
【００６２】
次に、実施の形態２で述べたＡＧＣ回路を、実施の形態１と同様にして、図６に示すように、光受信装置並びに光伝送システムに使用することができる。
図６に示すように、光受信装置８４内のＡＧＣ回路８６に、実施の形態２で述べたＡＧＣ回路を盛り込むことにより、図６に示す光伝送システムの伝送特性を安定的に高品質にすることができる。
【００６３】
（実施の形態３）
図１０は、本発明の実施の形態３におけるＡＧＣ回路の構成図である。また、図１１〜図１４に、周辺構成を含む差動増幅振幅調整部の回路図と動作波形図を示す。以下、図１０及び図１１〜図１４に基づいて構成及び動作を説明する。なお、図１０及び図１１〜図１４は、この実施の形態３が理解できる程度に概略的に示してあるに過ぎず、したがって、本発明を図１０及び図１１〜図１４の構成及び動作に限定するものではない。
【００６４】
図１０に示すように、本発明の実施の形態３におけるＡＧＣ回路は、増幅部４１と振幅一定制御部４７及び電圧制御部４８とで構成され、増幅部４１には、差動増幅部４２、４３と、差動増幅振幅調整部４４と、ピーク検出部４５と、出力ＤＣモニタ部４６とを備えている。
【００６５】
増幅部４１に入力される信号入力１（以降、Ｉｎ１）又は入力２（以降、Ｉｎ２）は、差動増幅部４２、４３、差動増幅振幅調整部４４を通った後、出力１（以降、出力Ｖｏ１）及び出力２（以降、出力Ｖｏ２）として出力される。ピーク検出部４５では、出力Ｖｏ１の振幅のピーク値を検出し、検出信号（以降、Ｖｐｋ１）を振幅一定制御部４７に送出する。また、出力ＤＣモニタ部４６では、出力Ｖｏ１の直流電圧成分を検出し、検出信号（以降、Ｖｄｃ１）を振幅一定制御部４７と電圧制御部４８にそれぞれ送出する。
【００６６】
ここで、振幅一定制御部４７では、入力されたＶｐｋ１及びＶｄｃ１の差分（以降、ΔＶｏ１）を抽出し、外部から入力される基準電圧（以降、Ｖｒｅｆ１）と比較する。このときＶｒｅｆ１は、必要とする出力Ｖｏ１の振幅の半分の値に設定する。
【００６７】
ΔＶｏ１＞Ｖｒｅｆ１の場合、振幅一定制御部４７から出力Ｖｏ１の振幅を小さくする制御信号を、差動増幅振幅調整部４４の振幅調整端子（以降、Ｖｇ）に送出する。またΔＶｏ１＜Ｖｒｅｆ１の場合、振幅一定制御部２７から出力Ｖｏ１の振幅を大きくする制御信号を、差動増幅振幅調整部４４のＶｇに送出する。以後、ΔＶｏ１＝Ｖｒｅｆ１になるまで同様の処理を繰り返し、必要とする出力Ｖｏ１の振幅値に一定制御する。なお、振幅一定制御部４７からの制御信号がＶｇに送出されるまで、Ｖｇには初期電圧が供給されている。
【００６８】
また、電圧制御部４８では、入力されたＶｄｃ１と外部からの入力される基準電圧（以降、Ｖｒｅｆ２）との差分（以降、ΔＶｄｃ）を抽出する。そして、ΔＶｄｃを補正した電圧を差動増幅振幅調整部４４の電源電圧端子（以降、ＶＤＤｎ）に送出する。
【００６９】
なお、電圧制御部４８において制御された電圧（以降、ＶＤＤ'）ＶＤＤｎに送出されるまで、ＶＤＤｎには電圧制御部４８内部で生成された初期電圧（以降、ＶＤＤ）が供給されている。このとき、Ｖｒｅｆ２の値は、必要とする出力Ｖｏ１の出力ＤＣレベルの値に設定する。
【００７０】
以下、差動増幅振幅調整部４４の動作について図１１を用いて説明する。
図１１（ａ）は、差動増幅振幅調整部４４の内部回路と、ピーク検出部４５と、出力ＤＣモニタ部４６と、振幅一定制御部４７と、電圧制御部４８との接続関係図を示す。
差動増幅振幅調整部４４内の振幅調整部は、差動ＦＥＴ０１、０２の２つの負荷抵抗Ｒ１にそれぞれ並列に接続されたＦＥＴ１、ＦＥＴ２で構成されている。振幅調整端子は、ＦＥＴ１、ＦＥＴ２のゲート端子Ｖｇである。なお、Ｖｇには、ＶＤＤとＧＮＤ間に接続されるＲ２及びＲ３の抵抗分圧により、初期電圧が供給されており、振幅一定制御部４７の出力制御信号がＶｇに入力されると同時に、Ｖｇの電圧は制御信号の値となる。ここで、ＦＥＴ１及びＦＥＴ２の特性は同一のものである。
【００７１】
振幅一定制御部４７において、Ｖｐｋ１とＶｄｃ１の差分であるΔＶｏ１とＶｒｅｆ１を比較した後、制御信号をＶｇに送出する。そして、Ｖｇに入力された制御信号により、ＦＥＴ１、ＦＥＴ２に流れる電流が変化する。差動電流源ＦＥＴ３に流れる電流をＩ0、負荷抵抗Ｒ１に流れる電流をＩ1、ＦＥＴ１、ＦＥＴ２に流れる電流をＩ2とすると、
Ｉ0＝Ｉ1＋Ｉ2 ・・・式１０
となる。よって、差動出力信号の最大振幅値ＶL1、ＶL2は、
ＶL1（ＶL2）＝２×Ｒ１×Ｉ1 ・・・式１１
となる。
【００７２】
前述したように、ΔＶｏ１＞Ｖｒｅｆ１の場合、出力Ｖｏ１の振幅を小さくするためには、電流Ｉ1を減らしＩ2を増やすような制御信号をゲート端子Ｖｇに送出すればよく、逆に、ΔＶｏ１＜Ｖｒｅｆ１の場合、出力Ｖｏ１の振幅を大きくするためには、電流Ｉ1を増やしＩ2を減らすような制御信号をゲート端子Ｖｇに送出すればよいことになる。以後、ΔＶｏ１＝Ｖｒｅｆ１になるまで同様の処理を繰り返すことで、必要とする出力Ｖｏ１の振幅値に一定制御することが可能となる。
【００７３】
また、差動増幅振幅調整部内の電源電圧調整部は、ＶＤＤｎ端子である。
電圧制御部４８において、まず、Ｖｄｃ１とＶｒｅｆ２の差分であるΔＶｄｃを抽出する。そして、このΔＶｄｃを用い、
ＶＤＤ'＝ＶＤＤ±ΔＶｄｃ ・・・式１２
という処理を行い、ＶＤＤからΔＶｄｃを補正したＶＤＤ'を生成しＶＤＤｎに送出する。以後、Ｖｄｃ１＝Ｖｒｅｆ２になるまで同様の処理を繰り返すことで、図１１（ｂ）に示すように、必要とする出力Ｖｏ１の出力ＤＣレベルに一定制御することが可能となる。
【００７４】
次に、他の例による差動増幅振幅調整部４４の動作について図１２を用いて説明する。
図１２（ａ）は、差動増幅振幅調整部４４の内部回路と、ピーク検出部４５と、出力ＤＣモニタ部４６と、振幅一定制御部４７と、電圧制御部４８との接続関係図を示す。
差動増幅振幅調整部４４内の振幅調整部は、差動ＦＥＴ０１、０２の２つの負荷抵抗Ｒ１にそれぞれ並列に接続されたＦＥＴ１、ＦＥＴ２で構成されている。振幅調整端子は、ＦＥＴ１、ＦＥＴ２のゲート端子Ｖｇである。なお、Ｖｇには、ＶＤＤとＧＮＤ間に接続されるＲ３及びＲ４の抵抗分圧により、初期電圧が供給されており、振幅一定制御部４７の出力制御信号がＶｇに入力されると同時に、Ｖｇの電圧は制御信号の値となる。ここで、ＦＥＴ１及びＦＥＴ２の特性は同一のものである。以降、振幅一定制御の動作については、前述した動作と同様であるため割愛する。
【００７５】
また、差動増幅振幅調整部内の電源電圧調整部は、図１２中の抵抗Ｒ２に並列接続されたＦＥＴ３のゲート端子ＶＤＤｎである。なお、ＶＤＤｎには、ＶＤＤとＧＮＤ間に接続されるＲ５及びＲ６の抵抗分圧により、初期電圧が供給されており、電圧制御部４８の出力制御信号がＶＤＤｎに入力されると同時に、ＶＤＤｎの電圧は制御信号の値となる。
【００７６】
電圧制御部４８において、まず、Ｖｄｃ１とＶｒｅｆ２の差分であるΔＶｄｃを抽出する。このΔＶｄｃを補正するような制御信号をＶＤＤｎ端子に送出する。この制御信号により、ＦＥＴ３の電流を調整し差動増幅振幅調整部の内部電圧を調整する。
【００７７】
差動電流源ＦＥＴ４に流れる電流をＩ0、負荷抵抗Ｒ１に流れる電流をＩ1、ＦＥＴ１及びＦＥＴ２に流れる電流をＩ2、Ｒ２に流れる電流をＩ3、ＦＥＴ３に流れる電流をＩ4とした場合、
Ｉ0＝２×（Ｉ1＋Ｉ2）＝Ｉ3＋Ｉ4 ・・・式１３
という関係が成り立つ。また、電圧制御部４８の制御信号がＶＤＤｎ端子に送出される前の図１２中の点Ｖ１の直流電圧値Ｖ１［Ｖ］は、
Ｖ１［Ｖ］＝ＶＤＤ−Ｉ3×Ｒ２ ・・・式１４
となる。このＶＤＤは、差動増幅振幅調整部４４の電源電圧である。
【００７８】
式１４から直流電圧値Ｖ１の電圧を調整するには電流Ｉ3を調整すればよい。これにより、Ｖｄｃ１の値も変化しΔＶｄｃを補正することができる。Ｖｄｃ１＞Ｖｒｅｆ２の場合は、電流Ｉ3を増やすような制御信号をＶＤＤｎ端子に送出すればよく、Ｖｄｃ１＜Ｖｒｅｆ２の場合は、逆に、電流Ｉ3を減らすような制御信号をＶＤＤｎ端子に送出すればよい。このとき、式１３の関係は保たなければならない。
以後、Ｖｄｃ１＝Ｖｒｅｆ２となるまで同様の処理を繰り返すことで、必要とする出力Ｖｏ１の出力ＤＣレベルに一定制御することが可能となる。
【００７９】
次に、更に他の例による差動増幅振幅調整部４４の動作について図１３を用いて説明する。
図１３（ａ）は、差動増幅振幅調整部４４の内部回路と、ピーク検出部４５と、出力ＤＣモニタ部４６と、振幅一定制御部４７と、電圧制御部４８との接続関係図を示す。
【００８０】
差動増幅振幅調整部４４内の振幅調整部は、差動ＦＥＴ０１、０２の２つの負荷抵抗Ｒ１にそれぞれ並列に接続されたＦＥＴ１、ＦＥＴ２で構成されている。振幅調整端子は、ＦＥＴ１、ＦＥＴ２のゲート端子Ｖｇである。なお、Ｖｇには、ＶＤＤとＧＮＤ間に接続されるＲ３及びＲ４の抵抗分圧により、初期電圧が供給されており、振幅一定制御部４７の出力制御信号がＶｇに入力されると同時に、Ｖｇの電圧は制御信号の値となる。ここで、ＦＥＴ１及びＦＥＴ２の特性は同一のものである。以降、振幅一定制御の動作については、前述した動作と同様であるため割愛する。
【００８１】
また、差動増幅振幅調整部４４内の電源電圧調整部は、図１３中の容量Ｃ１が並列接続されている２個のＲ２にそれぞれ並列接続されたＦＥＴ３及びＦＥＴ４のゲート端子ＶＤＤｎである。なお、ＶＤＤｎには、ＶＤＤとＧＮＤ間に接続されるＲ５及びＲ６の抵抗分圧により、初期電圧が供給されており、電圧制御部４８の出力制御信号がＶＤＤｎに入力されると同時に、ＶＤＤｎの電圧は制御信号の値となる。ここで、ＦＥＴ３及びＦＥＴ４の特性は同一のものである。
【００８２】
電圧制御部４８において、まず、Ｖｄｃ１とＶｒｅｆ２の差分であるΔＶｄｃを抽出する。このΔＶｄｃを補正するような制御信号をＶＤＤｎ端子に送出する。この制御信号により、ＦＥＴ３及びＦＥＴ４の電流を調整し差動増幅振幅調整部の内部電圧を調整する。
【００８３】
差動電流源ＦＥＴ５に流れる電流をＩ0、負荷抵抗Ｒ１に流れる電流をＩ1、ＦＥＴ１及びＦＥＴ２に流れる電流をＩ2、Ｒ２に流れる電流をＩ3、ＦＥＴ３及びＦＥＴ４に流れる電流をＩ4とした場合、
Ｉ0＝２×（Ｉ1＋Ｉ2）＝２×（Ｉ3＋Ｉ4） ・・・式１５
という関係が成り立つ。また、電圧制御部４８の制御信号がＶＤＤｎ端子に送出される前の図１３中の点Ｖ１及びＶ２の直流電圧値Ｖ１［Ｖ］、Ｖ２［Ｖ］は、Ｖ１［Ｖ］＝ＶＤＤ−Ｉ3×Ｒ２ ・・・式１６
Ｖ２［Ｖ］＝ＶＤＤ−Ｉ3×Ｒ２ ・・・式１７
となる。このＶＤＤは、差動増幅振幅調整部４４の電源電圧である。
式１６及び１７からＶ１及びＶ２の電圧を調整するには電流Ｉ3を調整すればよい。
【００８４】
これにより、Ｖｄｃ１の値も変化しΔＶｄｃを補正することができる。Ｖｄｃ１＞Ｖｒｅｆ２の場合は、電流Ｉ3を増やすような制御信号をＶＤＤｎ端子に送出すればよく、Ｖｄｃ１＜Ｖｒｅｆ２の場合は、逆に、電流Ｉ3を減らすような制御信号をＶＤＤｎ端子に送出すればよい。このとき、式１３の関係は保たなければならない。以後、Ｖｄｃ１＝Ｖｒｅｆ２となるまで同様の処理を繰り返すことで、図１３（ｂ）に示すように、必要とする出力Ｖｏ１の出力ＤＣレベルに一定制御することが可能となる。
【００８５】
次に、更に他の例による差動増幅振幅調整部４４の動作について図１４を用いて説明する。
図１４（ａ）は、差動増幅振幅調整部４４の内部回路と、ピーク検出部４５と、出力ＤＣモニタ部４６と、振幅一定制御部４７と、電圧制御部４８との接続関係図を示す。
【００８６】
差動増幅振幅調整部４４内の振幅調整部は、差動の２つの負荷抵抗Ｒ１にそれぞれ並列に接続されたＦＥＴ１、ＦＥＴ２で構成されている。振幅調整端子は、ＦＥＴ１、ＦＥＴ２のゲート端子Ｖｇである。なお、Ｖｇには、ＶＤＤとＧＮＤ間に接続されるＲ４及びＲ５の抵抗分圧により、初期電圧が供給されており、振幅一定制御部４７の出力制御信号がＶｇに入力されると同時に、Ｖｇの電圧は制御信号の値となる。ここで、ＦＥＴ１及びＦＥＴ２の特性は同一のものである。以降、振幅一定制御の動作については、前述した動作と同様であるため割愛する。
【００８７】
また、ＦＥＴ１、ＦＥＴ２にそれぞれソースフォロワ部Ｓ１、Ｓ２が備えられ、各ソースフォロワ部は、第１のＦＥＴS1、ＦＥＴS2と、電流源ＦＥＴとして機能する第２のＦＥＴ５、ＦＥＴ６と、上記第１のＦＥＴS1、ＦＥＴS2のソース端子と上記第２のＦＥＴ５、ＦＥＴ６のドレイン端子間に接続された、１個の抵抗Ｒ２、Ｒ２と前記抵抗に並列接続された１個の第３のＦＥＴ３、ＦＥＴ４とを有する。
【００８８】
また、差動増幅振幅調整部４４内の電源電圧調整部は、図１４中の２個の抵抗Ｒ２にそれぞれ並列接続されたＦＥＴ３及びＦＥＴ４のゲート端子ＶＤＤｎである。なお、ＶＤＤｎには、ＶＤＤとＧＮＤ間に接続されるＲ６及びＲ７の抵抗分圧により、初期電圧が供給されており、電圧制御部４８の出力制御信号がＶＤＤｎに入力されると同時に、ＶＤＤｎの電圧は制御信号の値となる。ここで、ＦＥＴ３及びＦＥＴ４は同一の特性のものである。すなわち、電圧制御部４８は、出力直流成分モニタ部４６からの検出値に基づいて制御された電圧を差動増幅振幅調整部４４の各ソースフォロワ部Ｓ１、Ｓ２内の第３のＦＥＴ３、ＦＥＴ４のゲートにそれぞれ供給する。
【００８９】
電圧制御部４８において、まず、Ｖｄｃ１とＶｒｅｆ２の差分であるΔＶｄｃを抽出する。このΔＶｄｃを補正するような制御信号をＶＤＤｎ端子に送出する。この制御信号により、ＦＥＴ３及びＦＥＴ４の電流を調整し差動増幅振幅調整部の内部電圧を調整する。
【００９０】
ソースフォロワ部Ｓ１の電流源ＦＥＴ５に流れる電流をＩ0、ソースフォロワ部Ｓ２の電流源ＦＥＴ６に流れる電流をＩ1、抵抗Ｒ２に流れる電流をＩ2、抵抗Ｒ３に流れる電流をＩ3、ＦＥＴ３に流れる電流をＩ4、ＦＥＴ４に流れる電流をＩ5とすると、ＦＥＴ５とＦＥＴ６の特性が同一の場合、
Ｉ0＝Ｉ2＋Ｉ4＝Ｉ3＋Ｉ5＝Ｉ1 ・・・式１８
という関係が成り立つ。この電流Ｉ2を調整すると、出力Ｖｏ１の直流電圧値を調整することから、ΔＶｄｃの補正を行うためには式１８の関係を保つ範囲でＩ2を調整すればよいことが分かる。
【００９１】
Ｖｄｃ１＞Ｖｒｅｆ２の場合は、電流Ｉ2を増やすような制御信号をＶＤＤｎ端子に送出すればよく、Ｖｄｃ１＜Ｖｒｅｆ２の場合は、逆に、電流Ｉ2を減らすような制御信号をＶＤＤｎ端子に送出すればよい。以後、Ｖｄｃ１＝Ｖｒｅｆ２となるまで同様の処理を繰り返すことで、必要とする出力Ｖｏ１の出力ＤＣレベルに一定制御することが可能となる。
【００９２】
以上、図１１〜図１４について動作説明をしたが、いずれも差動増幅振幅調整部４４の振幅調整部の回路構成は図２に示したものである。差動増幅振幅調整部４４の振幅調整部の回路構成としては、図３、図４に示したものもある。これら回路構成に置き換えた場合においても、出力Ｖｏ１の振幅値を一定制御する動作としては、実施の形態２で前述してあるため割愛する。
【００９３】
次に、図１５に示す構成について説明をする。この構成では、増幅部４１内が全て差動増幅振幅調整部４２、４３、４４で構成されているが、この構成に限定するものではない。また、この差動増幅振幅調整部４２、４３、４４の振幅調整部の回路構成は、図２、図３、図４で示すいずれかのものである。また、この差動増幅振幅調整部４２、４３、４４の電源電圧調整部の回路構成は、図１１、図１２、図１３、図１４で示すいずれかのものである。
【００９４】
図１５に示すＡＧＣ回路は、増幅部４１と、振幅一定制御部４９と、電圧制御部５０、５１、５２とを備えており、増幅部４１には、差動増幅振幅調整部４２、４３、４４と、ピーク検出部４５と、出力ＤＣモニタ部４６、４７、４８を備えている。
【００９５】
増幅部４１に入力される信号入力１（以降、Ｉｎ１）又は入力２（以降、Ｉｎ２）は、差動増幅振幅調整部４２、４３、及び差動増幅振幅調整部４４を通った後、出力１（以降、出力Ｖｏ１）及び出力２（以降、出力Ｖｏ２）として出力される。ピーク検出部４５では、出力Ｖｏ１の振幅のピーク値を検出し、検出信号（以降、Ｖｐｋ１）を振幅一定制御部４９に送出する。出力ＤＣモニタ部４６、出力ＤＣモニタ４７、出力ＤＣモニタ４８では、差動増幅振幅調整部４２、差動増幅振幅調整部４３、差動増幅振幅調整部４４のそれぞれの出力信号の直流電圧成分を検出し、検出信号（以降、Ｖｄｃ１、Ｖｄｃ２、Ｖｄｃｎ）をそれぞれ電圧制御部５０、電圧制御部５１、電圧制御部５２に送出する。また、出力ＤＣモニタ４８は、Ｖｄｃｎを振幅一定制御部４９にも送出する。
【００９６】
ここで、振幅一定制御部４９では、入力されたＶｐｋ１及びＶｄｃｎの差分（以降、ΔＶｏ１）を抽出し、外部から入力される基準電圧（以降、Ｖｒｅｆ_ＰＫ）と比較する。このときＶｒｅｆ_ＰＫは、必要とする出力Ｖｏ１の振幅の半分の値に設定する。ΔＶｏ１＞Ｖｒｅｆ_ＰＫの場合、振幅一定制御部４９から出力Ｖｏ１の振幅を小さくする制御信号を、差動増幅振幅調整部４２、４３、４４の振幅調整端子（以降、Ｖｇ１、Ｖｇ２、Ｖｇｎ）に送出する。また、ΔＶｏ１＜Ｖｒｅｆ_ＰＫの場合、振幅一定制御部４９から出力Ｖｏ１の振幅を大きくする制御信号を、差動増幅振幅調整部４２、４３、４４のＶｇ１、Ｖｇ２、Ｖｇｎに送出する。以後、ΔＶｏ１＝Ｖｒｅｆ_ＰＫになるまで同様の処理を繰り返し、必要とする出力Ｖｏ１の振幅値に一定制御する。なお、振幅一定制御部２７からの制御信号がＶｇ１、Ｖｇ２、Ｖｇｎに送出されるまで、Ｖｇ１、Ｖｇ２、Ｖｇｎには初期電圧が供給されている。なお、差動増幅振幅調整部の振幅調整部の詳細な動作説明については、前述したものと同様であるため割愛する。
【００９７】
電圧制御部５０において、まず、Ｖｄｃ１とＶｒｅｆ_１の差分であるΔＶｄｃ１を抽出する。このとき、Ｖｒｅｆ_１を必要とする差動増幅振幅調整部４２の出力ＤＣレベルの値に設定する。このΔＶｄｃ１を補正するような制御信号をＶＤＤ１端子に送出する。この制御信号により、差動増幅振幅調整部４２の電源電圧もしくは内部電圧を調整する。以降、電圧制御部５１、電圧制御部５２においても同様な制御を行う。なお、差動増幅振幅調整部の電源電圧調整部の詳細な動作説明については、前述したものと同様であるため割愛する。
【００９８】
この構成を用いれば、Ｖｇ１、Ｖｇ２、Ｖｇｎへの制御信号により必要とする出力Ｖｏ１の振幅値に一定に制御することが可能となる。また、出力Ｖｏ１が線形の場合出力Ｖｏ１の振幅値を一定制御する際、入力振幅のダイナミックレンジを図１０の構成のｎ倍に拡大することができる。また、差動増幅振幅調整部の１段ごとに出力の直流電圧の補正を行うことにより、図１０の構成に比べ、入力での直流電圧のずれ幅及び増幅部内部で起こる直流電圧のずれ幅の許容範囲をより拡大することができる。
【００９９】
このように、本実施の形態では、ピーク検出部において、増幅部出力１の信号のピークを検出し、また出力ＤＣモニタｎにおいて増幅部出力１の直流電圧を抽出し、これら２つの信号を振幅一定制御部に送出し、振幅一定制御部において必要とする増幅部出力信号の振幅値に一定に制御するための信号を生成し、この信号を各差動増幅振幅調整部の振幅調整端子に送出し制御することにより、差動増幅振幅調整部の振幅調整幅内において入力信号の振幅変動に対して、増幅部の出力信号の振幅値を一定に制御することができる。
【０１００】
また、出力ＤＣモニタ部１〜ｎにおいて差動増幅振幅調整部１〜ｎの各出力の直流電圧を抽出し、これら信号を電圧制御部１〜ｎに送出し、電圧制御部１〜ｎにおいて必要とする直流電圧に一定に制御するための信号を生成し、この信号を差動増幅振幅調整部１〜ｎの各電源電圧調整端子に送出し制御することにより、各差動増幅振幅調整部の電圧調整幅内において、入力での直流電圧のずれ及び増幅部内で起こる直流電圧のずれに対して、電圧ずれを補正し増幅部の出力信号の直流電圧値を一定に制御することができる。
さらに、増幅部内部の差動増幅振幅調整部の回路構成を簡素化することにより、駆動電圧の低電圧化が可能となる。
【０１０１】
この実施の形態３でも、前述した各実施の形態と同様に、図６に示すように、ＡＧＣ回路を光受信装置並びに光伝送システムに使用することができる。このように、光受信装置８４内のＡＧＣ回路８６に、実施の形態３によるＡＧＣ回路を盛り込むことにより、図６に示す光伝送システムの伝送特性を安定的に高品質にすることができる。
【０１０２】
（実施の形態４）
図１６は、本発明の実施の形態４におけるＡＧＣ回路の構成図である。また、図１７〜図１９に、周辺構成を含む差動増幅振幅調整部の回路図と動作波形図を示す。以下、図１６及び図１７〜図１９に基づいて構成及び動作を説明する。なお、図１６及び図１７〜図１９は、この実施の形態４が理解できる程度に概略的に示してあるに過ぎず、したがって、本発明を図１６及び図１７〜図１９の構成及び動作に限定するものではない。
【０１０３】
図１６に示すように、本発明の実施の形態４におけるＡＧＣ回路は、増幅部５１と、振幅一定制御部５９と、電圧制御部６０とで構成され、増幅部５１には、差動増幅部５２、５３と、差動増幅振幅調整部５４と、第１のピーク検出部５５と、第１の出力ＤＣモニタ部５６と、第２のピーク検出５７と、第２の出力ＤＣモニタ５８とを備えている。
【０１０４】
増幅部５１に入力される信号入力１（以降、Ｉｎ１）又は入力２（以降、Ｉｎ２）は、差動増幅部５２、５３、差動増幅振幅調整部５４を通った後、出力１（以降、出力Ｖｏ１）及び出力２（以降、出力Ｖｏ２）として出力される。ピーク検出部５５では、出力Ｖｏ１の振幅のピーク値を検出し、検出信号（以降、Ｖｐｋ１）を振幅一定制御部５９に送出する。同様に、ピーク検出５７では、出力Ｖｏ２の振幅のピーク検出値を検出し、検出信号（以降、Ｖｐｋ２）を振幅一定制御部５９に送出する。また、出力ＤＣモニタ部５６では、出力Ｖｏ１の直流電圧成分を検出し、検出信号（以降、Ｖｄｃ１）を振幅一定制御部５９に送出する。同様に、出力ＤＣモニタ５８では、出力Ｖｏ２の直流電圧成分を検出し、検出信号（以降、Ｖｄｃ２）を振幅一定制御部５９に送出する。同時に、出力ＤＣモニタ部５６、５８は、Ｖｄｃ１及びＶｄｃ２を電圧制御部６０にも送出する。
【０１０５】
ここで、振幅一定制御部５９では、入力されたＶｐｋ１及びＶｄｃ１の差分（以降、ΔＶｏ１）を抽出し、外部から入力される基準電圧（以降、Ｖｒｅｆ１）と比較する。また、振幅一定制御部５９では、入力されたＶｐｋ２及びＶｄｃ２の差分（以降、ΔＶｏ２）を抽出し、外部から入力される基準電圧（以降、Ｖｒｅｆ１）と比較する。このとき、Ｖｒｅｆ１は、必要とする出力Ｖｏ１及び出力Ｖｏ２の振幅の半分の値に設定する。
【０１０６】
ΔＶｏ１＞Ｖｒｅｆ１の場合、振幅一定制御部５９から出力Ｖｏ１の振幅を小さくする制御信号を、差動増幅振幅調整部５４の振幅調整端子１（以降、Ｖｇ１）に送出する。また、ΔＶｏ１＜Ｖｒｅｆ１の場合、振幅一定制御部５９から出力Ｖｏ１の振幅を大きくする制御信号を、差動増幅振幅調整部５４のＶｇ１に送出する。以後、ΔＶｏ１＝Ｖｒｅｆ１になるまで同様の処理を繰り返し、必要とする出力Ｖｏ１の振幅値に一定制御する。また、出力Ｖｏ２の振幅値を一定に制御する場合も同様な処理が行われ、制御信号を差動増幅振幅調整部５４の振幅調整端子２（以降、Ｖｇ２）に送出する。
なお、振幅一定制御部５９からの制御信号がＶｇ１及びＶｇ２に送出されるまで、Ｖｇ１及びＶｇ２には初期電圧が供給されている。
【０１０７】
また、電圧制御部６０では、入力されたＶｄｃ１及びＶｄｃ２と外部からの入力される基準電圧（以降、Ｖｒｅｆ２）との差分（以降、ΔＶｄｃ１、ΔＶｄｃ２）をそれぞれ抽出する。そして、ΔＶｄｃ１、ΔＶｄｃ２を補正した電圧を差動増幅振幅調整部５４の電源電圧端子（以降、ＶＤＤｎ１、ＶＤＤｎ２）に送出する。
【０１０８】
なお、電圧制御部６０において制御された電圧（以降、ＶＤＤｓ１、ＶＤＤｓ２）がＶＤＤｎ１、ＶＤＤｎ２に送出されるまで、ＶＤＤｎ１、ＶＤＤｎ２には電圧制御部６０内部で生成された初期電圧（ＶＤＤｆ）が供給されている。このとき、Ｖｒｅｆ２の値は、必要とする出力Ｖｏ１及び出力Ｖｏ２の出力ＤＣレベルの値に設定する。
【０１０９】
次に、差動増幅振幅調整部５４の動作について図１７を用いて説明する。
図１７（ａ）は、差動増幅振幅調整部５４の内部回路と、ピーク検出部５５、５７と、出力ＤＣモニタ部５６、５８と、振幅一定制御部５９と、電圧制御部６０との接続関係図を示す。
【０１１０】
差動増幅振幅調整部５４内の振幅調整部は、差動ＦＥＴの２つの負荷抵抗Ｒ１にそれぞれ並列に接続されたＦＥＴ１、ＦＥＴ２で構成されている。振幅調整端子はＦＥＴ１、ＦＥＴ２のゲート端子Ｖｇ１及びＶｇ２である。なお、Ｖｇ１及びＶｇ２には、ＶＤＤとＧＮＤ間に接続されるＲ２及びＲ３の抵抗分圧、及びＲ４及びＲ５の抵抗分圧により、それぞれ初期電圧が供給されており、振幅一定制御部５９の出力制御信号がＶｇ１及びＶｇ２に入力されると同時に、Ｖｇ１及びＶｇ２の電圧はそれぞれ制御信号の値となる。ここで、ＦＥＴ１及びＦＥＴ２の特性は同一のものである。
【０１１１】
振幅一定制御部５９において、Ｖｐｋ１とＶｄｃ１の差分であるΔＶｏ１とＶｒｅｆ１を比較した後、制御信号をＶｇ１に送出する。同時に、Ｖｐｋ２とＶｄｃ２の差分であるΔＶｏ２とＶｒｅｆ１を比較した後、制御信号をＶｇ２に送出する。そして、Ｖｇ１及びＶｇ２に入力された制御信号により、ＦＥＴ１、ＦＥＴ２に流れる電流が変化する。差動電流源ＦＥＴ３に流れる電流をＩ0、ＦＥＴ１が並列接続されている負荷抵抗Ｒ１に流れる電流をＩR1、ＦＥＴ２が並列接続されている負荷抵抗Ｒ１に流れる電流をＩR2、ＦＥＴ１に流れる電流をＩ1、ＦＥＴ２に流れる電流をＩ2とすると、
Ｉ0＝ＩR1＋Ｉ1＋ＩR2＋Ｉ2 ・・・式１９
となる。よって、差動出力信号の最大振幅値ＶL1、ＶL2は、
ＶL1＝２×Ｒ１×ＩR1 ・・・式２０
ＶL2＝２×Ｒ１×ＩR2 ・・・式２１
となる。
【０１１２】
前述したように、ΔＶｏ１、ΔＶｏ２＞Ｖｒｅｆ１の場合、出力Ｖｏ１及び出力Ｖｏ２の振幅を小さくするためには、ＩR1及びＩR2を減らしＩ1及びＩ2を増やすような制御信号をＶｇ１及びＶｇ２に送出すればよく、逆に、ΔＶｏ１、ΔＶｏ２＜Ｖｒｅｆ１の場合、出力Ｖｏ１及び出力Ｖｏ２の振幅を大きくするためには、電流ＩR1及びＩR2を増やしＩ1及びＩ2を減らすような制御信号をＶｇ１及びＶｇ２に送出すればよいことになる。以後、ΔＶｏ１、ΔＶｏ２＝Ｖｒｅｆ１になるまで同様の処理を繰り返すことで、必要とする出力Ｖｏ１及び出力Ｖｏ２の振幅値に一定制御することが可能となる。また、差動増幅振幅調整部５４内の電源電圧調整部は、ＶＤＤｎ１及びＶＤＤｎの２端子である。
【０１１３】
電圧制御部６０において、まず、Ｖｄｃ１とＶｒｅｆ２の差分であるΔＶｄｃ１とＶｄｃ２とＶｒｅｆ２の差分であるΔＶｄｃ２をそれぞれ抽出する。そして、このΔＶｄｃ１及びΔＶｄｃ２を用い、
ＶＤＤｓ１＝ＶＤＤｆ±ΔＶｄｃ１ ・・・式２２
ＶＤＤｓ２＝ＶＤＤｆ±ΔＶｄｃ２ ・・・式２３
という処理を行い、ＶＤＤｆからΔＶｄｃ１及びΔＶｄｃ２を補正したＶＤＤｓ１及びＶＤＤｓ２を生成し、それぞれＶＤＤｎ１、ＶＤＤｎ２に送出する。
以後、Ｖｄｃ１及びＶｄｃ２＝Ｖｒｅｆ２になるまで同様の処理を繰り返すことで、図１７（ｂ）に示すように、必要とする出力Ｖｏ１及び出力Ｖｏ２の出力ＤＣレベルに一定制御することが可能となる。
【０１１４】
次に、他の例による差動増幅振幅調整部５４の動作について図１８を用いて説明する。
図１８（ａ）は、差動増幅振幅調整部５４の内部回路と、ピーク検出部５５、５７と、出力ＤＣモニタ部５６、５８と、振幅一定制御部５９と、電圧制御部６０との接続関係図を示す。
差動増幅振幅調整部５４内の振幅調整部は、差動ＦＥＴの２つの負荷抵抗Ｒ１にそれぞれ並列に接続されたＦＥＴ１、ＦＥＴ２で構成されている。振幅調整端子はＦＥＴ１、ＦＥＴ２のゲート端子Ｖｇ１及びＶｇ２である。なお、Ｖｇ１及びＶｇ２には、ＶＤＤとＧＮＤ間に接続されるＲ３及びＲ４の抵抗分圧、及びＲ５及びＲ６の抵抗分圧により、初期電圧がそれぞれ供給されており、振幅一定制御部５９の出力制御信号がＶｇ１及びＶｇ２に入力されると同時に、Ｖｇ１及びＶｇ２の電圧はそれぞれ制御信号の値となる。ここで、ＦＥＴ１及びＦＥＴ２の特性は同一のものである。以降、振幅一定制御の動作については、前述した動作と同様であるため割愛する。
【０１１５】
また、差動増幅振幅調整部５４内の電源電圧調整部は、図１８（ａ）中の２個のＲ２にそれぞれ並列接続されたＦＥＴ３及びＦＥＴ４のゲート端子ＶＤＤｎ１及びＶＤＤｎ２である。なお、ＶＤＤｎ１及びＶＤＤｎ２には、ＶＤＤとＧＮＤ間に接続されるＲ７及びＲ８の抵抗分圧、及びＲ９及びＲ１０の抵抗分圧により、初期電圧がそれぞれ供給されており、電圧制御部６０の出力制御信号がＶＤＤｎ１及びＶＤＤｎ２に入力されると同時に、ＶＤＤｎ１及びＶＤＤｎ２の電圧はそれぞれ制御信号の値となる。ここで、ＦＥＴ３及びＦＥＴ４の特性は同一のものである。
【０１１６】
電圧制御部６０において、まず、Ｖｄｃ１とＶｒｅｆ２の差分であるΔＶｄｃ１とＶｄｃ２とＶｒｅｆ２の差分であるΔＶｄｃ２をそれぞれ抽出する。このΔＶｄｃ１及びΔＶｄｃ２を補正するような制御信号をＶＤＤｎ１及びＶＤＤｎ２端子にそれぞれ送出する。これら制御信号により、ＦＥＴ３及びＦＥＴ４の電流を調整し差動増幅振幅調整部の内部電圧を調整する。
【０１１７】
差動電流源ＦＥＴ５に流れる電流をＩ0、ＦＥＴ１が並列接続される負荷抵抗Ｒ１に流れる電流をＩR1、ＦＥＴ２が並列接続される負荷抵抗Ｒ１に流れる電流をＩR2、ＦＥＴ１に流れる電流をＩ1、ＦＥＴ２に流れる電流をＩ2、ＦＥＴ３が並列接続されるＲ２に流れる電流をＩR3、ＦＥＴ４が並列接続されるＲ２に流れる電流をＩR4、ＦＥＴ３に流れる電流をＩ3、ＦＥＴ４に流れる電流をＩ4とした場合、
Ｉ0＝ＩR1＋ＩR2＋Ｉ1＋Ｉ2＝ＩR3＋ＩR4＋Ｉ3＋Ｉ4 ・・・式２４
という関係が成り立つ。
【０１１８】
また、電圧制御部６０の制御信号がＶＤＤｎ１及びＶＤＤｎ２端子に送出される前の図１８中の点Ｖ１及びＶ２の直流電圧値Ｖ１［Ｖ］、Ｖ２［Ｖ］は、
Ｖ１［Ｖ］＝ＶＤＤ−ＩR3×Ｒ２ ・・・式２５
Ｖ２［Ｖ］＝ＶＤＤ−ＩR4×Ｒ２ ・・・式２６
となる。このＶＤＤは差動増幅振幅調整部５４の電源電圧である。
【０１１９】
式２５及び式２６からＶ１及びＶ２の電圧を調整するには電流ＩR3及びＩR4を調整すればよい。これにより、Ｖｄｃ１及びＶｄｃ２の値も変化しΔＶｄｃ１及びΔＶｄｃ２を補正することができる。Ｖｄｃ１、Ｖｄｃ２＞Ｖｒｅｆ２の場合は、電流ＩR3及びＩR4を増やすような制御信号をＶＤＤｎ１及びＶＤＤｎ２端子にそれぞれ送出すればよく、Ｖｄｃ１、Ｖｄｃ２＜Ｖｒｅｆ２の場合は、逆に、電流ＩR3及びＩR4を減らすような制御信号をＶＤＤｎ１及びＶＤＤｎ２端子にそれぞれ送出すればよい。このとき、式２４の関係は保たなければならない。
以後、Ｖｄｃ１、Ｖｄｃ２＝Ｖｒｅｆ２となるまで同様の処理を繰り返すことで、図１８（ｂ）に示すように、必要とする出力Ｖｏ１及び出力Ｖｏ２の出力ＤＣレベルに一定制御することが可能となる。
【０１２０】
次に、更に他の例による差動増幅振幅調整部５４の動作について図１９を用いて説明する。
図１９（ａ）は、差動増幅振幅調整部５４の内部回路と、ピーク検出部５５、５７と、出力ＤＣモニタ部５６、５８と、振幅一定制御部５９と、電圧制御部６０との接続関係図を示す。
差動増幅振幅調整部５４内の振幅調整部は、差動ＦＥＴの２つの負荷抵抗Ｒ１にそれぞれ並列に接続されたＦＥＴ１、ＦＥＴ２で構成されている。振幅調整端子はＦＥＴ１、ＦＥＴ２のゲート端子Ｖｇ１及びＶｇ２である。なお、Ｖｇ１及びＶｇ２には、ＶＤＤとＧＮＤ間に接続されるＲ３及びＲ４の抵抗分圧、及びＲ５及びＲ６の抵抗分圧により、初期電圧がそれぞれ供給されており、振幅一定制御部５９の出力制御信号がＶｇ１及びＶｇ２に入力されると同時に、Ｖｇ１及びＶｇ２の電圧はそれぞれ制御信号の値となる。ここで、ＦＥＴ１及びＦＥＴ２の特性は同一のものである。以降、振幅一定制御の動作については、前述した動作と同様であるため割愛する。
【０１２１】
また、差動増幅振幅調整部５４内の電源電圧調整部は、図１９（ａ）中の２個のＲ２にそれぞれ並列接続されたＦＥＴ３及びＦＥＴ４のゲート端子ＶＤＤｎ１及びＶＤＤｎ２である。なお、ＶＤＤｎ１及びＶＤＤｎ２には、ＶＤＤとＧＮＤ間に接続されるＲ７及びＲ８の抵抗分圧、及びＲ９及びＲ１０の抵抗分圧により、初期電圧がそれぞれ供給されており、電圧制御部６０の出力制御信号がＶＤＤｎ１及びＶＤＤｎ２に入力されると同時に、ＶＤＤｎ１及びＶＤＤｎ２の電圧はそれぞれ制御信号の値となる。ここで、ＦＥＴ３及びＦＥＴ４は同一の特性のものである。
【０１２２】
電圧制御部６０において、まず、Ｖｄｃ１とＶｒｅｆ２の差分であるΔＶｄｃ１とＶｄｃ２とＶｒｅｆ２の差分であるΔＶｄｃ２をそれぞれ抽出する。このΔＶｄｃ１及びΔＶｄｃ２を補正するような制御信号をＶＤＤｎ１及びＶＤＤｎ２端子にそれぞれ送出する。これら制御信号により、ＦＥＴ３及びＦＥＴ４の電流を調整し差動増幅振幅調整部５４の内部電圧を調整する。
【０１２３】
ソースフォロワ部Ｓ１の電流源ＦＥＴ５に流れる電流をＩ0、ソースフォロワ部Ｓ２の電流源ＦＥＴ６に流れる電流をＩ1、ソースフォロワ部Ｓ１内の抵抗Ｒ２に流れる電流をＩ2、ソースフォロワ部Ｓ２内の抵抗Ｒ２に流れる電流をＩ3、ＦＥＴ３に流れる電流をＩ4、ＦＥＴ４に流れる電流をＩ5とすると、ＦＥＴ５とＦＥＴ６の特性が同一の場合、
Ｉ0＝Ｉ2＋Ｉ4＝Ｉ3＋Ｉ5＝Ｉ1 ・・・式２７
という関係が成り立つ。この電流Ｉ2及びＩ3を調整すると、出力Ｖｏ１及び出力Ｖｏ２の直流電圧値が調整することから、ΔＶｄｃ１及びΔＶｄｃ２の補正を行うためには式２７の関係を保つ範囲でＩ2及びＩ3を調整すればよいことが分かる。
【０１２４】
Ｖｄｃ１、Ｖｄｃ２＞Ｖｒｅｆ２の場合は、電流Ｉ2及びＩ3を増やすような制御信号をＶＤＤｎ１及びＶＤＤｎ２端子にそれぞれ送出すればよく、Ｖｄｃ１、Ｖｄｃ２＜Ｖｒｅｆ２の場合は、逆に、電流Ｉ2及びＩ3を減らすような制御信号をＶＤＤｎ１及びＶＤＤｎ２端子にそれぞれ送出すればよい。
以後、Ｖｄｃ１、Ｖｄｃ２＝Ｖｒｅｆ２となるまで同様の処理を繰り返すことで、必要とする出力Ｖｏ１及び出力Ｖｏ２の出力ＤＣレベルに一定制御することが可能となる。
【０１２５】
以上、図１７〜図１９について動作説明をしたが、いずれも差動増幅振幅調整部５４の振幅調整部の回路構成は図２に示したものである。差動増幅振幅調整部５４の振幅調整部の回路構成としては、図３に示したものもある。この回路構成に置き換えた場合でも、出力Ｖｏ１及び出力Ｖｏ２の振幅値を同一に一定制御する動作としては、実施の形態３で述べてきた動作と同じであるため割愛する。
【０１２６】
次に、図２０に示す構成について説明をする。この構成では、増幅部５１内が全て差動増幅振幅調整部５２、５３、５４で構成されているが、この構成に限定するものではない。また、この差動増幅振幅調整部５２、５３、５４の振幅調整部の回路構成は、図２、図３で示すいずれかのものである。また、この差動増幅振幅調整部５２、５３、５４の電源電圧調整部の回路構成は、図１７、図１８、図１９で示すいずれかのものである。
【０１２７】
図２０に示すＡＧＣ回路は、増幅部５１と、振幅一定制御部６３と、電圧制御部６４、６５、６６とを備えている。そして、増幅部５１には、差動増幅振幅調整部５２、５３、５４と、ピーク検出部５５、５７と、出力ＤＣモニタ部５６、５８〜６２とを備えている。
【０１２８】
増幅部５１に入力される信号入力１（以降、Ｉｎ１）又は入力２（以降、Ｉｎ２）は、差動増幅振幅調整部５２、５３、及び差動増幅振幅調整部ｎ５４を通った後、出力１（以降、出力Ｖｏ１）及び出力２（以降、出力Ｖｏ２）として出力される。ピーク検出部５５では、出力Ｖｏ１の振幅のピーク値を検出し、検出信号（以降、Ｖｐｋ１）を振幅一定制御部６３に送出する。同時に、ピーク検出部５７では、出力Ｖｏ２の振幅のピーク値を検出し、検出信号（以降、Ｖｐｋ２）を振幅一定制御部６３に送出する。出力ＤＣモニタ部（１１）５６、出力ＤＣモニタ部（１２）５８、出力ＤＣモニタ（２１）５９、出力ＤＣモニタ（２２）６０、出力ＤＣモニタ（ｎ１）６１、出力ＤＣモニタ（ｎ２）６２では、差動増幅振幅調整部５２、差動増幅振幅調整部５３、差動増幅振幅調整部ｎ５４のそれぞれの出力信号の直流電圧成分を検出し、検出信号（以降、Ｖｄｃ１１、Ｖｄｃ１２、Ｖｄｃ２１、Ｖｄｃ２２、Ｖｄｃｎ１、Ｖｄｃｎ２）をそれぞれ電圧制御部６４、電圧制御部６５、電圧制御部６６にそれぞれ送出する。また出力ＤＣモニタ（ｎ１）６１、出力ＤＣモニタ（ｎ２）６２は、Ｖｄｃｎ１及びＶｄｃｎ２を振幅一定制御部６３にもそれぞれ送出する。
【０１２９】
ここで、振幅一定制御部６３では、入力されたＶｐｋ１及びＶｄｃｎ１の差分（以降、ΔＶｏ１）とＶｐｋ２及びＶｄｃｎ２の差分（以降、ΔＶｏ２）をそれぞれ抽出し、外部から入力される基準電圧（以降、Ｖｒｅｆ_ＰＫ）と比較する。このときＶｒｅｆ_ＰＫは、必要とする出力Ｖｏ１及び出力Ｖｏ２の振幅の半分の値に設定する。ΔＶｏ１、ΔＶｏ２＞Ｖｒｅｆ_ＰＫの場合、振幅一定制御部６３から出力Ｖｏ１及び出力Ｖｏ２の振幅を小さくする制御信号を、差動増幅振幅調整部５２、５３、ｎ５４の振幅調整端子（以降、Ｖｇ１１、Ｖｇ１２、Ｖｇ２１、Ｖｇ２２、Ｖｇｎ１、Ｖｇｎ２）にそれぞれ送出する。また、ΔＶｏ１、ΔＶｏ２＜Ｖｒｅｆ_ＰＫの場合、振幅一定制御部６３から出力Ｖｏ１及び出力Ｖｏ２の振幅を大きくする制御信号を、差動増幅振幅調整部５２、５３、ｎ５４のＶｇ１１、Ｖｇ１２、Ｖｇ２１、Ｖｇ２２、Ｖｇｎ１、Ｖｇｎ２にそれぞれ送出する。以後、ΔＶｏ１、ΔＶｏ２＝Ｖｒｅｆ_ＰＫになるまで同様の処理を繰り返し、必要とする出力Ｖｏ１及び出力Ｖｏ２の振幅値に一定制御する。
【０１３０】
なお、振幅一定制御部６３からの制御信号がＶｇ１１、Ｖｇ１２、Ｖｇ２１、Ｖｇ２２、Ｖｇｎ１、Ｖｇｎ２にそれぞれ送出されるまで、Ｖｇ１１、Ｖｇ１２、Ｖｇ２１、Ｖｇ２２、Ｖｇｎ１、Ｖｇｎ２には初期電圧が供給されている。なお差動増幅振幅調整部の振幅調整部の詳細な動作説明については、前述したものと同様であるため割愛する。
【０１３１】
次に、電圧制御部６４において、まず、Ｖｄｃ１１とＶｒｅｆ_１の差分であるΔＶｄｃ１１とＶｄｃ１２とＶｒｅｆ_１の差分であるΔＶｄｃ１２をそれぞれ抽出する。このとき、Ｖｒｅｆ_１を必要とする差動増幅振幅調整部５２の出力ＤＣレベルの値に設定する。このΔＶｄｃ１１及びΔＶｄｃ１２を補正するような制御信号をＶＤＤ１１及びＶＤＤ１２端子にそれぞれ送出する。これら制御信号により、差動増幅振幅調整部５２の電源電圧もしくは内部電圧を調整する。以降、電圧制御部６５、電圧制御部ｎ６６においても同様な制御を行う。なお差動増幅振幅調整部の電源電圧調整部の詳細な動作説明については、前述したものと同様であるため割愛する。
【０１３２】
この構成を用いれば、Ｖｇ１１、Ｖｇ１２、Ｖｇ２１、Ｖｇ２２、Ｖｇｎ１、Ｖｇｎ２への制御信号により必要とする出力Ｖｏ１及び出力Ｖｏ２の振幅値に一定に制御することが可能となる。また、出力Ｖｏ１及び出力Ｖｏ２が線形の場合出力Ｖｏ１及び出力Ｖｏ２の振幅値を一定制御する際、入力振幅のダイナミックレンジを図１６の構成のｎ倍に拡大することができる。
【０１３３】
また、差動増幅振幅調整部の１段ごとに出力の直流電圧の補正を行うことにより、図１６の構成に比べ、入力での直流電圧のずれ幅及び増幅部内部で起こる直流電圧のずれ幅の許容範囲をより拡大することができる。
【０１３４】
このように、本実施の形態４では、ピーク検出部５５、５７において、増幅部出力１及び増幅部出力２の信号のピークをそれぞれ検出し、また、出力ＤＣモニタ６１、６２において増幅部出力１及び出力２の直流電圧をそれぞれ抽出し、これら４つの信号を振幅一定制御部６３に送出し、振幅一定制御部６３において必要とする増幅部の２つの出力信号を同一振幅値に一定に制御するための信号を生成し、この信号を各差動増幅振幅調整部の振幅調整端子に送出し制御することにより、差動増幅振幅調整部の振幅調整幅内において入力信号の振幅変動に対して、増幅部の２つの出力信号を同一幅値に一定に制御することができる。
【０１３５】
また、出力ＤＣモニタ部５６、５８〜６０において各差動増幅振幅調整部５２、５３の各出力の直流電圧をそれぞれ抽出し、これら信号を電圧制御部６４、６５にそれぞれ送出し、電圧制御部６４、６５において必要とする直流電圧に一定に制御するための信号を生成し、この信号を差動増幅振幅調整部５２、５３の各電源電圧調整端子に送出し制御することにより、各差動増幅振幅調整部の電圧調整幅内において、入力での直流電圧のずれ及び増幅部内で起こる直流電圧のずれに対して、電圧ずれを補正し増幅部の２つの出力信号の直流電圧値を同一電圧値に一定に制御することができる。さらに、増幅部内部の差動増幅振幅調整部の回路構成を簡素化することにより、駆動電圧の低電圧化が可能となる。
【０１３６】
また、この実施の形態４でも、前述した各実施の形態と同様に、図６に示すように、ＡＧＣ回路を光受信装置並びに光伝送システムに使用することができる。このように、光受信装置８４内のＡＧＣ回路８６に、実施の形態４によるＡＧＣ回路を盛り込むことにより、図６に示す光伝送システムの伝送特性を安定的に高品質にすることができる。
【０１３７】
【発明の効果】
以上述べてきたように、本発明に係るＡＧＣ回路及び光受信装置並びに光伝送システムによれば、振幅調整部の回路構成を簡素化することによる駆動電圧の低電圧化を可能にし、かつ入力信号の振幅変動に対して出力信号の振幅値を一定に制御することができる。
また、差動増幅振幅調整部の振幅調整幅内において、入力信号の振幅変動に対して、増幅部の２つの出力信号の振幅を同一振幅値で一定に制御することができるという効果が得られる。
また、入力での直流電圧のずれ及び増幅部内部で起こる直流電圧のずれを補正し、増幅部出力信号の直流電圧値を一定に制御することができるという効果が得られる。
さらに、光伝送システムの伝送特性を安定的に高品質にすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるＡＧＣ回路の構成を示すブロック図
【図２】図１の差動増幅振幅調整部２４の内部回路（周辺構成を含む）と動作波形を示す図
【図３】図１の他の例による差動増幅振幅調整部２４の内部回路（周辺構成を含む）と動作波形を示す図
【図４】図１のさらに他に例による差動増幅振幅調整部２４の内部回路（周辺構成を含む）と動作波形を示す図
【図５】本発明の実施の形態１におけるＡＧＣ回路の他の構成例を示すブロック図
【図６】本発明のＡＧＣ回路を光受信装置内に用いた光伝送システムの構成図
【図７】本発明の実施の形態２におけるＡＧＣ回路の構成を示すブロック図
【図８】図７の差動増幅振幅調整部３４の内部回路（周辺構成を含む）と動作波形を示す図
【図９】本発明の実施の形態２におけるＡＧＣ回路の他の構成例を示すブロック図
【図１０】本発明の実施の形態３におけるＡＧＣ回路の構成を示すブロック図
【図１１】図１０の差動増幅振幅調整部４４の内部回路（周辺構成を含む）と動作波形を示す図
【図１２】図１０の他に例による差動増幅振幅調整部４４の内部回路（周辺構成を含む）と動作波形を示す図
【図１３】図１０の更に他に例による差動増幅振幅調整部４４の内部回路（周辺構成を含む）と動作波形を示す図
【図１４】図１０の更に他に例による差動増幅振幅調整部４４の内部回路（周辺構成を含む）と動作波形を示す図
【図１５】本発明の実施の形態３におけるＡＧＣ回路の他の構成例を示すブロック図
【図１６】本発明の実施の形態４におけるＡＧＣ回路の構成を示すブロック図
【図１７】図１６の差動増幅振幅調整部５４の内部回路（周辺構成を含む）と動作波形を示す図
【図１８】図１６の他の例による差動増幅振幅調整部５４の内部回路（周辺構成を含む）と動作波形を示す図
【図１９】図１６の更に他の例による差動増幅振幅調整部５４の内部回路（周辺構成を含む）と動作波形を示す図
【図２０】本発明の実施の形態４におけるＡＧＣ回路の他の構成例を示すブロック図
【図２１】従来のＡＧＣ回路の構成を示すブロック図である。
【符号の説明】
２１、３１、４１、５１ 増幅部
２２、２３、３２、３３、４２、４３、４５、５２、５３ 差動増幅部（差動増幅振幅調整部）
２４、３４、４４、５４ 差動増幅振幅調整部
２５、３５、３７、５５、５７ ピーク検出部
２６、３６、３８、４６、５６、５８〜６２ 出力ＤＣモニタ部
２７、３９、４７、５９ 振幅一定制御部
４８、５０、５１、６０、６４、６５、６６ 電圧制御部
８１ 光送信装置
８２ 光増幅装置
８３ 光伝送路
８４ 光受信装置
８５ 光電気変換部
８６ ＡＧＣ回路
８７ クロック再生部
８８ タイミング抽出部
８９ 識別再生部
【発明の属する技術分野】
本発明は、ＡＧＣ回路及びＡＧＣ回路を備えた光受信装置並びに光伝送システムに関する。
【０００２】
【従来の技術】
図２１は、従来のＡＧＣ回路の構成を示すブロック図である。
図示されるＡＧＣ回路は、利得調整手段１０１と、振幅検出手段１０２と、利得制御手段１０３とを有し、利得調整手段１０１に入力される信号の振幅変動に対して、振幅検出手段１０２で入力信号の振幅値を検出し、利得制御手段１０３により、検出された振幅値に対する振幅制御信号を生成して、前記調整利得手段１０１を制御することで、振幅変動のある入力信号を一定振幅に変換して出力するものである。
【０００３】
また、ＡＧＣ増幅器の出力信号の振幅レベルを一定にする従来技術としては、例えば特開平９-２４６８８７号公報に示されるように、出力信号の振幅レベルのピーク値を検出し、外部の利得制御回路で利得制御信号を生成して、ＡＧＣ増幅器にフィードバックし、ＡＧＣ増幅器の出力振幅を一定に制御するものがある。
【０００４】
【発明が解決しようとする課題】
しかし、上述した図２１に示される従来のＡＧＣ回路では、大振幅の信号入力時に、利得調整手段１０１の利得を調整しすぎてしまうことがあり、利得調整手段１０１の利得調整幅内において入力信号の振幅変動に対して出力信号の出力振幅値が変化してしまうことがある。
【０００５】
また、上述した特開平９-２４６８８７号公報に示されるＡＧＣ増幅回路では、ＡＧＣ増幅器の出力振幅を一定に制御できるものの、ＡＧＣ増幅器内部の利得調整部がＦＥＴの縦積み構成となるため、回路規模が大きくなってしまい、またＡＧＣ増幅器の駆動電圧を低くすることは困難である。
【０００６】
したがって、本発明の目的は、振幅調整部の回路構成を簡素化することによる駆動電圧の低電圧化を可能にし、かつ入力信号の振幅変動に対して出力信号の振幅値を一定に制御することができるＡＧＣ回路及び光受信装置並びに光伝送システムを提供するものである。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、本発明に係るＡＧＣ回路は、第１と第２の入力信号の電位差を増幅して相補的な第１と第２の出力信号を出力する縦続接続された複数段の差動増幅部と、前記複数段の差動増幅部から出力される第１と第２の出力信号の電位差を増幅して出力する相補的な第１と第２の出力信号の振幅を振幅制御信号に基づいて調整する振幅調整機能を有する差動増幅振幅調整部と、前記差動増幅振幅調整部から出力される第１又は第２の出力のいずれかの出力振幅のピーク値を検出するピーク検出部と、前記ピーク検出部によりピーク値を検出する差動増幅振幅調整部の出力の直流電圧成分を検出する出力直流成分モニタ部と、前記ピーク検出部からの検出値と前記出力直流成分モニタ部からの検出値との差分を抽出して振幅制御基準電圧との比較に基づいて前記差動増幅振幅調整部からの出力の振幅を一定制御する振幅制御信号を前記差動増幅振幅調整部に出力する振幅一定制御部とを備える。この構成により、振幅調整部の回路構成を簡素化することによる駆動電圧の低電圧化を可能にし、かつ入力信号の振幅変動に対して出力信号の振幅値を一定に制御することができる。
【０００８】
また、前記差動増幅振幅調整部は、差動ＦＥＴと、前記差動ＦＥＴの２つの負荷抵抗と、２つの負荷抵抗にそれぞれ並列接続され前記振幅一定制御部からの振幅制御信号がゲートに入力されることにより負荷抵抗に流れる電流を調整し出力振幅を調整する電流源ＦＥＴとを備える。この構成により、負荷抵抗に流れる電流を調整し出力振幅を調整する。
【０００９】
また、前記電流源ＦＥＴにそれぞれ直列接続される抵抗を更に備え、前記電流源ＦＥＴと前記抵抗との直列接続体が前記負荷抵抗にそれぞれ並列接続される。この構成により、ＦＥＴに直列接続される抵抗の値により出力の振幅値の下限を任意に設定することができる。
【００１０】
また、前記複数段の差動増幅部は、前記振幅一定制御部からそれぞれ出力される各振幅制御信号に基づいて出力信号の振幅を調整する振幅調整機能を有する差動増幅振幅調整部によりそれぞれ構成される。この構成により、入力振幅のダイナミックレンジを拡大することができる。
【００１１】
また、前記ピーク検出部を第１のピーク検出部、前記出力直流成分モニタ部を第１の出力直流成分モニタ部とし、これら第１のピーク検出部と第１の出力直流成分モニタ部とは異なる差動増幅振幅調整部から出力される他の出力の出力振幅のピーク値と直流電圧成分をそれぞれ検出する第２のピーク検出部と第２の出力直流成分モニタ部を更に備え、前記振幅一定制御部は、前記振幅制御信号を第１の振幅制御信号とし、前記第２のピーク検出部からの検出値と前記第２の出力直流成分モニタ部からの検出値との差分を抽出して振幅制御基準電圧との比較に基づいて前記差動増幅振幅調整部からの出力の振幅を一定制御する振幅制御信号を第２の振幅制御信号として、前記差動増幅振幅調整部に出力するとともに、前記差動増幅振幅調整部は、前記振幅一定制御部からの第１の振幅制御信号に基づいて振幅制御された第１の出力を送出するとともに、前記振幅一定制御部からの第２の振幅制御信号に基づいて振幅制御された第２の出力を送出する。この構成により、入力信号の振幅変動に対して、増幅部の２つの出力信号の振幅を同一振幅値に一定に制御することができる。また、増幅部内部の差動増幅振幅調整部の回路構成を簡素化することにより、駆動電圧の低電圧化が可能となる。
【００１２】
また、前記出力直流成分モニタ部からの検出値と電源電圧制御基準電圧との差分に応じた制御された電圧を前記差動増幅振幅調整部に供給する電圧制御部を更に備える。この構成により、差動増幅振幅調整部に供給する電圧を制御できる。
【００１３】
また、前記差動増幅振幅調整部は、電源電圧端子と２つの負荷抵抗間に接続された１個の抵抗と、前記抵抗に並列接続された１個のＦＥＴとを更に備える。この構成により、振幅調整部の回路構成を簡素化する。
【００１４】
また、前記電圧制御部は、前記出力直流成分モニタ部からの検出値に基づいて制御された電圧を前記差動増幅振幅調整部のＦＥＴのゲートに供給する。この構成により、差動増幅振幅調整部のＦＥＴのゲートに制御された電圧を供給することができる。
【００１５】
また、前記差動増幅振幅調整部は、電源電圧端子と２つの負荷抵抗間にそれぞれ接続された２個の抵抗と、この２個の抵抗にそれぞれ並列接続された２個のＦＥＴ及び２個の容量とを更に備える。この構成により、振幅調整部の回路構成を簡素化する。
【００１６】
また、前記電圧制御部は、前記出力直流成分モニタ部からの検出値に基づいて制御された電圧を前記差動増幅振幅調整部の２個のＦＥＴのゲートにそれぞれ供給する。この構成により、差動増幅振幅調整部のＦＥＴのゲートに制御された電圧を供給することができる。
【００１７】
また、前記差動増幅振幅調整部は、前記電流源ＦＥＴにそれぞれソースフォロワ部を備え、各ソースフォロワ部は、第１のＦＥＴと、電流源ＦＥＴとして機能する第２のＦＥＴと、前記第１のＦＥＴのソース端子と前記第２のＦＥＴのドレイン端子間に接続された、１個の抵抗と前記抵抗に並列接続された１個の第３のＦＥＴとを有する。この構成により、振幅調整部の回路構成を簡素化する。
【００１８】
また、前記電圧制御部は、前記出力直流成分モニタ部からの検出値に基づいて制御された電圧を前記差動増幅振幅調整部の各ソースフォロワ部内の第３のＦＥＴのゲートにそれぞれ供給する。この構成により、駆動電圧の低電圧化が可能になる。
【００１９】
また、前記出力直流成分モニタ部と前記電圧制御部は、各差動増幅振幅調整部に対応してそれぞれ複数備えられるとともに、各出力直流成分モニタ部は、対応する各差動増幅振幅調整部の出力の直流電圧成分を検出し、各電圧制御部は、各出力直流成分モニタ部からの検出値と各振幅制御基準電圧との比較に基づいた振幅制御信号を対応する差動増幅振幅調整部にそれぞれ出力する。この構成により、入力振幅のダイナミックレンジを拡大することができる。また、差動増幅振幅調整部１段ごとに出力の直流電圧の補正を行うことにより、入力での直流電圧のずれ幅及び増幅部内部で起こる直流電圧のずれ幅の許容範囲をより拡大することができる。
【００２０】
また、前記第１の出力直流成分モニタ部からの検出値と電源電圧制御基準電圧との差分に応じた電圧を第１の電圧とし、前記第２の出力直流成分モニタ部からの検出値と電源電圧制御基準電圧との差分に応じた電圧を第２の電圧として、前記差動増幅振幅調整部に供給する電圧制御部を更に備え、前記差動増幅振幅調整部は、前記電圧制御部からの第１の電圧と前記振幅一定制御部からの第１の振幅制御信号に基づいて振幅制御された第１の出力を送出するとともに、前記電圧制御部からの第２の電圧と前記振幅一定制御部からの第２の振幅制御信号に基づいて振幅制御された第２の出力を送出する。この構成により、入力での直流電圧のずれ及び増幅部内部で起こる直流電圧のずれを補正し、出力される直流電圧値を一定に制御でき、駆動電圧の低電圧化が可能にする。
【００２１】
また、前記電圧制御部は、前記第１と第２の出力直流成分モニタ部からの検出値に基づいて個別に制御された電圧を前記差動増幅振幅調整部の２個の負荷抵抗にそれぞれ供給する。この構成により、駆動電圧の低電圧化が可能になる。
【００２２】
また、前記電圧制御部は、前記第１と第２の出力直流成分モニタ部からの検出値に基づいて個別に制御された電圧を前記差動増幅振幅調整部の２個のＦＥＴのゲートにそれぞれ供給する。この構成により、駆動電圧の低電圧化が可能になる。
【００２３】
また、前記電圧制御部は、前記第１と第２の出力直流成分モニタ部からの検出値に基づいて個別に制御された電圧を前記差動増幅振幅調整部のソースフォロワ部内の各第３のＦＥＴのゲートにそれぞれ供給する。この構成により、駆動電圧の低電圧化が可能になる。
【００２４】
また、前記複数段の差動増幅部は、前記振幅一定制御部からそれぞれ出力される各振幅制御信号に基づいて出力信号の振幅を調整する振幅調整機能を有する差動増幅振幅調整部によりそれぞれ構成されるとともに、当該複数段の各差動増幅振幅調整部に対応して、各差動増幅振幅調整部から出力される第１と第２の出力の直流電圧成分をそれぞれ検出する第１と第２の出力直流成分モニタ部と、対応する第１の出力直流成分モニタ部からの検出値と電源電圧制御基準電圧との差分に応じた電圧を第１の電圧とし、対応する第２の出力直流成分モニタ部からの検出値と電源電圧制御基準電圧との差分に応じた電圧を第２の電圧として、各差動増幅振幅調整部にそれぞれ出力する複数の電圧制御部とを更に備え、複数段の各差動増幅振幅調整部は、対応する電圧制御部からの第１の電圧と前記振幅一定制御部からの第１の振幅制御信号に基づいて振幅制御された第１の出力を送出するとともに、対応する電圧制御部からの第２の電圧と前記振幅一定制御部からの第２の振幅制御信号に基づいて振幅制御された第１の出力を送出する。この構成により、入力振幅のダイナミックレンジを拡大することができる。また、差動増幅振幅調整部１段ごとに出力の直流電圧の補正を行うことにより、入力での直流電圧のずれ幅及び増幅部内部で起こる直流電圧のずれ幅の許容範囲をより拡大することができる。
【００２５】
また、本発明に係る光受信装置は、受信された光信号を電気信号に変換する光電気変換部と、上述したＡＧＣ回路と、前記ＡＧＣ回路から出力される電気信号からクロックを再生するクロック再生部と、前記クロック再生部から再生されたクロックの位相を調整するタイミング抽出部と、前記タイミング抽出部から出力される位相調整されたクロック信号に基づいて前記ＡＧＣ回路から出力される電気信号を識別する識別再生部とを備える。この構成により、振幅調整部の回路構成を簡素化することによる駆動電圧の低電圧化を可能にし、かつ入力信号の振幅変動に対して出力信号の振幅値を一定に制御することができる。
【００２６】
更に、本発明に係る光伝送システムは、光信号を送信する光送信装置と、前記光送信装置から送信される光信号を増幅する光増幅装置と、前記光増幅装置により増幅された光信号を伝送する光伝送路と、前記光伝送路を介して伝送された光信号を受信する、上述した光受信装置とを備える。この構成により、振幅調整部の回路構成を簡素化することによる駆動電圧の低電圧化を可能にし、かつ入力信号の振幅変動に対して出力信号の振幅値を一定に制御することができる。
【００２７】
【発明の実施の形態】
以下、本発明の各実施の形態について、図面を用いて説明する。
（実施の形態１）
図１は、本発明の実施の形態１におけるＡＧＣ回路の構成図である。また、図２〜図４に、周辺構成を含む差動増幅振幅調整部の回路図と動作波形図を示す。以下、図１〜図４に基づいて構成及び動作を説明する。なお、図１〜図４は、この実施の形態１が理解できる程度に概略的に示してあるに過ぎず、したがって、本発明を、図１〜図４の構成及び動作に限定するものではない。
【００２８】
図１に示すように、本発明の実施の形態１におけるＡＧＣ回路は、増幅部２１と振幅一定制御部２７とで構成され、増幅部２１には、第１と第２の入力信号の電位差を増幅して相補的な第１と第２の出力信号を出力する複数の差動増幅部（本実施の形態では差動増幅部２２、差動増幅部２３、・・・）と、出力信号の振幅を調整する差動増幅振幅調整部２４と、出力のピーク値を検出するピーク検出部（図は単にピーク検出）２５と、出力の直流電圧成分を検出する出力ＤＣモニタ部（図は単に出力ＤＣモニタ）２６とを備えている。
【００２９】
増幅部２１に入力される信号入力１（以降、Ｉｎ１）又は入力２（以降、Ｉｎ２）は、差動増幅部２２、２３、差動増幅振幅調整部２４を通った後、出力１（以降、出力Ｖｏ１）及び出力２（以降、出力Ｖｏ２）として出力される。ピーク検出部２５では、出力Ｖｏ１の振幅のピーク値を検出し、検出信号（以降、Ｖｐｋ１）を振幅一定制御部２７に送出する。また、出力ＤＣモニタ部２６では、出力Ｖｏ１の直流電圧成分を検出し、検出信号（以降、Ｖｄｃ１）を振幅一定制御部２７に送出する。
【００３０】
ここで、振幅一定制御部２７では、入力されたＶｐｋ１及びＶｄｃ１の差分（以降、ΔＶｏ１）を抽出し、外部から入力される基準電圧（以降、Ｖｒｅｆ）と比較する。このとき、Ｖｒｅｆは、必要とする出力Ｖｏ１の振幅の半分の値に設定する。ΔＶｏ１＞Ｖｒｅｆの場合、振幅一定制御部２７から出力Ｖｏ１の振幅を小さくする制御信号を、差動増幅振幅調整部２４の振幅調整端子（以降、Ｖｇ）に送出する。また、ΔＶｏ１＜Ｖｒｅｆの場合、振幅一定制御部２７から出力Ｖｏ１の振幅を大きくする制御信号を、差動増幅振幅調整部２４のＶｇに送出する。以後、ΔＶｏ１＝Ｖｒｅｆになるまで同様の処理を繰り返し、必要とする出力Ｖｏ１の振幅値に一定制御する。なお、振幅一定制御部２７からの制御信号がＶｇに送出されるまで、Ｖｇには初期電圧が供給されている。
【００３１】
以下、差動増幅振幅調整部２４の動作について図２を用いて説明する。
図２（ａ）は、差動増幅振幅調整部２４の内部回路と、ピーク検出部２５、出力ＤＣモニタ部２６、振幅一定制御部２７の接続関係図を示す。
差動増幅振幅調整部２４内の振幅調整部は、差動ＦＥＴ０１、ＦＥＴ０２の２つの負荷抵抗Ｒ１にそれぞれ並列に接続された電流源ＦＥＴとなるＦＥＴ１、ＦＥＴ２で構成されている。振幅調整端子はＦＥＴ１、ＦＥＴ２のゲート端子Ｖｇである。なお、Ｖｇには、電源電圧ＶＤＤとグランドＧＮＤ間に接続される抵抗Ｒ２及びＲ３の分圧により、初期電圧が供給されており、振幅一定制御部２７の出力制御信号がゲート端子Ｖｇに入力されると同時に、Ｖｇの電圧は制御信号の値となる。ここで、ＦＥＴ１及びＦＥＴ２の特性は同一のものである。
【００３２】
振幅一定制御部２７において、Ｖｐｋ１とＶｄｃ１の差分であるΔＶｏ１とＶｒｅｆを比較した後、制御信号をＶｇに送出する。そして、Ｖｇに入力された制御信号により、ＦＥＴ１、ＦＥＴ２に流れる電流が変化する。差動電流源ＦＥＴ３に流れる電流をＩ0、負荷抵抗Ｒ１に流れる電流をＩ1、ＦＥＴ１、ＦＥＴ２に流れる電流をＩ2とすると、
Ｉ0＝Ｉ1＋Ｉ2 ・・・式１
となる。よって、差動出力信号の最大振幅値ＶL1、ＶL2は、
ＶL1（ＶL2）＝２×Ｒ１×Ｉ1 ・・・式２
となる。
【００３３】
前述したように、ΔＶｏ１＞Ｖｒｅｆの場合、出力Ｖｏ１の振幅を小さくするためには、電流Ｉ1を減らし電流Ｉ2を増やすような制御信号をゲート端子Ｖｇに送出すればよく、逆に、ΔＶｏ１＜Ｖｒｅｆの場合、出力Ｖｏ１の振幅を大きくするためには、電流Ｉ1を増やし電流Ｉ2を減らすような制御信号をゲート端子Ｖｇに送出すればよいことになる。以後、ΔＶｏ１＝Ｖｒｅｆになるまで同様の処理を繰り返すことで、図２（ｂ）に示すように、必要とする出力Ｖｏ１の振幅値に一定制御することが可能となる。
【００３４】
次に、他の例による差動増幅振幅調整部２４の動作について、図３を用いて説明する。
図３（ａ）は、他の例による差動増幅振幅調整部２４の内部回路と、ピーク検出部２５、出力ＤＣモニタ部２６、振幅一定制御部２７の接続関係図を示す。
差動増幅振幅調整部２４内の振幅調整部は、差動ＦＥＴ０１、ＦＥＴ０２の２つの負荷抵抗Ｒ１にそれぞれ並列に接続された抵抗Ｒ２とＦＥＴ１、ＦＥＴ２で構成されている。振幅調整端子はＦＥＴ１、ＦＥＴ２のゲート端子Ｖｇである。なお、Ｖｇには、ＶＤＤとＧＮＤ間に接続されるＲ３及びＲ４の抵抗分圧により、初期電圧が供給されており、振幅一定制御部２７の出力制御信号がＶｇに入力されると同時に、Ｖｇの電圧は制御信号の値となる。
【００３５】
ここで、ＦＥＴ１及びＦＥＴ２の特性は同一のものである。
図２の場合と同様に、差動電流源ＦＥＴ３に流れる電流をＩ0、負荷抵抗Ｒ１に流れる電流をＩ1、ＦＥＴ１、ＦＥＴ２に流れる電流をＩ2とした場合、式１が成り立つ。よって、差動出力信号の最大振幅値ＶL1、ＶL2についても式２が成り立つ。
【００３６】
しかし、図２に示す差動増幅振幅調整部２４の構成と異なり、抵抗Ｒ２があるため、差動出力信号の最小振幅値は図２の場合と異なる。
例えば、Ｒ１＝Ｒ２とした場合、Ｉ1とＩ2の関係は、Ｉ1≧Ｉ2にはなってもＩ1＜Ｉ2にはならない。図２の構成時の差動出力信号の最小振幅値をＶS12、ＶS22、図３の構成時の差動出力信号の最小振幅値をＶS13、ＶS23とすると、
ＶS12（ＶS22）≒０ ・・・式３
ＶS13（ＶS23）＝（１／２）×ＶL1（ＶL2） ・・・式４
となる。これをＶS13、ＶS23をＶL1、ＶL2とＲ１、Ｒ２を用いた式で表すと、
ＶS13（ＶS23）＝（Ｒ１／（Ｒ１＋Ｒ２））×ＶL1（ＶL2）・・・式５
となる。すなわち、抵抗Ｒ２の値により出力Ｖｏ１の振幅値の下限を任意に設定することができる。
【００３７】
この構成を用いれば、式２で示す最大振幅値と式５で示す最小振幅値の範囲で、Ｖｇへの制御信号により、図３（ｂ）に示すように、必要とする出力Ｖｏ１の振幅値に一定に制御することが可能となる。
【００３８】
次に、更に他の例による差動増幅振幅調整部２４の動作について、図４を用いて説明する。
図４（ａ）は、差動増幅振幅調整部２４の内部回路と、ピーク検出部２５、出力ＤＣモニタ部２６、振幅一定制御部２７の接続関係図を示す。
差動増幅振幅調整部２４内の振幅調整端子は、差動電流源ＦＥＴ１のゲート端子Ｖｇである。なお、Ｖｇには、ＶＤＤとＧＮＤ間に接続される抵抗Ｒ２及び抵抗Ｒ３の抵抗分圧により、初期電圧が供給されており、振幅一定制御部２７の出力制御信号がＶｇに入力されると同時に、Ｖｇの電圧は制御信号の値となる。
差動電流源ＦＥＴ１に流れる電流をＩ0、負荷抵抗Ｒ１に流れる電流をＩ1とした場合、
Ｉ0＝２×Ｉ1 ・・・式６
が成り立つ。
【００３９】
よって、差動出力信号の最大振幅値ＶL1、ＶL2については式２が成り立つ。出力Ｖｏ１の振幅を調整させるためには、電流Ｉ0を調整すればよい。
前述したように、ΔＶｏ１＞Ｖｒｅｆの場合、出力Ｖｏ１の振幅を小さくするためには、電流Ｉ0を減らすような制御信号をゲート端子Ｖｇに送出すればよく、逆に、ΔＶｏ１＜Ｖｒｅｆの場合、出力Ｖｏ１の振幅を大きくするためには、電流Ｉ0を増やすような制御信号をゲート端子Ｖｇに送出すればよいことになる。以後、ΔＶｏ１＝Ｖｒｅｆになるまで同様の処理を繰り返すことで、必要とする出力Ｖｏ１の振幅値に一定制御することが可能となる。
【００４０】
次に、図５に示す増幅部２１の変形例に係る構成について説明をする。
この構成では、増幅部２１内が全て差動増幅振幅調整部２２、２３、・・・、２４で構成されているが、この構成に限定するものではない。また、この差動増幅振幅調整部の回路構成は、図２、図３、図４で示すいずれかのものである。
図５に示すＡＧＣ回路は、増幅部２１内の差動増幅部として、振幅調整機能を有する差動増幅振幅調整部２２、２３で構成されており、さらに、差動増幅振幅調整部２４、ピーク検出部２５、出力ＤＣモニタ部２６、振幅一定制御部２７を備える。
【００４１】
増幅部２１に入力される信号入力１（以降、Ｉｎ１）又は入力２（以降、Ｉｎ２）は、差動増幅振幅調整部２２、２３、及び差動増幅振幅調整部ｎ２４を通った後、出力１（以降、出力Ｖｏ１）及び出力２（以降、出力Ｖｏ２）として出力される。ピーク検出部２５では、出力Ｖｏ１の振幅のピーク値を検出し、検出信号（以降、Ｖｐｋ１）を振幅一定制御部２７に送出する。また、出力ＤＣモニタ部２６では、出力Ｖｏ１の直流電圧成分を検出し、検出信号（以降、Ｖｄｃ１）を振幅一定制御部２７に送出する。
【００４２】
ここで、振幅一定制御部２７では、入力されたＶｐｋ１及びＶｄｃ１の差分（以降、ΔＶｏ１）を抽出し、外部から入力される基準電圧（以降、Ｖｒｅｆ）と比較する。このとき、基準電圧Ｖｒｅｆは、必要とする出力Ｖｏ１の振幅の半分の値に設定する。ΔＶｏ１＞Ｖｒｅｆの場合、振幅一定制御部２７から出力Ｖｏ１の振幅を小さくする制御信号を、差動増幅振幅調整部２２、２３、２４の振幅調整端子（以降、Ｖｇ１、Ｖｇ２、Ｖｇｎ）に送出する。また、ΔＶｏ１＜Ｖｒｅｆの場合、振幅一定制御部２７から出力Ｖｏ１の振幅を大きくする制御信号を、差動増幅振幅調整部２２、２３、２４のＶｇ１、Ｖｇ２、Ｖｇｎに送出する。以後、ΔＶｏ１＝Ｖｒｅｆになるまで同様の処理を繰り返し、必要とする出力Ｖｏ１の振幅値に一定制御する。なお、振幅一定制御部２７からの制御信号がＶｇ１、Ｖｇ２、Ｖｇｎに送出されるまで、Ｖｇ１、Ｖｇ２、Ｖｇｎには初期電圧が供給されている。差動増幅振幅調整部の動作については、前述したものと同様であるため割愛する。
【００４３】
この構成を用いれば、Ｖｇ１、Ｖｇ２、Ｖｇｎへの制御信号により必要とする出力Ｖｏ１の振幅値に一定に制御することが可能となる。また、出力Ｖｏ１が線形の場合、出力Ｖｏ１の振幅値を一定制御する際、入力振幅のダイナミックレンジを図１の構成のｎ倍に拡大することができる。
【００４４】
このように、本実施の形態１では、ピーク検出部２５において、増幅部出力の信号のピークを検出し、また、出力ＤＣモニタ部２６において増幅部出力の直流電圧を抽出し、これら２つの信号を振幅一定制御部２７に送出し、振幅一定制御部２７において必要とする増幅部出力信号の振幅値に一定に制御するための信号を生成し、この信号を差動増幅振幅調整部の振幅調整端子に送出し制御することにより、差動増幅振幅調整部の振幅調整幅内において入力信号の振幅変動に対して、増幅部の出力信号の振幅値を一定に制御することができる。また、増幅部内部の差動増幅振幅調整部の回路構成を簡素化することにより、駆動電圧の低電圧化が可能となる。
【００４５】
次に、実施の形態１で述べたＡＧＣ回路を光受信装置並びに光伝送システムに使用した構成を図６に示す。図６に示すように、光受信装置８４は、受信された光信号を電気信号に変換する光電気変換部８５と、上述したＡＧＣ回路８６と、ＡＧＣ回路８６から出力される電気信号からクロックを再生するクロック再生部８７と、クロック再生部８７から再生されたクロックの位相を調整するタイミング抽出部８８と、タイミング抽出部８８から出力される位相調整されたクロック信号に基づいてＡＧＣ回路８６から出力される電気信号を識別する識別再生部８９とを備えて構成される。
【００４６】
また、光伝送システムは、光信号を送信する光送信装置８１と、光送信装置８１から送信される光信号を増幅する光増幅装置８２と、光増幅装置８２により増幅された光信号を伝送する光伝送路８３と、光伝送路８３を介して伝送された光信号を受信する上記光受信装置８４とを備えて構成される。
【００４７】
このように、光受信装置８４内のＡＧＣ回路８６に、実施の形態１で述べたＡＧＣ回路を盛り込み、図６に示す構成にすることにより、図６に示す光伝送システムの伝送特性を安定的に高品質にすることができる。
【００４８】
（実施の形態２）
図７は、本発明の実施の形態２におけるＡＧＣ回路の構成図である。また、図８に、周辺構成を含む差動増幅振幅調整部の回路図と動作波形図を示す。以下、図７及び図８に基づいて、構成及び動作を説明する。なお、図７及び図８は、この実施の形態２が理解できる程度に概略的に示してあるに過ぎず、したがって、本発明を、図７及び図８の構成及び動作に限定するものではない。
【００４９】
図７に示すように、本発明の実施の形態２におけるＡＧＣ回路は、増幅部３１と、振幅一定制御部３９とで構成され、増幅部３１には、差動増幅部３２、３３差動増幅振幅調整部３４、第１のピーク検出部３５、第１の出力ＤＣモニタ部３６、第２のピーク検出部３７、第２の出力ＤＣモニタ部３８を備えている。
【００５０】
増幅部３１に入力される信号入力１（以降、Ｉｎ１）又は入力２（以降、Ｉｎ２）は、差動増幅部３２、３３、差動増幅振幅調整部３４を通った後、出力１（以降、出力Ｖｏ１）及び出力２（以降、出力Ｖｏ２）として出力される。ピーク検出部３５では、出力Ｖｏ１の振幅のピーク値を検出し、検出信号（以降、Ｖｐｋ１）を振幅一定制御部３９に送出する。同様に、ピーク検出部３７では、出力Ｖｏ２の振幅のピーク検出値を検出し、検出信号（以降、Ｖｐｋ２）を振幅一定制御部３９に送出する。また、出力ＤＣモニタ部３６では、出力Ｖｏ１の直流電圧成分を検出し、検出信号（以降、Ｖｄｃ１）を振幅一定制御部３９に送出する。同様に、出力ＤＣモニタ部３８では、出力Ｖｏ２の直流電圧成分を検出し、検出信号（以降、Ｖｄｃ２）を振幅一定制御部３９に送出する。
【００５１】
ここで、振幅一定制御部３９では、入力されたＶｐｋ１及びＶｄｃ１の差分（以降、ΔＶｏ１）を抽出し、外部から入力される基準電圧（以降、Ｖｒｅｆ）と比較する。また、振幅一定制御部３９では、入力されたＶｐｋ２及びＶｄｃ２の差分（以降、ΔＶｏ２）を抽出し、外部から入力される基準電圧（以降、Ｖｒｅｆ）と比較する。このとき、基準電圧Ｖｒｅｆは、必要とする出力Ｖｏ１及び出力Ｖｏ２の振幅の半分の値に設定する。
【００５２】
ΔＶｏ１、ΔＶｏ２＞Ｖｒｅｆの場合、振幅一定制御部３９から出力Ｖｏ１及び出力Ｖｏ２の振幅を小さくする制御信号を、差動増幅振幅調整部３４の振幅調整端子１及び２（以降、Ｖｇ１、Ｖｇ２）に送出する。また、ΔＶｏ１、ΔＶｏ２＜Ｖｒｅｆの場合、振幅一定制御部３９から出力Ｖｏ１及び出力Ｖｏ２の振幅を大きくする制御信号を、差動増幅振幅調整部３４のＶｇ１及びＶｇ２に送出する。以後、ΔＶｏ１、ΔＶｏ２＝Ｖｒｅｆになるまで同様の処理を繰り返し、必要とする出力Ｖｏ１及び出力Ｖｏ２の振幅値に一定制御する。
なお、振幅一定制御部３９からの制御信号がＶｇ１及びＶｇ２に送出されるまで、Ｖｇ１及びＶｇ２には初期電圧が供給されている。
【００５３】
以下、差動増幅振幅調整部３４の動作について図８を用いて説明する。
図８（ａ）は、差動増幅振幅調整部３４の内部回路と、ピーク検出部３５、３７、出力ＤＣモニタ部３６、３８、振幅一定制御部３９の接続構成図を示す。
差動増幅振幅調整部３４内の振幅調整部は、差動ＦＥＴ０１、ＦＥＴ０２の２つの負荷抵抗Ｒ１にそれぞれ並列に接続されたＦＥＴ１、ＦＥＴ２で構成されている。振幅調整端子は、ＦＥＴ１、ＦＥＴ２のそれぞれのゲート端子Ｖｇ１及びＶｇ２である。なお、Ｖｇ１及びＶｇ２には、ＶＤＤとＧＮＤ間に接続されるＲ２及びＲ３の抵抗分圧、及びＲ４及びＲ５の抵抗分圧により、それぞれ初期電圧が供給されており、振幅一定制御部３９の出力制御信号がＶｇ１及びＶｇ２に入力されると同時に、Ｖｇ１及びＶｇ２の電圧はそれぞれ制御信号の値となる。ここで、ＦＥＴ１及びＦＥＴ２の特性は同一のものである。
【００５４】
振幅一定制御部３９において、Ｖｐｋ１とＶｄｃ１の差分であるΔＶｏ１とＶｒｅｆを比較した後、制御信号をＶｇ１に送出する。同様に、Ｖｐｋ２とＶｄｃ２の差分であるΔＶｏ２とＶｒｅｆを比較した後、制御信号をＶｇ２に送出する。そして、ゲート端子Ｖｇ１及びＶｇ２に入力された制御信号により、ＦＥＴ１、ＦＥＴ２に流れる電流が変化する。差動電流源ＦＥＴ３に流れる電流をＩ0、ＦＥＴ１が並列に接続されている負荷抵抗Ｒ１に流れる電流をＩR1、ＦＥＴ２が並列に接続されている負荷抵抗Ｒ１に流れる電流をＩR2、ＦＥＴ１、ＦＥＴ２に流れる電流をＩ1、Ｉ2とすると、
Ｉ0＝ＩR1＋ＩR2＋Ｉ1＋Ｉ2 ・・・式７
となる。よって、差動出力信号の最大振幅値ＶL1、ＶL2は、
ＶL1＝２×Ｒ１×ＩR1 ・・・式８
ＶL2＝２×Ｒ１×ＩR2 ・・・式９
となる。
【００５５】
前述したように、ΔＶｏ１、ΔＶｏ２＞Ｖｒｅｆの場合、出力Ｖｏ１及び出力Ｖｏ２の振幅を小さくするためには、ＩR1及びＩR2を減らしＩ1及びＩ2を増やすような制御信号をＶｇ１及びＶｇ２に送出すればよく、逆に、ΔＶｏ１、ΔＶｏ２＜Ｖｒｅｆの場合、出力Ｖｏ１及び出力Ｖｏ２の振幅を大きくするためには、電流ＩR1及びＩR2を増やし電流Ｉ1及びＩ2を減らすような制御信号をゲート端子Ｖｇ１及びＶｇ２に送出すればよいことになる。以後、ΔＶｏ１、ΔＶｏ２＝Ｖｒｅｆになるまで同様の処理を繰り返すことで、必要とする出力Ｖｏ１及び出力Ｖｏ２の振幅値に一定制御することが可能となる。以上により、図８（ｂ）に示すように、出力Ｖｏ１と出力Ｖｏ２の振幅を同一振幅値に一定制御することが可能となる。
【００５６】
また、差動増幅振幅調整部３４の回路構成としては、図３に示したものもある。この図３の回路構成に置き換えた場合においても、出力Ｖｏ１と出力Ｖｏ２の振幅値を同一に一定制御する動作としては、実施の形態１で前述してあるため割愛する。
【００５７】
次に、図９に示す構成について説明をする。この構成では、増幅部３１内が全ての差動増幅部が差動増幅振幅調整部３２、３３で構成されているが、この構成に限定するものではない。また、この差動増幅振幅調整部３２、３３、３４の回路構成は、図２、図３で示すいずれかのものである。なお、図７に示す符号と同一部分は同一符号を付して示し、その説明は省略する。
【００５８】
増幅部３１に入力される信号入力１（以降、Ｉｎ１）又は入力２（以降、Ｉｎ２）は、差動増幅振幅調整部３２、３３、及び差動増幅振幅調整部３４を通った後、出力１（以降、出力Ｖｏ１）及び出力２（以降、出力Ｖｏ２）として出力される。ピーク検出部３５及びピーク検出部３７では、出力Ｖｏ１及び出力Ｖｏ２の振幅のピーク値を検出し、それぞれ検出信号（以降、Ｖｐｋ１、Ｖｐｋ２）を振幅一定制御部３９に送出する。また、出力ＤＣモニタ部３６及び出力ＤＣモニタ部３８では、出力Ｖｏ１及び出力Ｖｏ２の直流電圧成分を検出し、それぞれの検出信号（以降、Ｖｄｃ１、Ｖｄｃ２）を振幅一定制御部３９に送出する。
【００５９】
ここで、振幅一定制御部３９では、入力されたＶｐｋ１及びＶｄｃ１の差分（以降、ΔＶｏ１）とＶｐｋ２及びＶｄｃ２の差分（以降、ΔＶｏ２）をそれぞれ抽出し、外部から入力される基準電圧（以降、Ｖｒｅｆ）とそれぞれ比較する。このとき、Ｖｒｅｆは、必要とする出力Ｖｏ１及び出力Ｖｏ２の振幅の半分の値に設定する。ΔＶｏ１、ΔＶｏ２＞Ｖｒｅｆの場合、振幅一定制御部３９から出力Ｖｏ１及び出力Ｖｏ２の振幅を小さくする制御信号を、差動増幅振幅調整部３２、３３、３４の振幅調整端子（以降、Ｖｇ１１・Ｖｇ１２、Ｖｇ２１・Ｖｇ２２、Ｖｇｎ１・Ｖｇｎ２）に送出する。また、ΔＶｏ１、ΔＶｏ２＜Ｖｒｅｆの場合、振幅一定制御部３９から出力Ｖｏ１及び出力Ｖｏ２の振幅を大きくする制御信号を、差動増幅振幅調整部３２、３３、３４のＶｇ１１・Ｖｇ１２、Ｖｇ２１・Ｖｇ２２、Ｖｇｎ１・Ｖｇｎ２に送出する。以後、ΔＶｏ１、ΔＶｏ２＝Ｖｒｅｆになるまで同様の処理を繰り返し、必要とする出力Ｖｏ１、出力Ｖｏ２の振幅値に一定制御する。なお、振幅一定制御部３９からの制御信号がＶｇ１１・Ｖｇ１２、Ｖｇ２１・Ｖｇ２２、Ｖｇｎ１・Ｖｇｎ２に送出されるまで、Ｖｇ１１・Ｖｇ１２、Ｖｇ２１・Ｖｇ２２、Ｖｇｎ１・Ｖｇｎ２には初期電圧が供給されている。差動増幅振幅調整部の動作については、前述したものと同様であるため割愛する。
【００６０】
この構成を用いれば、ゲート端子Ｖｇ１１・Ｖｇ１２、Ｖｇ２１・Ｖｇ２２、Ｖｇｎ１・Ｖｇｎ２への制御信号により必要とする出力Ｖｏ１及び出力Ｖｏ２の振幅値に一定に制御することが可能となる。また、出力Ｖｏ１及び出力Ｖｏ２が線形の場合、出力Ｖｏ１及び出力Ｖｏ２の振幅値を一定制御する際、入力振幅のダイナミックレンジを図７の構成のｎ倍に拡大することができる。
【００６１】
このように、本実施の形態２では、第１と第２のピーク検出部３５及び３７において、増幅部出力１及び出力２の信号のピークをそれぞれ検出し、また、第１と第２の出力ＤＣモニタ部３６及び３８において増幅部出力１及び出力２の直流電圧を抽出し、これら４つの信号を振幅一定制御部３９に送出し、振幅一定制御部３９において必要とする出力Ｖｏ１及び出力Ｖｏ２の振幅値に一定に制御するための信号を生成し、この信号を差動増幅振幅調整部３２、３３、３４の振幅調整端子に送出し制御することにより、差動増幅振幅調整部の振幅調整幅内において入力信号の振幅変動に対して、増幅部の２つの出力信号の振幅を同一振幅値に一定に制御することができる。また、増幅部内部の差動増幅振幅調整部の回路構成を簡素化することにより、駆動電圧の低電圧化が可能となる。
【００６２】
次に、実施の形態２で述べたＡＧＣ回路を、実施の形態１と同様にして、図６に示すように、光受信装置並びに光伝送システムに使用することができる。
図６に示すように、光受信装置８４内のＡＧＣ回路８６に、実施の形態２で述べたＡＧＣ回路を盛り込むことにより、図６に示す光伝送システムの伝送特性を安定的に高品質にすることができる。
【００６３】
（実施の形態３）
図１０は、本発明の実施の形態３におけるＡＧＣ回路の構成図である。また、図１１〜図１４に、周辺構成を含む差動増幅振幅調整部の回路図と動作波形図を示す。以下、図１０及び図１１〜図１４に基づいて構成及び動作を説明する。なお、図１０及び図１１〜図１４は、この実施の形態３が理解できる程度に概略的に示してあるに過ぎず、したがって、本発明を図１０及び図１１〜図１４の構成及び動作に限定するものではない。
【００６４】
図１０に示すように、本発明の実施の形態３におけるＡＧＣ回路は、増幅部４１と振幅一定制御部４７及び電圧制御部４８とで構成され、増幅部４１には、差動増幅部４２、４３と、差動増幅振幅調整部４４と、ピーク検出部４５と、出力ＤＣモニタ部４６とを備えている。
【００６５】
増幅部４１に入力される信号入力１（以降、Ｉｎ１）又は入力２（以降、Ｉｎ２）は、差動増幅部４２、４３、差動増幅振幅調整部４４を通った後、出力１（以降、出力Ｖｏ１）及び出力２（以降、出力Ｖｏ２）として出力される。ピーク検出部４５では、出力Ｖｏ１の振幅のピーク値を検出し、検出信号（以降、Ｖｐｋ１）を振幅一定制御部４７に送出する。また、出力ＤＣモニタ部４６では、出力Ｖｏ１の直流電圧成分を検出し、検出信号（以降、Ｖｄｃ１）を振幅一定制御部４７と電圧制御部４８にそれぞれ送出する。
【００６６】
ここで、振幅一定制御部４７では、入力されたＶｐｋ１及びＶｄｃ１の差分（以降、ΔＶｏ１）を抽出し、外部から入力される基準電圧（以降、Ｖｒｅｆ１）と比較する。このときＶｒｅｆ１は、必要とする出力Ｖｏ１の振幅の半分の値に設定する。
【００６７】
ΔＶｏ１＞Ｖｒｅｆ１の場合、振幅一定制御部４７から出力Ｖｏ１の振幅を小さくする制御信号を、差動増幅振幅調整部４４の振幅調整端子（以降、Ｖｇ）に送出する。またΔＶｏ１＜Ｖｒｅｆ１の場合、振幅一定制御部２７から出力Ｖｏ１の振幅を大きくする制御信号を、差動増幅振幅調整部４４のＶｇに送出する。以後、ΔＶｏ１＝Ｖｒｅｆ１になるまで同様の処理を繰り返し、必要とする出力Ｖｏ１の振幅値に一定制御する。なお、振幅一定制御部４７からの制御信号がＶｇに送出されるまで、Ｖｇには初期電圧が供給されている。
【００６８】
また、電圧制御部４８では、入力されたＶｄｃ１と外部からの入力される基準電圧（以降、Ｖｒｅｆ２）との差分（以降、ΔＶｄｃ）を抽出する。そして、ΔＶｄｃを補正した電圧を差動増幅振幅調整部４４の電源電圧端子（以降、ＶＤＤｎ）に送出する。
【００６９】
なお、電圧制御部４８において制御された電圧（以降、ＶＤＤ'）ＶＤＤｎに送出されるまで、ＶＤＤｎには電圧制御部４８内部で生成された初期電圧（以降、ＶＤＤ）が供給されている。このとき、Ｖｒｅｆ２の値は、必要とする出力Ｖｏ１の出力ＤＣレベルの値に設定する。
【００７０】
以下、差動増幅振幅調整部４４の動作について図１１を用いて説明する。
図１１（ａ）は、差動増幅振幅調整部４４の内部回路と、ピーク検出部４５と、出力ＤＣモニタ部４６と、振幅一定制御部４７と、電圧制御部４８との接続関係図を示す。
差動増幅振幅調整部４４内の振幅調整部は、差動ＦＥＴ０１、０２の２つの負荷抵抗Ｒ１にそれぞれ並列に接続されたＦＥＴ１、ＦＥＴ２で構成されている。振幅調整端子は、ＦＥＴ１、ＦＥＴ２のゲート端子Ｖｇである。なお、Ｖｇには、ＶＤＤとＧＮＤ間に接続されるＲ２及びＲ３の抵抗分圧により、初期電圧が供給されており、振幅一定制御部４７の出力制御信号がＶｇに入力されると同時に、Ｖｇの電圧は制御信号の値となる。ここで、ＦＥＴ１及びＦＥＴ２の特性は同一のものである。
【００７１】
振幅一定制御部４７において、Ｖｐｋ１とＶｄｃ１の差分であるΔＶｏ１とＶｒｅｆ１を比較した後、制御信号をＶｇに送出する。そして、Ｖｇに入力された制御信号により、ＦＥＴ１、ＦＥＴ２に流れる電流が変化する。差動電流源ＦＥＴ３に流れる電流をＩ0、負荷抵抗Ｒ１に流れる電流をＩ1、ＦＥＴ１、ＦＥＴ２に流れる電流をＩ2とすると、
Ｉ0＝Ｉ1＋Ｉ2 ・・・式１０
となる。よって、差動出力信号の最大振幅値ＶL1、ＶL2は、
ＶL1（ＶL2）＝２×Ｒ１×Ｉ1 ・・・式１１
となる。
【００７２】
前述したように、ΔＶｏ１＞Ｖｒｅｆ１の場合、出力Ｖｏ１の振幅を小さくするためには、電流Ｉ1を減らしＩ2を増やすような制御信号をゲート端子Ｖｇに送出すればよく、逆に、ΔＶｏ１＜Ｖｒｅｆ１の場合、出力Ｖｏ１の振幅を大きくするためには、電流Ｉ1を増やしＩ2を減らすような制御信号をゲート端子Ｖｇに送出すればよいことになる。以後、ΔＶｏ１＝Ｖｒｅｆ１になるまで同様の処理を繰り返すことで、必要とする出力Ｖｏ１の振幅値に一定制御することが可能となる。
【００７３】
また、差動増幅振幅調整部内の電源電圧調整部は、ＶＤＤｎ端子である。
電圧制御部４８において、まず、Ｖｄｃ１とＶｒｅｆ２の差分であるΔＶｄｃを抽出する。そして、このΔＶｄｃを用い、
ＶＤＤ'＝ＶＤＤ±ΔＶｄｃ ・・・式１２
という処理を行い、ＶＤＤからΔＶｄｃを補正したＶＤＤ'を生成しＶＤＤｎに送出する。以後、Ｖｄｃ１＝Ｖｒｅｆ２になるまで同様の処理を繰り返すことで、図１１（ｂ）に示すように、必要とする出力Ｖｏ１の出力ＤＣレベルに一定制御することが可能となる。
【００７４】
次に、他の例による差動増幅振幅調整部４４の動作について図１２を用いて説明する。
図１２（ａ）は、差動増幅振幅調整部４４の内部回路と、ピーク検出部４５と、出力ＤＣモニタ部４６と、振幅一定制御部４７と、電圧制御部４８との接続関係図を示す。
差動増幅振幅調整部４４内の振幅調整部は、差動ＦＥＴ０１、０２の２つの負荷抵抗Ｒ１にそれぞれ並列に接続されたＦＥＴ１、ＦＥＴ２で構成されている。振幅調整端子は、ＦＥＴ１、ＦＥＴ２のゲート端子Ｖｇである。なお、Ｖｇには、ＶＤＤとＧＮＤ間に接続されるＲ３及びＲ４の抵抗分圧により、初期電圧が供給されており、振幅一定制御部４７の出力制御信号がＶｇに入力されると同時に、Ｖｇの電圧は制御信号の値となる。ここで、ＦＥＴ１及びＦＥＴ２の特性は同一のものである。以降、振幅一定制御の動作については、前述した動作と同様であるため割愛する。
【００７５】
また、差動増幅振幅調整部内の電源電圧調整部は、図１２中の抵抗Ｒ２に並列接続されたＦＥＴ３のゲート端子ＶＤＤｎである。なお、ＶＤＤｎには、ＶＤＤとＧＮＤ間に接続されるＲ５及びＲ６の抵抗分圧により、初期電圧が供給されており、電圧制御部４８の出力制御信号がＶＤＤｎに入力されると同時に、ＶＤＤｎの電圧は制御信号の値となる。
【００７６】
電圧制御部４８において、まず、Ｖｄｃ１とＶｒｅｆ２の差分であるΔＶｄｃを抽出する。このΔＶｄｃを補正するような制御信号をＶＤＤｎ端子に送出する。この制御信号により、ＦＥＴ３の電流を調整し差動増幅振幅調整部の内部電圧を調整する。
【００７７】
差動電流源ＦＥＴ４に流れる電流をＩ0、負荷抵抗Ｒ１に流れる電流をＩ1、ＦＥＴ１及びＦＥＴ２に流れる電流をＩ2、Ｒ２に流れる電流をＩ3、ＦＥＴ３に流れる電流をＩ4とした場合、
Ｉ0＝２×（Ｉ1＋Ｉ2）＝Ｉ3＋Ｉ4 ・・・式１３
という関係が成り立つ。また、電圧制御部４８の制御信号がＶＤＤｎ端子に送出される前の図１２中の点Ｖ１の直流電圧値Ｖ１［Ｖ］は、
Ｖ１［Ｖ］＝ＶＤＤ−Ｉ3×Ｒ２ ・・・式１４
となる。このＶＤＤは、差動増幅振幅調整部４４の電源電圧である。
【００７８】
式１４から直流電圧値Ｖ１の電圧を調整するには電流Ｉ3を調整すればよい。これにより、Ｖｄｃ１の値も変化しΔＶｄｃを補正することができる。Ｖｄｃ１＞Ｖｒｅｆ２の場合は、電流Ｉ3を増やすような制御信号をＶＤＤｎ端子に送出すればよく、Ｖｄｃ１＜Ｖｒｅｆ２の場合は、逆に、電流Ｉ3を減らすような制御信号をＶＤＤｎ端子に送出すればよい。このとき、式１３の関係は保たなければならない。
以後、Ｖｄｃ１＝Ｖｒｅｆ２となるまで同様の処理を繰り返すことで、必要とする出力Ｖｏ１の出力ＤＣレベルに一定制御することが可能となる。
【００７９】
次に、更に他の例による差動増幅振幅調整部４４の動作について図１３を用いて説明する。
図１３（ａ）は、差動増幅振幅調整部４４の内部回路と、ピーク検出部４５と、出力ＤＣモニタ部４６と、振幅一定制御部４７と、電圧制御部４８との接続関係図を示す。
【００８０】
差動増幅振幅調整部４４内の振幅調整部は、差動ＦＥＴ０１、０２の２つの負荷抵抗Ｒ１にそれぞれ並列に接続されたＦＥＴ１、ＦＥＴ２で構成されている。振幅調整端子は、ＦＥＴ１、ＦＥＴ２のゲート端子Ｖｇである。なお、Ｖｇには、ＶＤＤとＧＮＤ間に接続されるＲ３及びＲ４の抵抗分圧により、初期電圧が供給されており、振幅一定制御部４７の出力制御信号がＶｇに入力されると同時に、Ｖｇの電圧は制御信号の値となる。ここで、ＦＥＴ１及びＦＥＴ２の特性は同一のものである。以降、振幅一定制御の動作については、前述した動作と同様であるため割愛する。
【００８１】
また、差動増幅振幅調整部４４内の電源電圧調整部は、図１３中の容量Ｃ１が並列接続されている２個のＲ２にそれぞれ並列接続されたＦＥＴ３及びＦＥＴ４のゲート端子ＶＤＤｎである。なお、ＶＤＤｎには、ＶＤＤとＧＮＤ間に接続されるＲ５及びＲ６の抵抗分圧により、初期電圧が供給されており、電圧制御部４８の出力制御信号がＶＤＤｎに入力されると同時に、ＶＤＤｎの電圧は制御信号の値となる。ここで、ＦＥＴ３及びＦＥＴ４の特性は同一のものである。
【００８２】
電圧制御部４８において、まず、Ｖｄｃ１とＶｒｅｆ２の差分であるΔＶｄｃを抽出する。このΔＶｄｃを補正するような制御信号をＶＤＤｎ端子に送出する。この制御信号により、ＦＥＴ３及びＦＥＴ４の電流を調整し差動増幅振幅調整部の内部電圧を調整する。
【００８３】
差動電流源ＦＥＴ５に流れる電流をＩ0、負荷抵抗Ｒ１に流れる電流をＩ1、ＦＥＴ１及びＦＥＴ２に流れる電流をＩ2、Ｒ２に流れる電流をＩ3、ＦＥＴ３及びＦＥＴ４に流れる電流をＩ4とした場合、
Ｉ0＝２×（Ｉ1＋Ｉ2）＝２×（Ｉ3＋Ｉ4） ・・・式１５
という関係が成り立つ。また、電圧制御部４８の制御信号がＶＤＤｎ端子に送出される前の図１３中の点Ｖ１及びＶ２の直流電圧値Ｖ１［Ｖ］、Ｖ２［Ｖ］は、Ｖ１［Ｖ］＝ＶＤＤ−Ｉ3×Ｒ２ ・・・式１６
Ｖ２［Ｖ］＝ＶＤＤ−Ｉ3×Ｒ２ ・・・式１７
となる。このＶＤＤは、差動増幅振幅調整部４４の電源電圧である。
式１６及び１７からＶ１及びＶ２の電圧を調整するには電流Ｉ3を調整すればよい。
【００８４】
これにより、Ｖｄｃ１の値も変化しΔＶｄｃを補正することができる。Ｖｄｃ１＞Ｖｒｅｆ２の場合は、電流Ｉ3を増やすような制御信号をＶＤＤｎ端子に送出すればよく、Ｖｄｃ１＜Ｖｒｅｆ２の場合は、逆に、電流Ｉ3を減らすような制御信号をＶＤＤｎ端子に送出すればよい。このとき、式１３の関係は保たなければならない。以後、Ｖｄｃ１＝Ｖｒｅｆ２となるまで同様の処理を繰り返すことで、図１３（ｂ）に示すように、必要とする出力Ｖｏ１の出力ＤＣレベルに一定制御することが可能となる。
【００８５】
次に、更に他の例による差動増幅振幅調整部４４の動作について図１４を用いて説明する。
図１４（ａ）は、差動増幅振幅調整部４４の内部回路と、ピーク検出部４５と、出力ＤＣモニタ部４６と、振幅一定制御部４７と、電圧制御部４８との接続関係図を示す。
【００８６】
差動増幅振幅調整部４４内の振幅調整部は、差動の２つの負荷抵抗Ｒ１にそれぞれ並列に接続されたＦＥＴ１、ＦＥＴ２で構成されている。振幅調整端子は、ＦＥＴ１、ＦＥＴ２のゲート端子Ｖｇである。なお、Ｖｇには、ＶＤＤとＧＮＤ間に接続されるＲ４及びＲ５の抵抗分圧により、初期電圧が供給されており、振幅一定制御部４７の出力制御信号がＶｇに入力されると同時に、Ｖｇの電圧は制御信号の値となる。ここで、ＦＥＴ１及びＦＥＴ２の特性は同一のものである。以降、振幅一定制御の動作については、前述した動作と同様であるため割愛する。
【００８７】
また、ＦＥＴ１、ＦＥＴ２にそれぞれソースフォロワ部Ｓ１、Ｓ２が備えられ、各ソースフォロワ部は、第１のＦＥＴS1、ＦＥＴS2と、電流源ＦＥＴとして機能する第２のＦＥＴ５、ＦＥＴ６と、上記第１のＦＥＴS1、ＦＥＴS2のソース端子と上記第２のＦＥＴ５、ＦＥＴ６のドレイン端子間に接続された、１個の抵抗Ｒ２、Ｒ２と前記抵抗に並列接続された１個の第３のＦＥＴ３、ＦＥＴ４とを有する。
【００８８】
また、差動増幅振幅調整部４４内の電源電圧調整部は、図１４中の２個の抵抗Ｒ２にそれぞれ並列接続されたＦＥＴ３及びＦＥＴ４のゲート端子ＶＤＤｎである。なお、ＶＤＤｎには、ＶＤＤとＧＮＤ間に接続されるＲ６及びＲ７の抵抗分圧により、初期電圧が供給されており、電圧制御部４８の出力制御信号がＶＤＤｎに入力されると同時に、ＶＤＤｎの電圧は制御信号の値となる。ここで、ＦＥＴ３及びＦＥＴ４は同一の特性のものである。すなわち、電圧制御部４８は、出力直流成分モニタ部４６からの検出値に基づいて制御された電圧を差動増幅振幅調整部４４の各ソースフォロワ部Ｓ１、Ｓ２内の第３のＦＥＴ３、ＦＥＴ４のゲートにそれぞれ供給する。
【００８９】
電圧制御部４８において、まず、Ｖｄｃ１とＶｒｅｆ２の差分であるΔＶｄｃを抽出する。このΔＶｄｃを補正するような制御信号をＶＤＤｎ端子に送出する。この制御信号により、ＦＥＴ３及びＦＥＴ４の電流を調整し差動増幅振幅調整部の内部電圧を調整する。
【００９０】
ソースフォロワ部Ｓ１の電流源ＦＥＴ５に流れる電流をＩ0、ソースフォロワ部Ｓ２の電流源ＦＥＴ６に流れる電流をＩ1、抵抗Ｒ２に流れる電流をＩ2、抵抗Ｒ３に流れる電流をＩ3、ＦＥＴ３に流れる電流をＩ4、ＦＥＴ４に流れる電流をＩ5とすると、ＦＥＴ５とＦＥＴ６の特性が同一の場合、
Ｉ0＝Ｉ2＋Ｉ4＝Ｉ3＋Ｉ5＝Ｉ1 ・・・式１８
という関係が成り立つ。この電流Ｉ2を調整すると、出力Ｖｏ１の直流電圧値を調整することから、ΔＶｄｃの補正を行うためには式１８の関係を保つ範囲でＩ2を調整すればよいことが分かる。
【００９１】
Ｖｄｃ１＞Ｖｒｅｆ２の場合は、電流Ｉ2を増やすような制御信号をＶＤＤｎ端子に送出すればよく、Ｖｄｃ１＜Ｖｒｅｆ２の場合は、逆に、電流Ｉ2を減らすような制御信号をＶＤＤｎ端子に送出すればよい。以後、Ｖｄｃ１＝Ｖｒｅｆ２となるまで同様の処理を繰り返すことで、必要とする出力Ｖｏ１の出力ＤＣレベルに一定制御することが可能となる。
【００９２】
以上、図１１〜図１４について動作説明をしたが、いずれも差動増幅振幅調整部４４の振幅調整部の回路構成は図２に示したものである。差動増幅振幅調整部４４の振幅調整部の回路構成としては、図３、図４に示したものもある。これら回路構成に置き換えた場合においても、出力Ｖｏ１の振幅値を一定制御する動作としては、実施の形態２で前述してあるため割愛する。
【００９３】
次に、図１５に示す構成について説明をする。この構成では、増幅部４１内が全て差動増幅振幅調整部４２、４３、４４で構成されているが、この構成に限定するものではない。また、この差動増幅振幅調整部４２、４３、４４の振幅調整部の回路構成は、図２、図３、図４で示すいずれかのものである。また、この差動増幅振幅調整部４２、４３、４４の電源電圧調整部の回路構成は、図１１、図１２、図１３、図１４で示すいずれかのものである。
【００９４】
図１５に示すＡＧＣ回路は、増幅部４１と、振幅一定制御部４９と、電圧制御部５０、５１、５２とを備えており、増幅部４１には、差動増幅振幅調整部４２、４３、４４と、ピーク検出部４５と、出力ＤＣモニタ部４６、４７、４８を備えている。
【００９５】
増幅部４１に入力される信号入力１（以降、Ｉｎ１）又は入力２（以降、Ｉｎ２）は、差動増幅振幅調整部４２、４３、及び差動増幅振幅調整部４４を通った後、出力１（以降、出力Ｖｏ１）及び出力２（以降、出力Ｖｏ２）として出力される。ピーク検出部４５では、出力Ｖｏ１の振幅のピーク値を検出し、検出信号（以降、Ｖｐｋ１）を振幅一定制御部４９に送出する。出力ＤＣモニタ部４６、出力ＤＣモニタ４７、出力ＤＣモニタ４８では、差動増幅振幅調整部４２、差動増幅振幅調整部４３、差動増幅振幅調整部４４のそれぞれの出力信号の直流電圧成分を検出し、検出信号（以降、Ｖｄｃ１、Ｖｄｃ２、Ｖｄｃｎ）をそれぞれ電圧制御部５０、電圧制御部５１、電圧制御部５２に送出する。また、出力ＤＣモニタ４８は、Ｖｄｃｎを振幅一定制御部４９にも送出する。
【００９６】
ここで、振幅一定制御部４９では、入力されたＶｐｋ１及びＶｄｃｎの差分（以降、ΔＶｏ１）を抽出し、外部から入力される基準電圧（以降、Ｖｒｅｆ_ＰＫ）と比較する。このときＶｒｅｆ_ＰＫは、必要とする出力Ｖｏ１の振幅の半分の値に設定する。ΔＶｏ１＞Ｖｒｅｆ_ＰＫの場合、振幅一定制御部４９から出力Ｖｏ１の振幅を小さくする制御信号を、差動増幅振幅調整部４２、４３、４４の振幅調整端子（以降、Ｖｇ１、Ｖｇ２、Ｖｇｎ）に送出する。また、ΔＶｏ１＜Ｖｒｅｆ_ＰＫの場合、振幅一定制御部４９から出力Ｖｏ１の振幅を大きくする制御信号を、差動増幅振幅調整部４２、４３、４４のＶｇ１、Ｖｇ２、Ｖｇｎに送出する。以後、ΔＶｏ１＝Ｖｒｅｆ_ＰＫになるまで同様の処理を繰り返し、必要とする出力Ｖｏ１の振幅値に一定制御する。なお、振幅一定制御部２７からの制御信号がＶｇ１、Ｖｇ２、Ｖｇｎに送出されるまで、Ｖｇ１、Ｖｇ２、Ｖｇｎには初期電圧が供給されている。なお、差動増幅振幅調整部の振幅調整部の詳細な動作説明については、前述したものと同様であるため割愛する。
【００９７】
電圧制御部５０において、まず、Ｖｄｃ１とＶｒｅｆ_１の差分であるΔＶｄｃ１を抽出する。このとき、Ｖｒｅｆ_１を必要とする差動増幅振幅調整部４２の出力ＤＣレベルの値に設定する。このΔＶｄｃ１を補正するような制御信号をＶＤＤ１端子に送出する。この制御信号により、差動増幅振幅調整部４２の電源電圧もしくは内部電圧を調整する。以降、電圧制御部５１、電圧制御部５２においても同様な制御を行う。なお、差動増幅振幅調整部の電源電圧調整部の詳細な動作説明については、前述したものと同様であるため割愛する。
【００９８】
この構成を用いれば、Ｖｇ１、Ｖｇ２、Ｖｇｎへの制御信号により必要とする出力Ｖｏ１の振幅値に一定に制御することが可能となる。また、出力Ｖｏ１が線形の場合出力Ｖｏ１の振幅値を一定制御する際、入力振幅のダイナミックレンジを図１０の構成のｎ倍に拡大することができる。また、差動増幅振幅調整部の１段ごとに出力の直流電圧の補正を行うことにより、図１０の構成に比べ、入力での直流電圧のずれ幅及び増幅部内部で起こる直流電圧のずれ幅の許容範囲をより拡大することができる。
【００９９】
このように、本実施の形態では、ピーク検出部において、増幅部出力１の信号のピークを検出し、また出力ＤＣモニタｎにおいて増幅部出力１の直流電圧を抽出し、これら２つの信号を振幅一定制御部に送出し、振幅一定制御部において必要とする増幅部出力信号の振幅値に一定に制御するための信号を生成し、この信号を各差動増幅振幅調整部の振幅調整端子に送出し制御することにより、差動増幅振幅調整部の振幅調整幅内において入力信号の振幅変動に対して、増幅部の出力信号の振幅値を一定に制御することができる。
【０１００】
また、出力ＤＣモニタ部１〜ｎにおいて差動増幅振幅調整部１〜ｎの各出力の直流電圧を抽出し、これら信号を電圧制御部１〜ｎに送出し、電圧制御部１〜ｎにおいて必要とする直流電圧に一定に制御するための信号を生成し、この信号を差動増幅振幅調整部１〜ｎの各電源電圧調整端子に送出し制御することにより、各差動増幅振幅調整部の電圧調整幅内において、入力での直流電圧のずれ及び増幅部内で起こる直流電圧のずれに対して、電圧ずれを補正し増幅部の出力信号の直流電圧値を一定に制御することができる。
さらに、増幅部内部の差動増幅振幅調整部の回路構成を簡素化することにより、駆動電圧の低電圧化が可能となる。
【０１０１】
この実施の形態３でも、前述した各実施の形態と同様に、図６に示すように、ＡＧＣ回路を光受信装置並びに光伝送システムに使用することができる。このように、光受信装置８４内のＡＧＣ回路８６に、実施の形態３によるＡＧＣ回路を盛り込むことにより、図６に示す光伝送システムの伝送特性を安定的に高品質にすることができる。
【０１０２】
（実施の形態４）
図１６は、本発明の実施の形態４におけるＡＧＣ回路の構成図である。また、図１７〜図１９に、周辺構成を含む差動増幅振幅調整部の回路図と動作波形図を示す。以下、図１６及び図１７〜図１９に基づいて構成及び動作を説明する。なお、図１６及び図１７〜図１９は、この実施の形態４が理解できる程度に概略的に示してあるに過ぎず、したがって、本発明を図１６及び図１７〜図１９の構成及び動作に限定するものではない。
【０１０３】
図１６に示すように、本発明の実施の形態４におけるＡＧＣ回路は、増幅部５１と、振幅一定制御部５９と、電圧制御部６０とで構成され、増幅部５１には、差動増幅部５２、５３と、差動増幅振幅調整部５４と、第１のピーク検出部５５と、第１の出力ＤＣモニタ部５６と、第２のピーク検出５７と、第２の出力ＤＣモニタ５８とを備えている。
【０１０４】
増幅部５１に入力される信号入力１（以降、Ｉｎ１）又は入力２（以降、Ｉｎ２）は、差動増幅部５２、５３、差動増幅振幅調整部５４を通った後、出力１（以降、出力Ｖｏ１）及び出力２（以降、出力Ｖｏ２）として出力される。ピーク検出部５５では、出力Ｖｏ１の振幅のピーク値を検出し、検出信号（以降、Ｖｐｋ１）を振幅一定制御部５９に送出する。同様に、ピーク検出５７では、出力Ｖｏ２の振幅のピーク検出値を検出し、検出信号（以降、Ｖｐｋ２）を振幅一定制御部５９に送出する。また、出力ＤＣモニタ部５６では、出力Ｖｏ１の直流電圧成分を検出し、検出信号（以降、Ｖｄｃ１）を振幅一定制御部５９に送出する。同様に、出力ＤＣモニタ５８では、出力Ｖｏ２の直流電圧成分を検出し、検出信号（以降、Ｖｄｃ２）を振幅一定制御部５９に送出する。同時に、出力ＤＣモニタ部５６、５８は、Ｖｄｃ１及びＶｄｃ２を電圧制御部６０にも送出する。
【０１０５】
ここで、振幅一定制御部５９では、入力されたＶｐｋ１及びＶｄｃ１の差分（以降、ΔＶｏ１）を抽出し、外部から入力される基準電圧（以降、Ｖｒｅｆ１）と比較する。また、振幅一定制御部５９では、入力されたＶｐｋ２及びＶｄｃ２の差分（以降、ΔＶｏ２）を抽出し、外部から入力される基準電圧（以降、Ｖｒｅｆ１）と比較する。このとき、Ｖｒｅｆ１は、必要とする出力Ｖｏ１及び出力Ｖｏ２の振幅の半分の値に設定する。
【０１０６】
ΔＶｏ１＞Ｖｒｅｆ１の場合、振幅一定制御部５９から出力Ｖｏ１の振幅を小さくする制御信号を、差動増幅振幅調整部５４の振幅調整端子１（以降、Ｖｇ１）に送出する。また、ΔＶｏ１＜Ｖｒｅｆ１の場合、振幅一定制御部５９から出力Ｖｏ１の振幅を大きくする制御信号を、差動増幅振幅調整部５４のＶｇ１に送出する。以後、ΔＶｏ１＝Ｖｒｅｆ１になるまで同様の処理を繰り返し、必要とする出力Ｖｏ１の振幅値に一定制御する。また、出力Ｖｏ２の振幅値を一定に制御する場合も同様な処理が行われ、制御信号を差動増幅振幅調整部５４の振幅調整端子２（以降、Ｖｇ２）に送出する。
なお、振幅一定制御部５９からの制御信号がＶｇ１及びＶｇ２に送出されるまで、Ｖｇ１及びＶｇ２には初期電圧が供給されている。
【０１０７】
また、電圧制御部６０では、入力されたＶｄｃ１及びＶｄｃ２と外部からの入力される基準電圧（以降、Ｖｒｅｆ２）との差分（以降、ΔＶｄｃ１、ΔＶｄｃ２）をそれぞれ抽出する。そして、ΔＶｄｃ１、ΔＶｄｃ２を補正した電圧を差動増幅振幅調整部５４の電源電圧端子（以降、ＶＤＤｎ１、ＶＤＤｎ２）に送出する。
【０１０８】
なお、電圧制御部６０において制御された電圧（以降、ＶＤＤｓ１、ＶＤＤｓ２）がＶＤＤｎ１、ＶＤＤｎ２に送出されるまで、ＶＤＤｎ１、ＶＤＤｎ２には電圧制御部６０内部で生成された初期電圧（ＶＤＤｆ）が供給されている。このとき、Ｖｒｅｆ２の値は、必要とする出力Ｖｏ１及び出力Ｖｏ２の出力ＤＣレベルの値に設定する。
【０１０９】
次に、差動増幅振幅調整部５４の動作について図１７を用いて説明する。
図１７（ａ）は、差動増幅振幅調整部５４の内部回路と、ピーク検出部５５、５７と、出力ＤＣモニタ部５６、５８と、振幅一定制御部５９と、電圧制御部６０との接続関係図を示す。
【０１１０】
差動増幅振幅調整部５４内の振幅調整部は、差動ＦＥＴの２つの負荷抵抗Ｒ１にそれぞれ並列に接続されたＦＥＴ１、ＦＥＴ２で構成されている。振幅調整端子はＦＥＴ１、ＦＥＴ２のゲート端子Ｖｇ１及びＶｇ２である。なお、Ｖｇ１及びＶｇ２には、ＶＤＤとＧＮＤ間に接続されるＲ２及びＲ３の抵抗分圧、及びＲ４及びＲ５の抵抗分圧により、それぞれ初期電圧が供給されており、振幅一定制御部５９の出力制御信号がＶｇ１及びＶｇ２に入力されると同時に、Ｖｇ１及びＶｇ２の電圧はそれぞれ制御信号の値となる。ここで、ＦＥＴ１及びＦＥＴ２の特性は同一のものである。
【０１１１】
振幅一定制御部５９において、Ｖｐｋ１とＶｄｃ１の差分であるΔＶｏ１とＶｒｅｆ１を比較した後、制御信号をＶｇ１に送出する。同時に、Ｖｐｋ２とＶｄｃ２の差分であるΔＶｏ２とＶｒｅｆ１を比較した後、制御信号をＶｇ２に送出する。そして、Ｖｇ１及びＶｇ２に入力された制御信号により、ＦＥＴ１、ＦＥＴ２に流れる電流が変化する。差動電流源ＦＥＴ３に流れる電流をＩ0、ＦＥＴ１が並列接続されている負荷抵抗Ｒ１に流れる電流をＩR1、ＦＥＴ２が並列接続されている負荷抵抗Ｒ１に流れる電流をＩR2、ＦＥＴ１に流れる電流をＩ1、ＦＥＴ２に流れる電流をＩ2とすると、
Ｉ0＝ＩR1＋Ｉ1＋ＩR2＋Ｉ2 ・・・式１９
となる。よって、差動出力信号の最大振幅値ＶL1、ＶL2は、
ＶL1＝２×Ｒ１×ＩR1 ・・・式２０
ＶL2＝２×Ｒ１×ＩR2 ・・・式２１
となる。
【０１１２】
前述したように、ΔＶｏ１、ΔＶｏ２＞Ｖｒｅｆ１の場合、出力Ｖｏ１及び出力Ｖｏ２の振幅を小さくするためには、ＩR1及びＩR2を減らしＩ1及びＩ2を増やすような制御信号をＶｇ１及びＶｇ２に送出すればよく、逆に、ΔＶｏ１、ΔＶｏ２＜Ｖｒｅｆ１の場合、出力Ｖｏ１及び出力Ｖｏ２の振幅を大きくするためには、電流ＩR1及びＩR2を増やしＩ1及びＩ2を減らすような制御信号をＶｇ１及びＶｇ２に送出すればよいことになる。以後、ΔＶｏ１、ΔＶｏ２＝Ｖｒｅｆ１になるまで同様の処理を繰り返すことで、必要とする出力Ｖｏ１及び出力Ｖｏ２の振幅値に一定制御することが可能となる。また、差動増幅振幅調整部５４内の電源電圧調整部は、ＶＤＤｎ１及びＶＤＤｎの２端子である。
【０１１３】
電圧制御部６０において、まず、Ｖｄｃ１とＶｒｅｆ２の差分であるΔＶｄｃ１とＶｄｃ２とＶｒｅｆ２の差分であるΔＶｄｃ２をそれぞれ抽出する。そして、このΔＶｄｃ１及びΔＶｄｃ２を用い、
ＶＤＤｓ１＝ＶＤＤｆ±ΔＶｄｃ１ ・・・式２２
ＶＤＤｓ２＝ＶＤＤｆ±ΔＶｄｃ２ ・・・式２３
という処理を行い、ＶＤＤｆからΔＶｄｃ１及びΔＶｄｃ２を補正したＶＤＤｓ１及びＶＤＤｓ２を生成し、それぞれＶＤＤｎ１、ＶＤＤｎ２に送出する。
以後、Ｖｄｃ１及びＶｄｃ２＝Ｖｒｅｆ２になるまで同様の処理を繰り返すことで、図１７（ｂ）に示すように、必要とする出力Ｖｏ１及び出力Ｖｏ２の出力ＤＣレベルに一定制御することが可能となる。
【０１１４】
次に、他の例による差動増幅振幅調整部５４の動作について図１８を用いて説明する。
図１８（ａ）は、差動増幅振幅調整部５４の内部回路と、ピーク検出部５５、５７と、出力ＤＣモニタ部５６、５８と、振幅一定制御部５９と、電圧制御部６０との接続関係図を示す。
差動増幅振幅調整部５４内の振幅調整部は、差動ＦＥＴの２つの負荷抵抗Ｒ１にそれぞれ並列に接続されたＦＥＴ１、ＦＥＴ２で構成されている。振幅調整端子はＦＥＴ１、ＦＥＴ２のゲート端子Ｖｇ１及びＶｇ２である。なお、Ｖｇ１及びＶｇ２には、ＶＤＤとＧＮＤ間に接続されるＲ３及びＲ４の抵抗分圧、及びＲ５及びＲ６の抵抗分圧により、初期電圧がそれぞれ供給されており、振幅一定制御部５９の出力制御信号がＶｇ１及びＶｇ２に入力されると同時に、Ｖｇ１及びＶｇ２の電圧はそれぞれ制御信号の値となる。ここで、ＦＥＴ１及びＦＥＴ２の特性は同一のものである。以降、振幅一定制御の動作については、前述した動作と同様であるため割愛する。
【０１１５】
また、差動増幅振幅調整部５４内の電源電圧調整部は、図１８（ａ）中の２個のＲ２にそれぞれ並列接続されたＦＥＴ３及びＦＥＴ４のゲート端子ＶＤＤｎ１及びＶＤＤｎ２である。なお、ＶＤＤｎ１及びＶＤＤｎ２には、ＶＤＤとＧＮＤ間に接続されるＲ７及びＲ８の抵抗分圧、及びＲ９及びＲ１０の抵抗分圧により、初期電圧がそれぞれ供給されており、電圧制御部６０の出力制御信号がＶＤＤｎ１及びＶＤＤｎ２に入力されると同時に、ＶＤＤｎ１及びＶＤＤｎ２の電圧はそれぞれ制御信号の値となる。ここで、ＦＥＴ３及びＦＥＴ４の特性は同一のものである。
【０１１６】
電圧制御部６０において、まず、Ｖｄｃ１とＶｒｅｆ２の差分であるΔＶｄｃ１とＶｄｃ２とＶｒｅｆ２の差分であるΔＶｄｃ２をそれぞれ抽出する。このΔＶｄｃ１及びΔＶｄｃ２を補正するような制御信号をＶＤＤｎ１及びＶＤＤｎ２端子にそれぞれ送出する。これら制御信号により、ＦＥＴ３及びＦＥＴ４の電流を調整し差動増幅振幅調整部の内部電圧を調整する。
【０１１７】
差動電流源ＦＥＴ５に流れる電流をＩ0、ＦＥＴ１が並列接続される負荷抵抗Ｒ１に流れる電流をＩR1、ＦＥＴ２が並列接続される負荷抵抗Ｒ１に流れる電流をＩR2、ＦＥＴ１に流れる電流をＩ1、ＦＥＴ２に流れる電流をＩ2、ＦＥＴ３が並列接続されるＲ２に流れる電流をＩR3、ＦＥＴ４が並列接続されるＲ２に流れる電流をＩR4、ＦＥＴ３に流れる電流をＩ3、ＦＥＴ４に流れる電流をＩ4とした場合、
Ｉ0＝ＩR1＋ＩR2＋Ｉ1＋Ｉ2＝ＩR3＋ＩR4＋Ｉ3＋Ｉ4 ・・・式２４
という関係が成り立つ。
【０１１８】
また、電圧制御部６０の制御信号がＶＤＤｎ１及びＶＤＤｎ２端子に送出される前の図１８中の点Ｖ１及びＶ２の直流電圧値Ｖ１［Ｖ］、Ｖ２［Ｖ］は、
Ｖ１［Ｖ］＝ＶＤＤ−ＩR3×Ｒ２ ・・・式２５
Ｖ２［Ｖ］＝ＶＤＤ−ＩR4×Ｒ２ ・・・式２６
となる。このＶＤＤは差動増幅振幅調整部５４の電源電圧である。
【０１１９】
式２５及び式２６からＶ１及びＶ２の電圧を調整するには電流ＩR3及びＩR4を調整すればよい。これにより、Ｖｄｃ１及びＶｄｃ２の値も変化しΔＶｄｃ１及びΔＶｄｃ２を補正することができる。Ｖｄｃ１、Ｖｄｃ２＞Ｖｒｅｆ２の場合は、電流ＩR3及びＩR4を増やすような制御信号をＶＤＤｎ１及びＶＤＤｎ２端子にそれぞれ送出すればよく、Ｖｄｃ１、Ｖｄｃ２＜Ｖｒｅｆ２の場合は、逆に、電流ＩR3及びＩR4を減らすような制御信号をＶＤＤｎ１及びＶＤＤｎ２端子にそれぞれ送出すればよい。このとき、式２４の関係は保たなければならない。
以後、Ｖｄｃ１、Ｖｄｃ２＝Ｖｒｅｆ２となるまで同様の処理を繰り返すことで、図１８（ｂ）に示すように、必要とする出力Ｖｏ１及び出力Ｖｏ２の出力ＤＣレベルに一定制御することが可能となる。
【０１２０】
次に、更に他の例による差動増幅振幅調整部５４の動作について図１９を用いて説明する。
図１９（ａ）は、差動増幅振幅調整部５４の内部回路と、ピーク検出部５５、５７と、出力ＤＣモニタ部５６、５８と、振幅一定制御部５９と、電圧制御部６０との接続関係図を示す。
差動増幅振幅調整部５４内の振幅調整部は、差動ＦＥＴの２つの負荷抵抗Ｒ１にそれぞれ並列に接続されたＦＥＴ１、ＦＥＴ２で構成されている。振幅調整端子はＦＥＴ１、ＦＥＴ２のゲート端子Ｖｇ１及びＶｇ２である。なお、Ｖｇ１及びＶｇ２には、ＶＤＤとＧＮＤ間に接続されるＲ３及びＲ４の抵抗分圧、及びＲ５及びＲ６の抵抗分圧により、初期電圧がそれぞれ供給されており、振幅一定制御部５９の出力制御信号がＶｇ１及びＶｇ２に入力されると同時に、Ｖｇ１及びＶｇ２の電圧はそれぞれ制御信号の値となる。ここで、ＦＥＴ１及びＦＥＴ２の特性は同一のものである。以降、振幅一定制御の動作については、前述した動作と同様であるため割愛する。
【０１２１】
また、差動増幅振幅調整部５４内の電源電圧調整部は、図１９（ａ）中の２個のＲ２にそれぞれ並列接続されたＦＥＴ３及びＦＥＴ４のゲート端子ＶＤＤｎ１及びＶＤＤｎ２である。なお、ＶＤＤｎ１及びＶＤＤｎ２には、ＶＤＤとＧＮＤ間に接続されるＲ７及びＲ８の抵抗分圧、及びＲ９及びＲ１０の抵抗分圧により、初期電圧がそれぞれ供給されており、電圧制御部６０の出力制御信号がＶＤＤｎ１及びＶＤＤｎ２に入力されると同時に、ＶＤＤｎ１及びＶＤＤｎ２の電圧はそれぞれ制御信号の値となる。ここで、ＦＥＴ３及びＦＥＴ４は同一の特性のものである。
【０１２２】
電圧制御部６０において、まず、Ｖｄｃ１とＶｒｅｆ２の差分であるΔＶｄｃ１とＶｄｃ２とＶｒｅｆ２の差分であるΔＶｄｃ２をそれぞれ抽出する。このΔＶｄｃ１及びΔＶｄｃ２を補正するような制御信号をＶＤＤｎ１及びＶＤＤｎ２端子にそれぞれ送出する。これら制御信号により、ＦＥＴ３及びＦＥＴ４の電流を調整し差動増幅振幅調整部５４の内部電圧を調整する。
【０１２３】
ソースフォロワ部Ｓ１の電流源ＦＥＴ５に流れる電流をＩ0、ソースフォロワ部Ｓ２の電流源ＦＥＴ６に流れる電流をＩ1、ソースフォロワ部Ｓ１内の抵抗Ｒ２に流れる電流をＩ2、ソースフォロワ部Ｓ２内の抵抗Ｒ２に流れる電流をＩ3、ＦＥＴ３に流れる電流をＩ4、ＦＥＴ４に流れる電流をＩ5とすると、ＦＥＴ５とＦＥＴ６の特性が同一の場合、
Ｉ0＝Ｉ2＋Ｉ4＝Ｉ3＋Ｉ5＝Ｉ1 ・・・式２７
という関係が成り立つ。この電流Ｉ2及びＩ3を調整すると、出力Ｖｏ１及び出力Ｖｏ２の直流電圧値が調整することから、ΔＶｄｃ１及びΔＶｄｃ２の補正を行うためには式２７の関係を保つ範囲でＩ2及びＩ3を調整すればよいことが分かる。
【０１２４】
Ｖｄｃ１、Ｖｄｃ２＞Ｖｒｅｆ２の場合は、電流Ｉ2及びＩ3を増やすような制御信号をＶＤＤｎ１及びＶＤＤｎ２端子にそれぞれ送出すればよく、Ｖｄｃ１、Ｖｄｃ２＜Ｖｒｅｆ２の場合は、逆に、電流Ｉ2及びＩ3を減らすような制御信号をＶＤＤｎ１及びＶＤＤｎ２端子にそれぞれ送出すればよい。
以後、Ｖｄｃ１、Ｖｄｃ２＝Ｖｒｅｆ２となるまで同様の処理を繰り返すことで、必要とする出力Ｖｏ１及び出力Ｖｏ２の出力ＤＣレベルに一定制御することが可能となる。
【０１２５】
以上、図１７〜図１９について動作説明をしたが、いずれも差動増幅振幅調整部５４の振幅調整部の回路構成は図２に示したものである。差動増幅振幅調整部５４の振幅調整部の回路構成としては、図３に示したものもある。この回路構成に置き換えた場合でも、出力Ｖｏ１及び出力Ｖｏ２の振幅値を同一に一定制御する動作としては、実施の形態３で述べてきた動作と同じであるため割愛する。
【０１２６】
次に、図２０に示す構成について説明をする。この構成では、増幅部５１内が全て差動増幅振幅調整部５２、５３、５４で構成されているが、この構成に限定するものではない。また、この差動増幅振幅調整部５２、５３、５４の振幅調整部の回路構成は、図２、図３で示すいずれかのものである。また、この差動増幅振幅調整部５２、５３、５４の電源電圧調整部の回路構成は、図１７、図１８、図１９で示すいずれかのものである。
【０１２７】
図２０に示すＡＧＣ回路は、増幅部５１と、振幅一定制御部６３と、電圧制御部６４、６５、６６とを備えている。そして、増幅部５１には、差動増幅振幅調整部５２、５３、５４と、ピーク検出部５５、５７と、出力ＤＣモニタ部５６、５８〜６２とを備えている。
【０１２８】
増幅部５１に入力される信号入力１（以降、Ｉｎ１）又は入力２（以降、Ｉｎ２）は、差動増幅振幅調整部５２、５３、及び差動増幅振幅調整部ｎ５４を通った後、出力１（以降、出力Ｖｏ１）及び出力２（以降、出力Ｖｏ２）として出力される。ピーク検出部５５では、出力Ｖｏ１の振幅のピーク値を検出し、検出信号（以降、Ｖｐｋ１）を振幅一定制御部６３に送出する。同時に、ピーク検出部５７では、出力Ｖｏ２の振幅のピーク値を検出し、検出信号（以降、Ｖｐｋ２）を振幅一定制御部６３に送出する。出力ＤＣモニタ部（１１）５６、出力ＤＣモニタ部（１２）５８、出力ＤＣモニタ（２１）５９、出力ＤＣモニタ（２２）６０、出力ＤＣモニタ（ｎ１）６１、出力ＤＣモニタ（ｎ２）６２では、差動増幅振幅調整部５２、差動増幅振幅調整部５３、差動増幅振幅調整部ｎ５４のそれぞれの出力信号の直流電圧成分を検出し、検出信号（以降、Ｖｄｃ１１、Ｖｄｃ１２、Ｖｄｃ２１、Ｖｄｃ２２、Ｖｄｃｎ１、Ｖｄｃｎ２）をそれぞれ電圧制御部６４、電圧制御部６５、電圧制御部６６にそれぞれ送出する。また出力ＤＣモニタ（ｎ１）６１、出力ＤＣモニタ（ｎ２）６２は、Ｖｄｃｎ１及びＶｄｃｎ２を振幅一定制御部６３にもそれぞれ送出する。
【０１２９】
ここで、振幅一定制御部６３では、入力されたＶｐｋ１及びＶｄｃｎ１の差分（以降、ΔＶｏ１）とＶｐｋ２及びＶｄｃｎ２の差分（以降、ΔＶｏ２）をそれぞれ抽出し、外部から入力される基準電圧（以降、Ｖｒｅｆ_ＰＫ）と比較する。このときＶｒｅｆ_ＰＫは、必要とする出力Ｖｏ１及び出力Ｖｏ２の振幅の半分の値に設定する。ΔＶｏ１、ΔＶｏ２＞Ｖｒｅｆ_ＰＫの場合、振幅一定制御部６３から出力Ｖｏ１及び出力Ｖｏ２の振幅を小さくする制御信号を、差動増幅振幅調整部５２、５３、ｎ５４の振幅調整端子（以降、Ｖｇ１１、Ｖｇ１２、Ｖｇ２１、Ｖｇ２２、Ｖｇｎ１、Ｖｇｎ２）にそれぞれ送出する。また、ΔＶｏ１、ΔＶｏ２＜Ｖｒｅｆ_ＰＫの場合、振幅一定制御部６３から出力Ｖｏ１及び出力Ｖｏ２の振幅を大きくする制御信号を、差動増幅振幅調整部５２、５３、ｎ５４のＶｇ１１、Ｖｇ１２、Ｖｇ２１、Ｖｇ２２、Ｖｇｎ１、Ｖｇｎ２にそれぞれ送出する。以後、ΔＶｏ１、ΔＶｏ２＝Ｖｒｅｆ_ＰＫになるまで同様の処理を繰り返し、必要とする出力Ｖｏ１及び出力Ｖｏ２の振幅値に一定制御する。
【０１３０】
なお、振幅一定制御部６３からの制御信号がＶｇ１１、Ｖｇ１２、Ｖｇ２１、Ｖｇ２２、Ｖｇｎ１、Ｖｇｎ２にそれぞれ送出されるまで、Ｖｇ１１、Ｖｇ１２、Ｖｇ２１、Ｖｇ２２、Ｖｇｎ１、Ｖｇｎ２には初期電圧が供給されている。なお差動増幅振幅調整部の振幅調整部の詳細な動作説明については、前述したものと同様であるため割愛する。
【０１３１】
次に、電圧制御部６４において、まず、Ｖｄｃ１１とＶｒｅｆ_１の差分であるΔＶｄｃ１１とＶｄｃ１２とＶｒｅｆ_１の差分であるΔＶｄｃ１２をそれぞれ抽出する。このとき、Ｖｒｅｆ_１を必要とする差動増幅振幅調整部５２の出力ＤＣレベルの値に設定する。このΔＶｄｃ１１及びΔＶｄｃ１２を補正するような制御信号をＶＤＤ１１及びＶＤＤ１２端子にそれぞれ送出する。これら制御信号により、差動増幅振幅調整部５２の電源電圧もしくは内部電圧を調整する。以降、電圧制御部６５、電圧制御部ｎ６６においても同様な制御を行う。なお差動増幅振幅調整部の電源電圧調整部の詳細な動作説明については、前述したものと同様であるため割愛する。
【０１３２】
この構成を用いれば、Ｖｇ１１、Ｖｇ１２、Ｖｇ２１、Ｖｇ２２、Ｖｇｎ１、Ｖｇｎ２への制御信号により必要とする出力Ｖｏ１及び出力Ｖｏ２の振幅値に一定に制御することが可能となる。また、出力Ｖｏ１及び出力Ｖｏ２が線形の場合出力Ｖｏ１及び出力Ｖｏ２の振幅値を一定制御する際、入力振幅のダイナミックレンジを図１６の構成のｎ倍に拡大することができる。
【０１３３】
また、差動増幅振幅調整部の１段ごとに出力の直流電圧の補正を行うことにより、図１６の構成に比べ、入力での直流電圧のずれ幅及び増幅部内部で起こる直流電圧のずれ幅の許容範囲をより拡大することができる。
【０１３４】
このように、本実施の形態４では、ピーク検出部５５、５７において、増幅部出力１及び増幅部出力２の信号のピークをそれぞれ検出し、また、出力ＤＣモニタ６１、６２において増幅部出力１及び出力２の直流電圧をそれぞれ抽出し、これら４つの信号を振幅一定制御部６３に送出し、振幅一定制御部６３において必要とする増幅部の２つの出力信号を同一振幅値に一定に制御するための信号を生成し、この信号を各差動増幅振幅調整部の振幅調整端子に送出し制御することにより、差動増幅振幅調整部の振幅調整幅内において入力信号の振幅変動に対して、増幅部の２つの出力信号を同一幅値に一定に制御することができる。
【０１３５】
また、出力ＤＣモニタ部５６、５８〜６０において各差動増幅振幅調整部５２、５３の各出力の直流電圧をそれぞれ抽出し、これら信号を電圧制御部６４、６５にそれぞれ送出し、電圧制御部６４、６５において必要とする直流電圧に一定に制御するための信号を生成し、この信号を差動増幅振幅調整部５２、５３の各電源電圧調整端子に送出し制御することにより、各差動増幅振幅調整部の電圧調整幅内において、入力での直流電圧のずれ及び増幅部内で起こる直流電圧のずれに対して、電圧ずれを補正し増幅部の２つの出力信号の直流電圧値を同一電圧値に一定に制御することができる。さらに、増幅部内部の差動増幅振幅調整部の回路構成を簡素化することにより、駆動電圧の低電圧化が可能となる。
【０１３６】
また、この実施の形態４でも、前述した各実施の形態と同様に、図６に示すように、ＡＧＣ回路を光受信装置並びに光伝送システムに使用することができる。このように、光受信装置８４内のＡＧＣ回路８６に、実施の形態４によるＡＧＣ回路を盛り込むことにより、図６に示す光伝送システムの伝送特性を安定的に高品質にすることができる。
【０１３７】
【発明の効果】
以上述べてきたように、本発明に係るＡＧＣ回路及び光受信装置並びに光伝送システムによれば、振幅調整部の回路構成を簡素化することによる駆動電圧の低電圧化を可能にし、かつ入力信号の振幅変動に対して出力信号の振幅値を一定に制御することができる。
また、差動増幅振幅調整部の振幅調整幅内において、入力信号の振幅変動に対して、増幅部の２つの出力信号の振幅を同一振幅値で一定に制御することができるという効果が得られる。
また、入力での直流電圧のずれ及び増幅部内部で起こる直流電圧のずれを補正し、増幅部出力信号の直流電圧値を一定に制御することができるという効果が得られる。
さらに、光伝送システムの伝送特性を安定的に高品質にすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるＡＧＣ回路の構成を示すブロック図
【図２】図１の差動増幅振幅調整部２４の内部回路（周辺構成を含む）と動作波形を示す図
【図３】図１の他の例による差動増幅振幅調整部２４の内部回路（周辺構成を含む）と動作波形を示す図
【図４】図１のさらに他に例による差動増幅振幅調整部２４の内部回路（周辺構成を含む）と動作波形を示す図
【図５】本発明の実施の形態１におけるＡＧＣ回路の他の構成例を示すブロック図
【図６】本発明のＡＧＣ回路を光受信装置内に用いた光伝送システムの構成図
【図７】本発明の実施の形態２におけるＡＧＣ回路の構成を示すブロック図
【図８】図７の差動増幅振幅調整部３４の内部回路（周辺構成を含む）と動作波形を示す図
【図９】本発明の実施の形態２におけるＡＧＣ回路の他の構成例を示すブロック図
【図１０】本発明の実施の形態３におけるＡＧＣ回路の構成を示すブロック図
【図１１】図１０の差動増幅振幅調整部４４の内部回路（周辺構成を含む）と動作波形を示す図
【図１２】図１０の他に例による差動増幅振幅調整部４４の内部回路（周辺構成を含む）と動作波形を示す図
【図１３】図１０の更に他に例による差動増幅振幅調整部４４の内部回路（周辺構成を含む）と動作波形を示す図
【図１４】図１０の更に他に例による差動増幅振幅調整部４４の内部回路（周辺構成を含む）と動作波形を示す図
【図１５】本発明の実施の形態３におけるＡＧＣ回路の他の構成例を示すブロック図
【図１６】本発明の実施の形態４におけるＡＧＣ回路の構成を示すブロック図
【図１７】図１６の差動増幅振幅調整部５４の内部回路（周辺構成を含む）と動作波形を示す図
【図１８】図１６の他の例による差動増幅振幅調整部５４の内部回路（周辺構成を含む）と動作波形を示す図
【図１９】図１６の更に他の例による差動増幅振幅調整部５４の内部回路（周辺構成を含む）と動作波形を示す図
【図２０】本発明の実施の形態４におけるＡＧＣ回路の他の構成例を示すブロック図
【図２１】従来のＡＧＣ回路の構成を示すブロック図である。
【符号の説明】
２１、３１、４１、５１ 増幅部
２２、２３、３２、３３、４２、４３、４５、５２、５３ 差動増幅部（差動増幅振幅調整部）
２４、３４、４４、５４ 差動増幅振幅調整部
２５、３５、３７、５５、５７ ピーク検出部
２６、３６、３８、４６、５６、５８〜６２ 出力ＤＣモニタ部
２７、３９、４７、５９ 振幅一定制御部
４８、５０、５１、６０、６４、６５、６６ 電圧制御部
８１ 光送信装置
８２ 光増幅装置
８３ 光伝送路
８４ 光受信装置
８５ 光電気変換部
８６ ＡＧＣ回路
８７ クロック再生部
８８ タイミング抽出部
８９ 識別再生部
Claims (20)
- 第１と第２の入力信号の電位差を増幅して相補的な第１と第２の出力信号を出力する縦続接続された複数段の差動増幅部と、
前記複数段の差動増幅部から出力される第１と第２の出力信号の電位差を増幅して出力する相補的な第１と第２の出力信号の振幅を振幅制御信号に基づいて調整する振幅調整機能を有する差動増幅振幅調整部と、
前記差動増幅振幅調整部から出力される第１又は第２の出力のいずれかの出力振幅のピーク値を検出するピーク検出部と、
前記ピーク検出部によりピーク値を検出する差動増幅振幅調整部の出力の直流電圧成分を検出する出力直流成分モニタ部と、
前記ピーク検出部からの検出値と前記出力直流成分モニタ部からの検出値との差分を抽出して振幅制御基準電圧との比較に基づいて前記差動増幅振幅調整部からの出力の振幅を一定制御する振幅制御信号を前記差動増幅振幅調整部に出力する振幅一定制御部とを、
備えたＡＧＣ回路。 - 前記差動増幅振幅調整部は、差動ＦＥＴと、前記差動ＦＥＴの２つの負荷抵抗と、２つの負荷抵抗にそれぞれ並列接続され前記振幅一定制御部からの振幅制御信号がゲートに入力されることにより負荷抵抗に流れる電流を調整し出力振幅を調整する電流源ＦＥＴとを備えている請求項１に記載のＡＧＣ回路。
- 前記電流源ＦＥＴにそれぞれ直列接続される抵抗を更に備え、前記電流源ＦＥＴと前記抵抗との直列接続体が前記負荷抵抗にそれぞれ並列接続されている請求項２に記載のＡＧＣ回路。
- 前記複数段の差動増幅部は、前記振幅一定制御部からそれぞれ出力される各振幅制御信号に基づいて出力信号の振幅を調整する振幅調整機能を有する差動増幅振幅調整部によりそれぞれ構成される請求項１から３のいずれか１つに記載のＡＧＣ回路。
- 前記ピーク検出部を第１のピーク検出部、前記出力直流成分モニタ部を第１の出力直流成分モニタ部とし、これら第１のピーク検出部と第１の出力直流成分モニタ部とは異なる差動増幅振幅調整部から出力される他の出力の出力振幅のピーク値と直流電圧成分をそれぞれ検出する第２のピーク検出部と第２の出力直流成分モニタ部を更に備え、
前記振幅一定制御部は、前記振幅制御信号を第１の振幅制御信号とし、前記第２のピーク検出部からの検出値と前記第２の出力直流成分モニタ部からの検出値との差分を抽出して振幅制御基準電圧との比較に基づいて前記差動増幅振幅調整部からの出力の振幅を一定制御する振幅制御信号を第２の振幅制御信号として、前記差動増幅振幅調整部に出力するとともに、
前記差動増幅振幅調整部は、前記振幅一定制御部からの第１の振幅制御信号に基づいて振幅制御された第１の出力を送出するとともに、前記振幅一定制御部からの第２の振幅制御信号に基づいて振幅制御された第２の出力を送出するよう構成されている請求項１から４のいずれか１つに記載のＡＧＣ回路。 - 前記出力直流成分モニタ部からの検出値と電源電圧制御基準電圧との差分に応じた制御された電圧を前記差動増幅振幅調整部に供給する電圧制御部を更に備えた請求項１から５のいずれか１つに記載のＡＧＣ回路。
- 前記差動増幅振幅調整部は、電源電圧端子と２つの負荷抵抗間に接続された１個の抵抗と、前記抵抗に並列接続された１個のＦＥＴとを更に備えた請求項２に記載のＡＧＣ回路。
- 前記電圧制御部は、前記出力直流成分モニタ部からの検出値に基づいて制御された電圧を前記差動増幅振幅調整部のＦＥＴのゲートに供給するよう構成されている請求項７に記載のＡＧＣ回路。
- 前記差動増幅振幅調整部は、電源電圧端子と２つの負荷抵抗間にそれぞれ接続された２個の抵抗と、前記２個の抵抗にそれぞれ並列接続された２個のＦＥＴ及び２個の容量とを更に備えた請求項８に記載のＡＧＣ回路。
- 前記電圧制御部は、前記出力直流成分モニタ部からの検出値に基づいて制御された電圧を前記差動増幅振幅調整部の２個のＦＥＴのゲートにそれぞれ供給するよう構成されている請求項９に記載のＡＧＣ回路。
- 前記差動増幅振幅調整部は、前記電流源ＦＥＴにそれぞれソースフォロワ部を備え、各ソースフォロワ部は、第１のＦＥＴと、電流源ＦＥＴとして機能する第２のＦＥＴと、前記第１のＦＥＴのソース端子と前記第２のＦＥＴのドレイン端子間に接続された、１個の抵抗と前記抵抗に並列接続された１個の第３のＦＥＴとを有するよう構成されている請求項２に記載のＡＧＣ回路。
- 前記電圧制御部は、前記出力直流成分モニタ部からの検出値に基づいて制御された電圧を前記差動増幅振幅調整部の各ソースフォロワ部内の第３のＦＥＴのゲートにそれぞれ供給するよう構成されている請求項１１に記載のＡＧＣ回路。
- 前記出力直流成分モニタ部と前記電圧制御部は、各差動増幅振幅調整部に対応してそれぞれ複数備えられるとともに、各出力直流成分モニタ部は、対応する各差動増幅振幅調整部の出力の直流電圧成分を検出し、各電圧制御部は、各出力直流成分モニタ部からの検出値と各振幅制御基準電圧との比較に基づいた振幅制御信号を対応する差動増幅振幅調整部にそれぞれ出力するよう構成されている請求項４に記載のＡＧＣ回路。
- 前記第１の出力直流成分モニタ部からの検出値と電源電圧制御基準電圧との差分に応じた電圧を第１の電圧とし、前記第２の出力直流成分モニタ部からの検出値と電源電圧制御基準電圧との差分に応じた電圧を第２の電圧として、前記差動増幅振幅調整部に供給する電圧制御部を更に備え、
前記差動増幅振幅調整部は、前記電圧制御部からの第１の電圧と前記振幅一定制御部からの第１の振幅制御信号に基づいて振幅制御された第１の出力を送出するとともに、前記電圧制御部からの第２の電圧と前記振幅一定制御部からの第２の振幅制御信号に基づいて振幅制御された第２の出力を送出するよう構成されている請求項１３に記載のＡＧＣ回路。 - 前記電圧制御部は、前記第１と第２の出力直流成分モニタ部からの検出値に基づいて個別に制御された電圧を前記差動増幅振幅調整部の２個の負荷抵抗にそれぞれ供給するよう構成されている請求項１４に記載のＡＧＣ回路。
- 前記電圧制御部は、前記第１と第２の出力直流成分モニタ部からの検出値に基づいて個別に制御された電圧を前記差動増幅振幅調整部の２個のＦＥＴのゲートにそれぞれ供給するよう構成されている請求項１４に記載のＡＧＣ回路。
- 前記電圧制御部は、前記第１と第２の出力直流成分モニタ部からの検出値に基づいて個別に制御された電圧を前記差動増幅振幅調整部のソースフォロワ部内の各第３のＦＥＴのゲートにそれぞれ供給するよう構成されている請求項１４に記載のＡＧＣ回路。
- 前記複数段の差動増幅部は、前記振幅一定制御部からそれぞれ出力される各振幅制御信号に基づいて出力信号の振幅を調整する振幅調整機能を有する差動増幅振幅調整部によりそれぞれ構成されるとともに、当該複数段の各差動増幅振幅調整部に対応して、各差動増幅振幅調整部から出力される第１と第２の出力の直流電圧成分をそれぞれ検出する第１と第２の出力直流成分モニタ部と、対応する第１の出力直流成分モニタ部からの検出値と電源電圧制御基準電圧との差分に応じた電圧を第１の電圧とし、対応する第２の出力直流成分モニタ部からの検出値と電源電圧制御基準電圧との差分に応じた電圧を第２の電圧として、各差動増幅振幅調整部にそれぞれ出力する複数の電圧制御部とを更に備え、複数段の各差動増幅振幅調整部は、対応する電圧制御部からの第１の電圧と前記振幅一定制御部からの第１の振幅制御信号に基づいて振幅制御された第１の出力を送出するとともに、対応する電圧制御部からの第２の電圧と前記振幅一定制御部からの第２の振幅制御信号に基づいて振幅制御された第１の出力を送出するよう構成されている請求項１４に記載のＡＧＣ回路。
- 受信された光信号を電気信号に変換する光電気変換部と、
請求項１から１８のいずれか１つに記載のＡＧＣ回路と、
前記ＡＧＣ回路から出力される電気信号からクロックを再生するクロック再生部と、
前記クロック再生部から再生されたクロックの位相を調整するタイミング抽出部と、
前記タイミング抽出部から出力される位相調整されたクロック信号に基づいて前記ＡＧＣ回路から出力される電気信号を識別する識別再生部とを、
備えた光受信装置。 - 光信号を送信する光送信装置と、
前記光送信装置から送信される光信号を増幅する光増幅装置と、
前記光増幅装置により増幅された光信号を伝送する光伝送路と、
前記光伝送路を介して伝送された光信号を受信する請求項１９に記載の光受信装置とを、
備えた光伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001378033A JP3721125B2 (ja) | 2001-12-12 | 2001-12-12 | Ａｇｃ回路及び光受信装置並びに光伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001378033A JP3721125B2 (ja) | 2001-12-12 | 2001-12-12 | Ａｇｃ回路及び光受信装置並びに光伝送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003179451A JP2003179451A (ja) | 2003-06-27 |
| JP3721125B2 true JP3721125B2 (ja) | 2005-11-30 |
Family
ID=19185868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001378033A Expired - Fee Related JP3721125B2 (ja) | 2001-12-12 | 2001-12-12 | Ａｇｃ回路及び光受信装置並びに光伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3721125B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1954487B (zh) * | 2004-05-13 | 2011-07-13 | Nxp股份有限公司 | 具有负载阻抗校准的平衡混合器 |
| KR100802518B1 (ko) * | 2005-12-08 | 2008-02-12 | 한국전자통신연구원 | 이득 제어 기능을 갖는 트랜스임피던스 전치 증폭기 |
| JP2007174029A (ja) * | 2005-12-20 | 2007-07-05 | Oki Electric Ind Co Ltd | 利得可変回路及びそれを用いた自動利得制御増幅器 |
| KR101735800B1 (ko) * | 2015-04-02 | 2017-05-16 | 한국과학기술원 | 원격으로 바이어스 전류를 제어할 수 있는 제어 회로 및 이를 포함하는 차동 증폭 장치 |
-
2001
- 2001-12-12 JP JP2001378033A patent/JP3721125B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003179451A (ja) | 2003-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5612810A (en) | Optical receiving apparatus | |
| KR0144060B1 (ko) | 등화증폭기 및 이것을 사용한 수신기 및 프리앰프 | |
| US8841972B2 (en) | Electronic device, fiber-optic communication system comprising the electronic device and method of operating the electronic device | |
| US7253679B2 (en) | Operational amplifier and method for canceling offset voltage of operational amplifier | |
| JP2000068945A (ja) | 光受信装置 | |
| EP1006653B1 (en) | Signal amplifying circuit | |
| US7123098B2 (en) | Transimpedance amplifier with differential peak detector | |
| JP2009188499A (ja) | 光バースト受信器及び方法 | |
| US7132882B2 (en) | Amplifier having multiple offset-compensation paths and related systems and methods | |
| CN110582935B (zh) | 在具有多个回放路径的音频系统中进行切换 | |
| US7421213B2 (en) | Optical receiver control device with a switchable bandwidth | |
| JP4853176B2 (ja) | Ｄ級増幅器 | |
| JP3721125B2 (ja) | Ａｇｃ回路及び光受信装置並びに光伝送システム | |
| US6809591B1 (en) | AGC circuit providing control of output signal amplitude and of output signal DC level | |
| JP3551642B2 (ja) | 増幅回路 | |
| JP2007124624A (ja) | Ｄ級増幅器 | |
| EP0981197A1 (en) | Amplifying circuit and optical receiver comprising the same | |
| JP4999774B2 (ja) | 振幅制限増幅回路 | |
| KR100770747B1 (ko) | 디지털 앰프 및 음성 재생 방법 | |
| JP2006311210A (ja) | リミッタアンプ回路 | |
| US20080284518A1 (en) | Overdrive control system | |
| JPH11284444A (ja) | プリアンプ回路およびプリアンプ方法 | |
| JP2734244B2 (ja) | 高周波電力増幅器の出力レベル制御回路 | |
| JP4691127B2 (ja) | 増幅回路 | |
| US20180145577A1 (en) | Asynchronous Clock Pulse Generation in DC-to-DC Converters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050906 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050909 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130916 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |