JP4826960B2 - 負荷インピーダンスの較正手段を備えた平衡形ミクサ - Google Patents

負荷インピーダンスの較正手段を備えた平衡形ミクサ Download PDF

Info

Publication number
JP4826960B2
JP4826960B2 JP2007512665A JP2007512665A JP4826960B2 JP 4826960 B2 JP4826960 B2 JP 4826960B2 JP 2007512665 A JP2007512665 A JP 2007512665A JP 2007512665 A JP2007512665 A JP 2007512665A JP 4826960 B2 JP4826960 B2 JP 4826960B2
Authority
JP
Japan
Prior art keywords
load impedance
switching means
output
balanced circuit
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007512665A
Other languages
English (en)
Other versions
JP2007537647A (ja
Inventor
フィリップ、バール
Original Assignee
エスティー‐エリクソン、ソシエテ、アノニム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エスティー‐エリクソン、ソシエテ、アノニム filed Critical エスティー‐エリクソン、ソシエテ、アノニム
Publication of JP2007537647A publication Critical patent/JP2007537647A/ja
Application granted granted Critical
Publication of JP4826960B2 publication Critical patent/JP4826960B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1433Balanced arrangements with transistors using bipolar transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041Functional aspects of demodulators
    • H03D2200/0088Reduction of intermodulation, nonlinearities, adjacent channel interference; intercept points of harmonics or intermodulation products

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Superheterodyne Receivers (AREA)
  • Transmitters (AREA)
  • Electronic Switches (AREA)

Description

開示の内容
〔発明の分野〕
本発明は、平衡形回路装置に関し、特に、線形化の目的でかかる平衡形回路装置に結合された較正装置に関する。
〔発明の背景〕
無線機器の或る構成部品、例えば、無線変換受信機及び送信機の中には、平衡形回路装置、例えばミクサ又は増幅器回路を備えているものがある。
平衡形回路装置、とりわけ、直接変換又は低−中周波数(IF)変換受信機に用いられる平衡形回路装置は、これらのレイアウトに起因して、非対称及び不平衡状態をもたらす。当業者に知られているように、かかる非対称及び不平衡状態が存在していると、偶数次の非線形性が増大する。これら偶数次の非線形性に起因して、高い偶数次の相互変調が現れ、即ち、関心のある周波数チャンネルに近い2つの強い干渉により、低周波信号ひずみが発生する。この低周波信号ひずみが、復調された望ましい信号が存在する低周波帯に現れている状態では、かかる望ましい信号を信号ひずみ(望ましくない信号ひずみ)から分離することは困難である。
この高い偶数次の相互変調を阻止するためには、平衡形回路装置を高い2次入力インタセプト点(又はIIP2)の達成を可能にする専用装置に結合しなければならない。
かかる専用装置の一例が、とりわけ、特許文献である国際公開第WO02/084859号パンフレットに記載されている。より詳細には、この特許文献は、平衡形回路装置の第1及び第2の出力にそれぞれ結合された第1及び第2の負荷インピーダンス手段を線形化目的で負荷不平衡状態に調整することを目的とする1つ又は2つの「IIP2較正装置」を用いることを記載している。各(IIP2)較正装置は、並列接続されていて、第1及び第2の負荷インピーダンス手段の適正な不平衡状態が、平衡形回路装置のバランスを取るようにチューニングされたスイッチド抵抗器を有している。
平衡形回路装置中に導入される不平衡状態は、僅かなので、その他の性能パラメータ、例えば、利得、ノイズ又は3次入力インタセプト点(又はIIP3)に対するこの不平衡状態の効果を無視できるようになっている。しかしながら、平衡形回路装置の非対称及び不平衡状態は、一般に非常に僅かなので、高い値のスイッチド抵抗器は、導入された不平衡状態を補償するよう互いに並列接続される必要がある。したがって、各平衡形回路装置の入力が、それ自体の(IIP2)較正装置を備えている場合、これら2つの(IIP2)較正装置により占められる領域は、広すぎる。そして、2つの平衡形回路装置出力のうち1つだけが(IIP2)較正装置を備えている場合、その非対称及び不平衡状態は、適正には補償できない。より正確に言えば、これは、負荷への抵抗器の追加によりこの負荷が常時低くなるので、非対称状態を単一の仕方で補償できるに過ぎない。
したがって、本発明の目的は、この状況を改善することにある。
〔発明の概要〕
この目的のため、本発明は、平衡形回路装置の第1の出力及び第2の出力にそれぞれ設けられた第1の負荷インピーダンス手段及び第2の負荷インピーダンス手段を線形化目的に負荷の不平衡状態に調整するよう構成された(IIP2)較正装置を提供する。
この(IIP2)較正装置は、負荷インピーダンス調整手段と第1及び第2の出力との間に挿入されていて、負荷インピーダンス調整手段を第1及び第2の出力のうち選択された一方にのみ選択的に結合するよう構成された結合手段を更に有する。かくして、負荷インピーダンス調整手段を第1の負荷インピーダンス手段か第2の負荷インピーダンス手段か、どちらか一方に並列接続できる。
本発明の(IIP2)較正装置は、別々に考慮され又は組み合わせ状態で考慮される追加の特徴を有するのがよく、かかる特徴としては、とりわけ、次の技術的事項が挙げられる。
−結合手段は、少なくとも、負荷インピーダンス調整手段と第1の出力との間に挿入された第1のスイッチング手段と、負荷インピーダンス調整手段と第2の出力との間に挿入された第2のスイッチング手段とを有するのがよく、第1及び第2のスイッチング手段は、負荷インピーダンス調整手段を第1の出力及び第2の出力のうちの一方にのみ同時に結合するよう構成されている。
−結合手段は、第1のスイッチング手段の上流側(又は下流側)で第1の出力に結合された第1の端子を含む第3のスイッチング手段と、第2のスイッチング手段の上流側(又は下流側)で第2の出力に結合された第1の端子を含む第4のスイッチング手段とを更に有するのがよく、第3のスイッチング手段は、第1のスイッチング手段が「オン」、「オフ」状態にあるとき、それぞれ「オフ」、「オン」状態にあるよう構成され、第4のスイッチング手段は、第2のスイッチング手段が「オン」、「オフ」状態にあるとき、それぞれ「オフ」、「オン」状態にあるように構成されている。かくして、第1の出力及び第2の出力は各々、「オン」状態にある1つのスイッチング手段及び「オフ」状態にある1つのスイッチング手段に常時結合される。
−第3のスイッチング手段及び第4のスイッチング手段は、各々第2の端子を含む疑似スイッチング手段であるのがよく、第2の端子は、互いに結合されている。
−第1のスイッチング手段、第2のスイッチング手段、第3のスイッチング手段及び第4のスイッチング手段の上記状態は、同一の共通信号により制御される。
−負荷インピーダンス調整手段は、補助負荷インピーダンス手段(例えば、抵抗器)に直列接続された制御スイッチ手段を含む少なくとも1つの調整要素を有するのがよい。
−負荷インピーダンス調整手段は、互いに並列接続された少なくとも2つの調整要素を有するのがよく、これら調整要素の各々は、第1又は第2の負荷インピーダンス手段を選択された負荷の不平衡状態に調整するよう共通信号により選択可能である。
−各補助負荷インピーダンス手段は、第1及び第2のスイッチング手段に結合された1つの端子を含むのがよい。
−補助負荷インピーダンス手段は各々、一調整要素と別の調整要素とでは互いに異なるのがよい。
本発明は又、第1の負荷インピーダンス手段及び第2の負荷インピーダンス手段をそれぞれ備えた第1の出力及び第2の出力と、第1の出力及び第2の出力に結合された(IIP2)較正装置、例えば上述の較正装置を有する平衡形回路装置を提供する。かかる平衡形回路装置は、例えば、ミクサ回路(場合によっては、ギルバートセル(Gilbert-cell)型マルチプレクサの形態をしている)又は変調器回路若しくは復調器回路であるのがよい。
本発明は又、平衡形回路装置、例えば上述の平衡形回路装置を少なくとも1つ有する受信機及び/又は送信機装置を提供する。かかる受信機及び/又は送信機装置は、直接変換受信機回路又は低−中周波数変換受信機回路を有するのがよい。
本発明は又、平衡形回路装置、例えば上述の平衡形回路装置を少なくとも1つ構成し、又は平衡形回路装置、例えば上述の平衡形回路装置を少なくとも1つ備えた受信機及び/又は送信機回路を構成する集積回路を提供する。
本発明の他の特徴及び他の利点は、以下の詳細な説明及び添付の図面を吟味すると明らかになろう。
添付の図面は、本発明の内容を完全なものにするのに役に立つだけでなく、必要であれば、その定義に寄与することができる。
〔好ましい実施形態の詳細な説明〕
まず最初に、図1を参照すると、本発明を利用できる無線受信機RRの一例が記載されている。
本発明はこの種の無線機器には限定されないことに注目することが重要である。確かに、本発明は、他形式の無線機器、例えば、送信機装置又は受信機兼用送信機装置にも利用できる。
以下の説明において、図示の無線受信機RRは、基地局、例えばUMTS通信ネットワークのノードBに使用できる直接変換受信機であると見なすことにする。しかしながら、この無線受信機は、低−中周波数(IF)変換受信機であってもよい。
図示の無線受信機RRは、主要構成要素として、無線信号を受信するようになったアンテナANと、アンテナANによる送信を受ける帯域フィルタBFと、帯域フィルタBFによる送信を受ける増幅器AM、例えば増幅器AMにより濾波されると共に増幅された信号RFinが送られる第1の入力及び局部発振器LOにより局所信号SLO(この場合、ゼロ周波数で)が送られる第2の入力を備えたミクサ回路MCから成る平衡形回路装置と、ミクサ回路MCに結合された後で詳細に説明するIIP2較正回路(又は装置)CCとを有する。
ミクサ回路MCは、RFinとSLOを混合して第1及び第2の出力(これらは、図1ではマージされている)で出力電圧Vout(Vout=Vout+−Vout−)をゼロ周波数で送り出すよう構成されている。
ミクサ回路MCの一例が、図2に示されている。より詳細には、図示のミクサ回路MCは、当業者によってギルバートセル型回路と呼ばれている。かかる回路は通常、ミクサ回路中の平衡形回路装置として用いられるが、増幅器回路及び乗算器回路にも用いられる。したがって、本発明の(IIP2)較正回路CCも又、増幅器回路及び乗算器回路に利用できる。この(IIP2)較正回路は、例えば、変調器回路又は、さもなければ復調器回路にも利用できる。
ミクサ回路MCは、濾波されると共に増幅された信号RFinが送られ、そして第1の抵抗器T1のベース端子に送信する第1の入力、局部発振器信号SLOが送られ、第2のトランジスタT2のベース端子VLO+及び第3のトランジスタT3のベース端子VLO−に送信する第2の入力を有する。
第2のトランジスタT2のエミッタ端子は、第3のトランジスタT3のエミッタ端子及び第1のトランジスタT1のコレクタ端子に接続されている。第2のトランジスタT2のコレクタ端子は、ミクサ回路MCの第1の出力ラインに接続され、この第1の出力ラインには、第1の出力Vout+が結合され、他方、第3のトランジスタT3のコレクタ端子は、ミクサ回路MCの第2の出力ラインに接続され、この第2の出力ラインには、第2の出力Vout−が結合されている。
第1の出力ラインは、第1の負荷インピーダンスZ1を介して正の動作電圧VDDに接続され、第2の出力ラインも又、正の動作電圧VDDに接続されているが、これは第2の負荷インピーダンスZ2を介してである。例えば、図示のように、第1の負荷インピーダンスZ1及び第2の負荷インピーダンスZ2は、互いに並列接続されたキャパシタと抵抗器から成る。しかしながら、任意の種類の負荷インピーダンス手段を用いることができる。
本発明の(IIP2)較正回路CCは、ミクサ回路MC中に高い2次入力インタセプト点(又はIIP2)を達成できる1つの調整モジュールADMを有する。より詳細には、較正回路CCは、ミクサ回路MCの第1の負荷インピーダンスZ1又は第2の負荷インピーダンスZ2を調整して選択された負荷不平衡状態を導入するよう構成されている。
(IIP2)較正回路CCは、調整モジュールADMの第1の端子とミクサ回路MCの第1の出力Vout+及び第2のVout−との間に挿入されていて、調整モジュールADMを指令信号の関数としてこれら第1の出力Vout+及び第2の出力Vout−のうちの選択された一方にのみ選択的に結合するよう構成された結合モジュールCMを更に有する。
第1の端子と反対側の調整モジュールADMの第2の端子は、正の動作電圧VDDに接続され、したがって、第1の負荷インピーダンスZ1及び第2の負荷インピーダンスZ2のうちの一方の端子に接続されているので、調整モジュールADMを第1の負荷インピーダンスZ1か第2の負荷インピーダンスZ2かのいずれかに選択的に並列接続できる。
調整モジュールADMの実施形態の非限定的な例が、図3に示されている。この例では、調整モジュールADMは、互いに並列接続されていて、各々が補助負荷インピーダンス手段ALiに直列接続された制御スイッチ手段CSiを有する数個の(4個の)調整要素AEi(i=1〜4)を有する。
例えば、制御スイッチ手段CSiは、端子(図示せず)を介して指令信号によりモニタでき、「オン」状態か「オフ」状態か、どちらか一方のスイッチであるのがよい。好ましくは、制御スイッチ手段CSiは、全て、同一である。
各補助負荷インピーダンス手段ALiは、例えば、抵抗器であるのがよい。互いに異なる補助負荷インピーダンス手段ALiの負荷インピーダンス値LIiは全て、同一であるのがよい。例えば、互いに異なる補助負荷インピーダンス手段ALiは、重み付けされた負荷をもたらすよう構成されたものであるのがよい。例えばこれらの負荷インピーダンス値LIiは、以下の法則により定義できる。
〔数1〕
LIi=2(i−l)・k・LI
上式において、kは、所望のチューニング範囲に応じた整数であり、LIは、単位負荷インピーダンス値である。例えば、所望のチューニング範囲は、単位負荷インピーダンス値L1の±5%に等しく、負荷インピーダンス調整の分解能は、0.2%又は0.1%に等しい。
各制御スイッチ手段CSiの指令信号(及びそれ故に状態)を選択することにより、結合モジュールCMを介して第1の負荷インピーダンスZ1か第2の負荷インピーダンスZ2か、どちらか一方に並列接続されている調整モジュールADMの調整負荷インピーダンス値を正確に定めることができ、その目的は、その値を細かくチューニングし、従ってミクサ回路MCの不平衡状態及び非対称状態を補償することにある。
調整モジュールADMについて多くの代替実施形態を想到できる。第1の代替例では、調整モジュールADMは、上述した型式の単一の調整要素AE又は互いに並列接続された少なくとも2つの調整要素AEを有してもよい。別の代替例では、調整モジュールADMは、互いに直列接続されていて、各々が例えばR2R型のDAC中で分路できる数個の抵抗器を有する単一の調整要素を有してもよい。
図2に示す実施形態の例では、結合モジュールCMは、調整モジュールADMの第1の端子と第1の出力Vout+との間に挿入された第1のスイッチング手段S1と、調整モジュールADMの第1の端子と第2の出力Vout−との間に挿入された第2のスイッチング手段S2とを有している。したがって、選択された指令信号に応じて、第1のスイッチング手段S1が調整モジュールADMの第1の端子を第1の出力Vout+に結合し、それと同時に第2のスイッチング手段S2が調整モジュールADMの前記第1の端子を第2の出力Vout−には結合しないか、第1のスイッチング手段S1が調整モジュールADMの第1の端子を第1の出力Vout+に結合せず、それと同時に第2のスイッチング手段S2が調整モジュールADMの前記第1の端子を第2の出力Vout−に結合するかのいずれかである。
例えば、第1のスイッチング手段S1と第2のスイッチング手段S2は、2つの互いに異なる状態、即ち、結合を可能にする「オン」状態及び結合を阻止する「オフ」状態を取ることができる同一のスイッチである。この場合、一方のスイッチが「オン」の場合、他方は「オフ」である。
第1のスイッチングS1及び第2のスイッチングS2は、それぞれN−MOS素子及びP−MOS素子であるのがよく、これらの状態は、初期指令信号及びインバータ位相反転器で得られるこの初期指令信号と逆の信号によりモニタできる。
結合モジュールCMの多くの代替実施形態を想到できる。次に、これらのうちの1つについて第4を参照して説明する。
図4に示す結合モジュールCMは、図2に示す実施形態を改良することを目的としている。確かに、図2に示す結合モジュールCMでは、一方のミクサ回路の出力は、「オン」状態にあるスイッチを介して調整モジュールADMに常時直接結合され、他方のミクサ回路出力は、「オフ」状態にあるスイッチにのみ常時結合されており、これにより、非対称状態を導入することができると共にIIP2を減少させることができる。
この欠点を解決するため、結合モジュールCMは、上述した(図2を参照して)第1のスイッチング手段S1及び第2のスイッチング手段S2だけでなく、「オン」及び「オフ」状態を備えた第3のスイッチング手段S3及び第4のスイッチングS4を有する。
図示のように、第3のスイッチング手段S3は、第1のスイッチング手段S1の上流側で第1の出力Vout+に(即ち、S1とVout+との間に)結合された第1の端子を有し、第4のスイッチング手段S4は、第2のスイッチング手段S2の上流側で第2の出力Vout−に(即ち、S2とVout−との間に)結合された第1の端子を有する。さらに、第3のスイッチング手段S3は、第1のスイッチング手段S1が「オン」、「オフ」状態にあるとき、それぞれ「オフ」、「オン」状態にあるよう構成され、第4のスイッチング手段S4は、第2のスイッチング手段S2が「オン」、「オフ」状態にあるとき、それぞれ「オフ」、「オン」状態にあるように構成されている。
かかる構成では、第1の出力Vout+及び第2の出力Vout−は、「オン」状態にある1つのスイッチング手段及び「オフ」状態にある1つのスイッチング手段に常時結合される。
したがって、第1のスイッチング手段S1、第2のスイッチング手段S2、第3のスイッチング手段S3及び第4のスイッチング手段S4が互いに同一である場合、第1の出力Vout+に対する第1のスイッチング手段S1及び第3のスイッチング手段S3の負荷インピーダンスによる総合的影響は、第2の出力Vout−に対する第2のスイッチング手段S2及び第4のスイッチング手段S4の負荷インピーダンスによる総合的影響と同一である。換言すると、対称性が保存される。
に示すように、第3のスイッチング手段S3及び第4のスイッチング手段S4は好ましくは、疑似スイッチング手段、即ち、調整モジュールADMを第1の負荷インピーダンスZ1又は第2の負荷インピーダンスZ2に結合するためには用いられないスイッチング手段である。
好ましくは、図示のように、第3のスイッチング手段S3及び第4のスイッチング手段S4の第2の端子は、互いに結合されている。
さらに、図示のように、第1のスイッチング手段S1、第2のスイッチング手段S2、第3のスイッチング手段S3及び第4のスイッチング手段S4のそれぞれの状態をモニタする単一の指令信号を用いることができる。この目的のため、第2のスイッチング手段S2及び第3のスイッチング手段S3の状態(これら状態は、常時同時に同一でなければならない)を初期指令信号(“0”又は“1”)によりモニタすることができ、他方、第1のスイッチング手段S1及び第4のスイッチング手段S4の状態(これら状態は、常時同時に同一でなければならない)をこの初期指令信号と逆の信号(“1”又は“0”)によりモニタすることができる。
例えば、第1のスイッチングS1及び第4のスイッチング手段S4は、P−MOS素子であるのがよく、第2のスイッチング手段S2及び第3のスイッチング手段S3は、N−MOS素子であるのがよく、これらの状態は、指令信号及びこれとは逆の信号によってモニタされる。
一方において、(IIP2)較正回路CC及び第1の負荷インピーダンスZ1が互いに並列接続されなければならない場合、第1のスイッチング手段S1及び第4のスイッチング手段S4は、これらの「オン」状態(直線で表されている)にされ、これに対し、第2のスイッチング手段S2及び第3のスイッチング手段S3は、これらの「オフ」状態(これらも直線で表されている)にされる。他方において、(IIP2)較正回路CC及び第2の負荷インピーダンスZ2が互いに並列接続されなければならない場合、第1のスイッチング手段S1及び第4のスイッチング手段S4は、これらの「オフ」状態(点線で表されている)にされ、これに対し、第2のスイッチング手段S2及び第3のスイッチング手段S3は、これらの「オン」状態(これらも点線で表されている)にされる。
本発明の平行型回路装置MCは、集積回路形態で実現でき、又は、この平行型回路装置は、集積回路の一部を構成することができる。例えば、この集積回路は、特にワイヤレスCDMA機器、例えば移動電話(又は携帯電話)用のゼロIF受信機及び/又は送信機用の集積回路の一部であるのがよく又はこれを構成することができる。
かかる集積回路をバイポーラ又はC−MOS技術で具体化できる。
本発明は、上述の(IIP2)に較正装置(又は回路)、平行型回路装置並びに受信機及び/又は送信機装置の実施形態の例には限定されず、当業者により特許請求の範囲に記載された本発明の範囲に属すると考えることができる全ての変形実施形態を含む。
本発明を利用できる無線受信機の一例を概略的に示す図である。 ミクサ回路を形成し、本発明の(IIP2)較正装置の実施形態の第1の例を有する平衡形回路装置の一例を概略的に示す図である。 本発明の(IIP2)較正装置の一部をなすのがよい負荷インピーダンス調整ブロックの実施形態の一例を概略的に示す図である。 ミクサ回路を形成し、本発明の(IIP2)較正装置の実施形態の第2の例を有する平衡形回路装置の一例を概略的に示す図である。

Claims (15)

  1. 第1の負荷インピーダンス手段及び第2の負荷インピーダンス手段をそれぞれ備えた第1の出力及び第2の出力を有する平衡形回路装置用の較正装置であって、該較正装置が、線形化を目的として前記第1の負荷インピーダンス手段及び前記第2の負荷インピーダンス手段を負荷の不平衡状態に調整するよう構成された負荷インピーダンス調整手段を有する較正装置において、前記較正装置は、前記負荷インピーダンス調整手段と前記第1及び前記第2の出力との間に挿入されていて、前記負荷インピーダンス調整手段を前記第1及び前記第2の出力のうち選択された一方にのみ選択的に結合して前記負荷インピーダンス調整手段を前記第1の負荷インピーダンス手段か前記第2の負荷インピーダンス手段か、どちらか一方に並列接続するように構成された結合手段を有し、
    前記結合手段は、少なくとも、前記負荷インピーダンス調整手段と前記第1の出力との間に挿入された第1のスイッチング手段と、前記負荷インピーダンス調整手段と前記第2の出力との間に挿入された第2のスイッチング手段とを有し、前記第1及び前記第2のスイッチング手段は、前記負荷インピーダンス調整手段を前記第1の出力及び前記第2の出力のうちの一方にのみ結合するよう構成されていて、
    前記結合手段は、前記第1のスイッチング手段と、前記第1の出力との間に結合された第1の端子を含む第3のスイッチング手段と、前記第2のスイッチング手段と、前記第2の出力との間に結合された第1の端子を含む第4のスイッチング手段とを更に有し、前記第3のスイッチング手段は、前記第1のスイッチング手段が「オン」状態、「オフ」状態にあるとき、それぞれ「オフ」状態、「オン」状態にあるよう構成され、前記第4のスイッチング手段は、前記第2のスイッチング手段が「オン」状態、「オフ」状態にあるとき、それぞれ「オフ」状態、「オン」状態にあるように構成され、前記第1の出力及び前記第2の出力は各々、「オン」状態にある1つのスイッチング手段及び「オフ」状態にある1つのスイッチング手段に常時結合される、較正装置。
  2. 前記第3のスイッチング手段及び前記第4のスイッチング手段は、各々第2の端子を含む疑似スイッチング手段であり、前記第2の端子は、互いに結合されている、請求項1記載の較正装置。
  3. 前記第1のスイッチング手段、前記第2のスイッチング手段、前記第3のスイッチング手段及び前記第4のスイッチング手段の前記状態は、同一の共通信号により制御される、請求項1又は2記載の較正装置。
  4. 前記負荷インピーダンス調整手段は、補助負荷インピーダンス手段に直列接続された制御スイッチ手段を含む少なくとも1つの調整要素を有する、請求項1〜3のうちいずれか一に記載の較正装置。
  5. 前記負荷インピーダンス調整手段は、互いに並列接続された少なくとも2つの調整要素を有し、前記調整要素は各々、前記第1又は前記第2の負荷インピーダンス手段を選択された負荷の不平衡状態に調整するよう共通信号により選択可能である、請求項4記載の較正装置。
  6. 各前記補助負荷インピーダンス手段は、前記第1及び前記第2のスイッチング手段に結合された1つの端子を含む、請求項4又は5記載の較正装置。
  7. 前記補助負荷インピーダンス手段のインピーダンス値の各々は、一調整要素と別の調整要素とでは互いに異なる、請求項4〜6のうちいずれか一に記載の較正装置。
  8. 第1の負荷インピーダンス手段及び第2の負荷インピーダンス手段をそれぞれ備えた第1の出力及び第2の出力を有する平衡形回路装置であって、該平衡形回路装置は、前記第1の出力及び前記第2の出力に結合された請求項1〜7のうちいずれか一に記載の較正装置を有する、平衡形回路装置。
  9. 前記平衡形回路装置は、ミクサ回路、変調器回路及び復調器回路を含む群から選択される、請求項8記載の平衡形回路装置。
  10. 前記平衡形回路装置は、ギルバートセル型マルチプレクサの形態に構成されたミクサ回路を構成する、請求項9記載の平衡形回路装置。
  11. 請求項8〜10のうちいずれか一に記載の平衡形回路装置を少なくとも1つ有する、受信機及び/又は送信機装置。
  12. 請求項8〜10のうちいずれか一に記載の少なくとも1つの平衡形回路装置と、直接変換受信機回路と、を有する、受信機。
  13. 請求項8〜10のうちいずれか一に記載の少なくとも1つの平衡形回路装置と、低−中周波数変換受信機回路と、を有する、受信機。
  14. 請求項8〜10のうちいずれか一に記載の平衡形回路装置を少なくとも1つ構成する、集積回路。
  15. 求項8〜10のうちいずれか一に記載の平衡形回路装置を少なくとも1つ備えた受信機及び/又は送信機回路を構成する、集積回路。
JP2007512665A 2004-05-13 2005-05-04 負荷インピーダンスの較正手段を備えた平衡形ミクサ Expired - Fee Related JP4826960B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP04300277.3 2004-05-13
EP04300277 2004-05-13
PCT/IB2005/051471 WO2005112251A1 (en) 2004-05-13 2005-05-04 Balanced mixer with calibration of load impedances

Publications (2)

Publication Number Publication Date
JP2007537647A JP2007537647A (ja) 2007-12-20
JP4826960B2 true JP4826960B2 (ja) 2011-11-30

Family

ID=34967446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007512665A Expired - Fee Related JP4826960B2 (ja) 2004-05-13 2005-05-04 負荷インピーダンスの較正手段を備えた平衡形ミクサ

Country Status (6)

Country Link
US (2) US7587192B2 (ja)
EP (1) EP1751849B1 (ja)
JP (1) JP4826960B2 (ja)
KR (1) KR101125539B1 (ja)
CN (1) CN1954487B (ja)
WO (1) WO2005112251A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7031687B2 (en) * 2001-04-18 2006-04-18 Nokia Corporation Balanced circuit arrangement and method for linearizing such an arrangement
US7587192B2 (en) * 2004-05-13 2009-09-08 St-Ericsson Sa Balanced mixer with calibration of load impedances
US7856221B1 (en) * 2005-12-22 2010-12-21 Maxim Integrated Products, Inc. Mixer topologies having improved second order intermodulation suppression
CN101416381B (zh) * 2006-03-30 2012-07-25 Nxp股份有限公司 自校准混频器,包括该混频器的装置及自校准混频的方法
WO2007135633A2 (en) * 2006-05-23 2007-11-29 Nxp B.V. Calibration strategy for reduced intermodulation distortion
US8396441B1 (en) * 2008-07-09 2013-03-12 Pmc-Sierra, Inc. Wideband mixer
US8204467B2 (en) * 2009-02-10 2012-06-19 Telefonaktiebolaget Lm Ericsson (Publ) Passive mixer mismatch tuning using self-tests to suppress IM2
KR101282142B1 (ko) 2012-02-15 2013-07-04 한국과학기술연구원 복합 나노입자의 제조장치 및 제조방법
TWI463812B (zh) * 2012-04-16 2014-12-01 Montage Technology Shanghai Co 射頻信號接收裝置
US9601940B2 (en) * 2013-08-06 2017-03-21 Analog Devices, Inc. Battery pack with locally controlled disconnect safeguards
KR20150140047A (ko) 2014-06-05 2015-12-15 삼성전기주식회사 적분 회로, 접촉 감지 장치 및 터치스크린 장치
CN113899952B (zh) * 2021-10-26 2023-07-28 西安微电子技术研究所 一种自动化阻抗测试系统及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261250A (ja) * 1999-03-09 2000-09-22 Toshiba Corp 周波数変換回路
WO2002084859A1 (en) * 2001-04-18 2002-10-24 Nokia Corporation Balanced circuit arrangement and method for linearizing such an arrangement
JP2002368558A (ja) * 2001-06-04 2002-12-20 Asahi Kasei Microsystems Kk 掛け算器
JP2003179451A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd Agc回路及び光受信装置並びに光伝送システム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3727078A (en) * 1972-03-30 1973-04-10 Nat Semiconductor Corp Integrated circuit balanced mixer apparatus
US5270824A (en) * 1991-12-30 1993-12-14 Zenith Electronics Corporation AGC circuit for double conversion digital television tuner
JPH07503586A (ja) * 1992-02-03 1995-04-13 モトローラ・インコーポレイテッド 直線性を改善した平衡ミキサ回路
JP3565281B2 (ja) * 1993-10-08 2004-09-15 ソニー株式会社 受信機
JPH10247952A (ja) * 1997-03-05 1998-09-14 Fujitsu Ltd 位相変調器
US6009318A (en) * 1997-07-23 1999-12-28 Ericsson Inc. Electronically adjustable balanced-to-unbalanced converters (balun)
US6140849A (en) * 1998-08-07 2000-10-31 Trask; Christopher Active double-balanced mixer with embedded linearization amplifiers
DE69822836T2 (de) * 1998-10-30 2005-03-24 Stmicroelectronics S.R.L., Agrate Brianza I-Q Mischer mit niedrigem Rauschen
EP1067673A3 (de) * 1999-06-30 2001-08-29 Infineon Technologies AG Mischer mit einstellbarer Linearität
KR20010016816A (ko) * 1999-08-04 2001-03-05 윤종용 통신 시스템의 고주파 믹서
US6316996B1 (en) * 1999-10-25 2001-11-13 Nokia Mobile Phones, Ltd. Adjustable AC load structure
JP2003060441A (ja) * 2001-08-10 2003-02-28 Toshiba Corp ダブルバランスミキサー回路とそれを用いた直交復調回路
US6959178B2 (en) * 2002-04-22 2005-10-25 Ipr Licensing Inc. Tunable upconverter mixer with image rejection
KR100483848B1 (ko) * 2003-05-29 2005-04-15 삼성전자주식회사 평형 임피던스 소자의 편차 보상회로 및 이를 이용한주파수 혼합회로
KR100632690B1 (ko) * 2003-12-30 2006-10-11 삼성전자주식회사 아이피투 교정회로
US7587192B2 (en) * 2004-05-13 2009-09-08 St-Ericsson Sa Balanced mixer with calibration of load impedances

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000261250A (ja) * 1999-03-09 2000-09-22 Toshiba Corp 周波数変換回路
WO2002084859A1 (en) * 2001-04-18 2002-10-24 Nokia Corporation Balanced circuit arrangement and method for linearizing such an arrangement
JP2002368558A (ja) * 2001-06-04 2002-12-20 Asahi Kasei Microsystems Kk 掛け算器
JP2003179451A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd Agc回路及び光受信装置並びに光伝送システム

Also Published As

Publication number Publication date
CN1954487B (zh) 2011-07-13
KR101125539B1 (ko) 2012-03-23
EP1751849A1 (en) 2007-02-14
US7587192B2 (en) 2009-09-08
US20080139164A1 (en) 2008-06-12
KR20070017408A (ko) 2007-02-09
JP2007537647A (ja) 2007-12-20
CN1954487A (zh) 2007-04-25
US7890077B2 (en) 2011-02-15
EP1751849B1 (en) 2013-11-06
US20090291662A1 (en) 2009-11-26
WO2005112251A1 (en) 2005-11-24

Similar Documents

Publication Publication Date Title
JP4826960B2 (ja) 負荷インピーダンスの較正手段を備えた平衡形ミクサ
KR100314798B1 (ko) 집적화된이미지제거믹서
EP1350333B1 (en) Local oscillator leakage control in direct conversion processes
US6313688B1 (en) Mixer structure and method of using same
US10856225B2 (en) Multi-band concurrent multi-channel receiver
US11012104B2 (en) Apparatus and methods for calibrating radio frequency transmitters to compensate for common mode local oscillator leakage
US20040142674A1 (en) Direct conversion receiver having a low pass pole implemented with an active low pass filter
JP2006025425A (ja) Rf受信器ミスマッチ校正システム及び方法
US7158762B2 (en) Direct conversion RF transceiver with automatic transmit power control
US20100112972A1 (en) Mixer with Feedback
US20020163391A1 (en) Local oscillator leakage control in direct conversion processes
US8718576B2 (en) Radio frequency modulator and method thereof
EP1653695A2 (en) I/Q quadrature demodulator with single common voltage to current input stage for both I and Q
US7340232B2 (en) Receiving system and semiconductor integrated circuit device for processing wireless communication signal
US6879643B2 (en) Process and device for controlling the phase shift between four signals mutually in phase quadrature
Naskas et al. Wideband mmWave transceiver IC for 5G radios
EP1652292B1 (en) Offset correction for down-conversion mixers
US7272187B2 (en) Filter circuit and radio apparatus
US7945221B2 (en) Transmitter device with quasi-constant LO leakage, for wireless communication equipment with a direct conversion architecture
US6970687B1 (en) Mixer
JP3369396B2 (ja) 無線送受信共用周波数変換器
KR20080075522A (ko) 인핸스드 믹서 디바이스
US20240106469A1 (en) Spurious emissions detection and calibration using envelope detector
Yishay et al. High-performance 81–86 GHz transceiver chipset for Point-to-Point communication in SiGe BiCMOS technology
JPH06326520A (ja) 周波数変換回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080502

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100611

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100910

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100917

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101012

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110901

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4826960

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees