KR20010016816A - 통신 시스템의 고주파 믹서 - Google Patents

통신 시스템의 고주파 믹서 Download PDF

Info

Publication number
KR20010016816A
KR20010016816A KR1019990031954A KR19990031954A KR20010016816A KR 20010016816 A KR20010016816 A KR 20010016816A KR 1019990031954 A KR1019990031954 A KR 1019990031954A KR 19990031954 A KR19990031954 A KR 19990031954A KR 20010016816 A KR20010016816 A KR 20010016816A
Authority
KR
South Korea
Prior art keywords
current
gain
switch circuit
mixer
gain control
Prior art date
Application number
KR1019990031954A
Other languages
English (en)
Inventor
신현철
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990031954A priority Critical patent/KR20010016816A/ko
Publication of KR20010016816A publication Critical patent/KR20010016816A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

본 발명에 따른 통신 시스템은 RF 앰프, 믹서, IF 앰프, BBA 프로세서 및 이득 조절 회로를 포함한다. 본 발명의 실시예들에 따른 통신 시스템에서는 상기 믹서가 바이폴라 트랜지스터들만으로 구성되고 그리고 상기 이득 조절 회로로부터의 이득 조절 전류의 제어에 의해 상기 믹서로부터의 출력 신호의 이득 변화가 선형적인 특성을 가지는 것을 특징으로 한다. 이와 같이, 상기 믹서가 바이폴라 트랜지스터들만으로 구성됨으로써, 단일 바이폴라 제조 공정 상에서 상기 믹서의 제조가 용이하며, 상기 믹서로부터의 출력 신호가 선형적인 특성을 가짐으로써, 출력 신호의 이득 변화가 예측 가능해지기 때문에, 통신 시스템의 신뢰성이 보장된다.

Description

통신 시스템의 고주파 믹서{A HIGH FREQUENCY MIXER OF COMMUNICATION SYSTEM}
본 발명은 통신 시스템에 관한 것으로서, 더 구체적으로는 통신 시스템의 고주파 믹서에 관한 것이다.
현대에는 정보 통신의 시대라고 말할 수 있을 정도로 많은 정보들이 교환된다. 통신 수단은 정보를 제공하는 발신자와 정보를 받고자 하는 수신자의 사이를 연결하는 정보 통신 시대의 중요한 도구로 대두되고 있다. 통신 수단들 중 컴퓨터를 통해 통신을 가능하게 하는 모뎀이나 음성을 전달하는 전화기 등은 이제 사용자들에게 있어서 필수 불가결한 요소가 되어 있다. 특히, 음성 정보나 영상 정보들을 송/수신하는 방법은 전송 라인(transmission line)을 통해 상기 정보들을 송/수신하는 유선 통신(cable communication)과 무선 주파수(radio frequency)를 이용하여 정보들을 송/수신하는 무선 통신(radio communication)으로 구분된다.
최근 동향으로 볼 때, 무선 통신에 사용되는 페이저(pager), 휴대폰(cellular phone)과 같은 이동 통신 제품, PCS(personal communication system), PDA(personal digital assistance)와 같은 개인 정보 시스템 그리고 노트북 컴퓨터(notebook computer)와 같이 개인이 휴대해야 하는 제품에서는 배터리 사용 시간, 제품의 무게, 용적률, 신뢰성 등이 중요한 제품의 경쟁력의 포인트라 할 수 있다.
도 1을 참조하면, 일반적인 통신 시스템의 수신 장치는 RF 앰프(10), 믹서(20), IF 앰프(30) 및 BBA 프로세서(40)로 구성된다. 상기 RF 앰프(10)는 안테나를 통해 미세하게 수신되는 무선 대역 주파수(radio band frequency)를 가지는 고주파 신호(RF)를 증폭한다. 상기 믹서(20)는 RF 앰프(10)에서 증폭된 입력 신호(RF)와 발진기(oscillator; 도시되지 않음)로부터의 발진 신호(Vlo)를 믹싱하여 중간 대역 주파수(intermediate band frequency)를 가지는 중간 주파수 신호(IF)를 출력한다. 상기 IF 앰프(30)는 믹서(20)로부터의 중간 주파수 신호(IF)를 증폭한다. 상기 BBA 프로세서(40)는 IF 앰프(30)로부터의 중간 주파수 신호(IF)를 기저 대역 주파수(base band frequency)를 가지는 기저 대역 아날로그 신호(base band analog signal; BBA)로 변환하고 이를 디지털 신호로 변환하여 스피커로 제공한다.
도 2를 참조하면 종래의 기술에 따른 믹서(20)는 MOS 트랜지스터들(M1, M2, ..., M15, M16), 커패시터(Ccomp) 및 전류원들(IGain, ICM, IBias)을 구비한다. 상기 믹서(20) 구조는 "A 1.9GHz Wide-Band IF Double Conversion CMOS Integrated Receiver for Cordless Telephone Applications"라는 제목으로 'IEEE. ISSCC, pp304-305, Feb, 1997'에 'J.C Rudell'에 의해 발표되었다. 상기 믹서(20)의 믹싱 동작을 살펴보면, 전원 전압(VCC)이 인가되어, MOS 트랜지스터들(M11, M12, M15)이 바이어스 전압(VBias)의 제어에 의해 턴-온되면, MOS 트랜지스터들(M11, M12, M15)의 전류 통로들을 통해 MOS 트랜지스터들(M5, M6, M7, M8)의 드레인들로 소정의 전류들(도시되지 않음)이 공급된다.
그리고, 발진기로부터의 발진 신호들(Vlo, Vlob)이 MOS 트랜지스터들(M5, M6, M7, M8)의 게이트들로 인가되고, 바이어스 전압(VBias2)이 MOS 트랜지스터들(M3, M4)의 게이트로 인가되고, 입력 신호들(Vin, Vinb)이 MOS 트랜지스터들(M1, M2)의 게이트로 인가되면, 상기 믹서(20)는 믹싱 동작을 수행한다. 이때, 상기 믹서(20)의 이득 조절은 저항 역할을 하는 MOS 트랜지스터들(M9, M10)에 의해 수행되며, 상기 MOS 트랜지스터들(M9, M10)은 MOS 트랜지스터(M16)를 통해 전달되는 제어 전압(Vocm)에 의해 제어된다. 그런데, 상기 믹서(20)의 이득 조절을 위해 MOS 트랜지스터들(M9, M10)을 이용하면, 믹서(20)로부터 출력되는 출력 신호들(Vout, Voutb)의 선형성(linearity)이 보장되지 않는 것은 물론, 이득 변화가 정확하게 예측되지 않는 문제점이 발생된다. 이는, 제조 공정의 변화나 주위 환경의 변화로 인해 MOS 트랜지스터의 소자 특성이 가변되기 때문이다.
도 3을 참조하면, 종래의 기술에 따른 다른 믹서(20)는 저항들(R1, R2), 바이폴라 트랜지스터들(Q1, Q2, ..., Q7, Q8), MOS 트랜지스터(NQ) 및 커패시터(C)를 구비한다. 상기 믹서(20) 또한 입력 신호들(Vin, Vinb)과 발진 신호들(Vlo, Vlob)이 바이폴라 트랜지스터들(Q1, Q2, ..., Q7, Q8)의 베이스로 공급되면서, 믹싱 동작의 수행이 시작된다. 상기 믹서(20)의 이득 조절은 저항으로서 사용되는 MOS 트랜지스터(NQ)에 의해서 결정된다. 그러나, 도 3과 같이 MOS 트랜지스터(NQ)를 사용하여 믹서(20)의 이득을 조절할 경우에는, 상기 MOS 트랜지스터(NQ)를 바이폴라 트랜지스터 제조 공정시에 동시에 형성할 수 없으므로 복잡한 제조 공정이 필요로되는 문제점이 발생되고 그리고 도 2와 같이, MOS 트랜지스터의 소자 특성 값의 변화에 의해 출력 신호들(Vout, Voutb)의 이득 변화의 선형성이 보장되지 않음으로 인해서 출력 신호의 이득 변화를 예측할 수 없는 문제점이 발생된다.
본 발명의 목적은 간단한 제조 공정으로 구현 가능하고 그리고 출력 신호의 선형성이 보장되어, 이득 변화의 예측이 가능한 출력 신호를 출력하는 통신 시스템의 믹서를 제공하는 것이다.
도 1은 일반적인 통신 시스템의 수신 장치의 블록도;
도 2는 종래의 기술에 따른 믹서의 상세 회로도;
도 3은 종래의 또 다른 기술에 따른 믹서의 상세 회로도;
도 4는 본 발명에 따른 통신 시스템의 수신 장치의 블록도;
도 5는 본 발명의 제 1 실시예에 따른 믹서 및 이득 조절 회로의 상세 회로도;
도 6은 본 발명의 제 2 실시예에 따른 믹서 및 이득 조절 회로의 상세 회로도 및;
도 7은 본 발명의 실시예들에 따른 믹서의 출력 파형들을 보여주는 파형도이다.
*도면의 주요 부분에 대한 부호의 설명*
10, 100 : RF 앰프 20, 200 : 믹서
30, 300 : IF 앰프 40, 400 : BBA 프로세서
500, 600 : 이득 조절 회로
(구성)
상술한 바와 같은 목적을 달성하기 위한 본 발명의 일특징에 의하면, 본 발명에 따른 통신 시스템은 외부로부터의 제 1 주파수를 가지는 제 1의 신호와 상기 제 1 주파수보다 높은 제 2 주파수를 가지는 제 2 신호 및 이득 조절 전류의 전류량에 따라서 상기 제 1 및 제 2 신호들을 믹싱한 제 3 주파수를 가지는 제 3 신호를 발생하는 믹서 및; 외부로부터의 소정의 전압 레벨을 가지는 기준 전압을 받아들이고, 이득 조절 전압 레벨에 따라서 가변되는 전류량을 가지는 상기 이득 조절 전류를 발생하는 이득 조절 수단을 포함하고, 상기 이득 조절 전류는 상기 이득 조절 전압 레벨에 따라서 지수 함수적으로 가변되는 전류량을 가진다. 여기서, 상기 이득 조절 수단은 상기 기준 전압 및 상기 이득 조절 전압의 전압 레벨들에 따라서 제 1 전원으로부터의 제 1 및 제 2 전류들을 선택적으로 전달하는 제 1 스위치 회로 및, 상기 제 1 스위치 회로를 통해 전달되는 상기 제 1 및 제 2 전류들을 제 2 전원으로 전달하는 제 2 스위치 회로를 포함한다. 그리고, 상기 제 1 스위치 회로는 상기 기준 전압 레벨에 따라서 상기 제 1 전원으로부터의 상기 제 1 전류를 상기 제 2 스위치 회로로 선택적으로 전달하는 제 1 바이폴라 트랜지스터 및, 상기 이득 조절 전압 레벨에 따라서 상기 제 1 전원으로부터의 상기 제 2 전류를 상기 제 2 스위치 회로로 선택적으로 전달하는 제 2 바이폴라 트랜지스터를 포함한다.
(작용)
이와 같은 장치에 의해서, 바이폴라 트랜지스터만으로 구현됨으로써, 간단한 제조 공정으로 구현 가능하고 그리고 출력 신호의 이득이 지수 함수적으로 가변됨으로써, 출력 신호의 선형성이 보장되어 출력 신호의 이득 변화에 대한 예측이 가능하기 때문에, 통신 시스템의 신뢰성이 보장된다.
(실시예)
이하, 본 발명의 바람직한 실시예들에 따른 참조도면 도 4 내지 도 7에 의거하여 상세히 설명한다.
도 4를 참조하면, 본 발명의 실시예들에 따른 통신 시스템은 RF 앰프(100), 믹서(200), IF 앰프(300), BBA 프로세서(400) 및 이득 조절 회로(500/600)를 포함한다. 본 발명의 실시예들에 따른 통신 시스템에서는 상기 믹서(200)가 바이폴라 트랜지스터들만으로 구성되고 그리고 상기 이득 조절 회로(500/600)로부터의 이득 조절 전류(ICON)의 제어에 의해 상기 믹서(200)로부터의 출력 신호들(Vout, Voutb)의 이득 변화가 선형적인 특성을 가지는 것을 특징으로 한다. 이와 같이, 상기 믹서(200)가 바이폴라 트랜지스터들만으로 구성됨으로써, 단일 바이폴라 제조 공정 상에서 상기 믹서(200)의 제조가 가능하다. 또한, 상기 믹서(200)로부터의 출력 신호들(Vout, Voutb)의 이득 변화가 선형적인 특성을 가짐으로써, 출력 신호의 변화가 예측 가능해지기 때문에, 통신 시스템의 신뢰성이 보장된다.
도 4를 참조하면, 본 발명의 실시예들에 따른 통신 시스템은 RF 앰프(100), 믹서(200), IF 앰프(300), BBA 프로세서(400) 및 이득 조절 회로(500/600)를 포함한다. 상기 RF 앰프(100)는 안테나를 통해 미세하게 수신되는 고주파 신호(RF)를 증폭한다. 상기 믹서(20)는 RF 앰프(10)에서 증폭된 입력 신호(RF)와 발진기로부터의 발진 신호(Vlo)를 믹싱하여 상기 이득 조절 회로(500/600)로부터의 이득 조절 전류(ICON)에 따라 가변되는 이득 변화를 가지는 중간 주파수 신호(IF)를 출력한다. 상기 IF 앰프(30)는 믹서(20)로부터의 중간 주파수 신호(IF)를 증폭한다. 상기 BBA 프로세서(40)는 IF 앰프(30)로부터의 중간 주파수 신호(IF)를 기저 대역 아날로그 신호(BBA)로 변환하고 이를 디지털 신호로 변환하여 스피커로 제공한다.
도 5를 참조하면, 본 발명의 제 1 실시예에 따른 통신 시스템은 믹서(200)로부터의 출력 신호들(Vout, Voutb)의 이득(gain)을 조절하는 이득 조절 회로(500)를 포함하는 것을 특징으로 한다. 상기 믹서(200)는 로드 회로(210), 제 1, 제 2 및 제 3 스위치 회로들(220, 230, 240)을 포함한다. 상기 로드 회로(210)는 저항들(R1, R2)을 포함한다. 상기 저항(R1)은 전원 전압(VCC)에 연결되는 일 단과 제 1 스위치 회로(220)의 바이폴라 트랜지스터(Q1)의 에미터에 연결되는 타 단을 가진다. 상기 저항(R2)은 전원 전압(VCC)에 연결되는 일 단과 제 1 스위치 회로(220)의 바이폴라 트랜지스터(Q4)의 에미터에 연결되는 타 단을 가진다.
상기 제 1 스위치 회로(220)는 바이폴라 트랜지스터들(Q1, Q2, Q3, Q4)을 포함한다. 상기 바이폴라 트랜지스터(Q1)는 상기 저항(R1)의 타 단과 제 2 스위치 회로(230)의 바이폴라 트랜지스터(Q5)의 에미터 사이에 형성되는 전류 통로 및 발진 신호(Vlo)에 의해 제어되는 베이스를 가진다. 상기 바이폴라 트랜지스터(Q2)는 상기 저항(R2)의 타 단과 상기 바이폴라 트랜지스터(Q5)의 에미터 사이에 형성되는 전류 통로 및 발진 신호(Vlob)에 의해 제어되는 베이스를 가진다. 상기 바이폴라 트랜지스터(Q3)는 상기 저항(R1)의 타 단과 상기 바이폴라 트랜지스터(Q6)의 에미터 사이에 형성되는 전류 통로 및 발진 신호(Vlob)에 의해 제어되는 베이스를 가진다. 상기 바이폴라 트랜지스터(Q4)는 상기 저항(R2)의 타 단과 상기 바이폴라 트랜지스터(Q6)의 에미터 사이에 형성되는 전류 통로 및 발진 신호(Vlo)에 의해 제어되는 베이스를 가진다.
상기 제 2 스위치 회로(230)는 바이폴라 트랜지스터들(Q5, Q6)을 포함한다. 상기 바이폴라 트랜지스터(Q5)는 상기 바이폴라 트랜지스터들(Q1, Q2)의 컬렉터들과 제 3 스위치 회로(240)의 바이폴라 트랜지스터(Q7)의 에미터 사이에 형성되는 전류 통로 및 입력 신호(Vin)에 의해 제어되는 베이스를 가진다. 상기 바이폴라 트랜지스터(Q6)는 상기 바이폴라 트랜지스터들(Q3, Q4)의 컬렉터들과 상기 바이폴라 트랜지스터(Q7)의 에미터 사이에 형성되는 전류 통로 및 입력 신호(Vinb)에 의해 제어되는 베이스를 가진다. 상기 제 3 스위치 회로(240)는 바이폴라 트랜지스터(Q7)를 포함한다. 상기 바이폴라 트랜지스터(Q7)는 상기 바이폴라 트랜지스터들(Q5, Q6)의 컬렉터들과 접지 전압(VSS) 사이에 형성되는 전류 통로 및 이득 조절 신호(ICON)에 의해 제어되는 베이스를 가진다.
상기 이득 조절 회로(500)는 제 1 및 제 2 스위치 회로들(510, 520)을 포함한다. 상기 제 1 스위치 회로(510)는 바이폴라 트랜지스터들(Q8, Q9)을 포함한다. 상기 바이폴라 트랜지스터(Q8)는 전원 전압(VCC)과 상기 제 2 스위치 회로(520)의 사이에 형성되는 전류 통로 및 외부로부터의 기준 전압(Vref)에 의해 제어되는 베이스를 가진다. 상기 제 2 바이폴라 트랜지스터는 전원 전압(VCC)과 상기 제 2 스위치 회로(520)의 사이에 형성되는 전류 통로 및 외부로부터의 이득 조절 전압(VCON)에 의해 제어되는 베이스를 가진다. 상기 제 2 스위치 회로는 도시되지는 않았지만, 바이폴라 트랜지스터로 구현될 수 있으며, 상기 제 1 스위치 회로(510)로부터의 전류를 접지 전압(VSS)으로 전달한다.
도 6을 참조하면, 본 발명의 제 2 실시예에 따른 통신 시스템 또한 믹서(200)로부터의 출력 신호들(Vout, Voutb)의 이득을 조절하는 이득 조절 회로(600)를 포함하는 것을 특징으로 한다. 여기서, 본 발명의 제 1 및 제 2 실시예들에 따른 믹서(200)들의 구성은 동일하므로, 구성 요소의 상세한 설명은 생략한다.
본 발명의 제 2 실시예에 따른 통신 시스템의 이득 조절 회로(500)는 스위치 제어 회로(610) 및 이득 조절 전류 발생 회로(620)를 포함한다. 상기 스위치 제어 회로(610)는 제 1, 제 2 및 제 3 스위치 회로들(611, 612, 613)과 스위치들(614, 615)을 포함한다. 상기 제 1 스위치 회로(611)는 바이폴라 트랜지스터들(Q8, Q9, Q10)을 포함한다. 상기 바이폴라 트랜지스터(Q8)는 전원 전압(VCC)과 바이폴라 트랜지스터(Q10)의 에미터 사이에 형성되는 전류 통로 및 바이폴라 트랜지스터(Q10)의 에미터에 연결된 베이스를 가진다. 상기 바이폴라 트랜지스터(Q9)는 전원 전압(VCC)과 스위치(IO1)의 일 단 사이에 형성되는 전류 통로 및 기준 전압(Vref)에 의해 제어되는 베이스를 가진다. 상기 바이폴라 트랜지스터(Q10)는 바이폴라트랜지스터(Q8)의 컬렉터와 스위치(IO1)의 일 단 사이에 형성되는 전류 통로 및 이득 조절 전압(VCON)에 의해 제어되는 베이스를 가진다.
상기 제 2 스위치 회로(612)는 바이폴라 트랜지스터들(Q11, Q12)을 포함한다. 상기 바이폴라 트랜지스터(Q11)는 전원 전압(VCC)과 스위치(IO2)의 일 단 사이에 형성되는 전류 통로 및 바이폴라 트랜지스터(Q8)의 베이스에 연결된 베이스를 가진다. 상기 바이폴라 트랜지스터(Q12)는 전원 전압(VCC)과 스위치(615) 사이에 형성되는 전류 통로 및 전류원(615)에 연결되는 베이스를 가진다. 상기 제 3 스위치 회로(613)는 바이폴라 트랜지스터들(Q13, Q14)을 포함한다. 상기 바이폴라 트랜지스터(Q13)는 전원 전압(VCC)과 이득 조절 전류 발생 회로(620) 사이에 형성되는 전류 통로 및 바이폴라 트랜지스터(Q8)의 베이스에 연결되는 베이스를 가진다. 상기 바이폴라 트랜지스터(Q14)는 전원 전압(VCC)과 이득 조절 전류 발생 회로(620) 사이에 형성되는 전류 통로 및 바이폴라 트랜지스터(Q12)의 베이스에 연결되는 베이스를 가진다. 상기 스위치들(614, 615)은 도시되지는 않았지만, 바이폴라 트랜지스터들로 구현될 수 있으며, 대응되는 바이폴라 트랜지스터들(Q9, Q10, Q12)과 접지 전압(VSS) 사이에 연결된다.
상기 이득 조절 전류 발생 회로(620)는 제 1 및 제 2 스위치 회로들(621, 622)을 포함한다. 상기 제 1 스위치 회로(621)는 바이폴라 트랜지스터들(Q15, Q16)을 포함한다. 상기 바이폴라 트랜지스터(Q15)는 전원 전압(VCC)과 제 2 스위치 회로(622) 사이에 형성되는 전류 통로 및 바이폴라 트랜지스터(Q14)의 컬렉터에 연결되는 베이스를 가진다. 상기 바이폴라 트랜지스터(Q16)는 전원 전압(VCC)과 제 2 스위치 회로(622) 사이에 형성되는 전류 통로 및 바이폴라 트랜지스터(Q13)의 컬렉터에 연결되는 베이스를 가진다. 상기 스위치 회로(622)는 도시되지는 않았지만, 바이폴라 트랜지스터로 구현될 수 있으며, 바이폴라 트랜지스터들(Q15, Q16)과 접지 전압(VSS) 사이에 연결된다.
이하, 도 5 내지 도 7을 참조하여, 본 발명의 실시예들에 따른 통신 시스템의 믹서의 동작이 설명된다.
도 5 내지 도 7을 참조하면, 본 발명의 제 1 및 제 2 실시예들에 따른 통신 시스템의 믹서(200)는 무선 주파수 대역의 신호(RF)를 중간 주파수 대역의 신호(IF)로 또는 중간 주파수 대역의 신호(IF)를 기저 주파수 대역의 신호(BBA)로 변환하거나 그 반대로 변환하는 역할을 한다. 그리고, 통신 시스템에서는 그 필요에 따라 상기 믹서(200)로부터의 출력 신호(Vout, Voutb)의 크기를 가변시키기 위해서 믹서(200)의 이득을 조절하게 된다. 그런데, 종래의 기술에서는 MOS 트랜지스터들(M9. M10, NQ)을 이용하여 믹서(20)의 이득이 조절함으로 인해서, MOS 트랜지스터를 바이폴라 제조 공정 상에서 용이하게 제조하지 못하며, 출력 신호들(Vout, Voutb)의 이득 변화에 대한 선형성이 보장되지 않고 그리고 조절되는 이득 변화가 예측되지 않는 문제점이 발생되었다.
이를 극복하기 위해서, 본 발명의 제 1 및 제 2 실시예들에 따른 통신 시스템에서는 이득 조절 회로들(500, 600)을 이용하여 믹서(200)의 이득을 조절하고 그리고 상기 믹서(200)와 상기 이득 조절 회로(500, 600) 내의 소자들을 바이폴라 트랜지스터로 구현하였다. 이때, 상기 이득 조절 회로(500, 600)로부터의 이득 조절 전류(ICON)는 지수 함수적으로 가변되는 것이 특징이다.
우선, 도 5를 참조하면, 본 발명의 제 1 실시예에 따른 통신 시스템의 이득 조절 회로(500)는 기준 전압(Vref) 및 이득 조절 전압(VCON)의 제어에 의해 상기 이득 조절 전류(ICON)를 발생한다. 여기서, 상기 이득 조절 전압(VCON)은 소정의 전압 레벨들{예를 들어, 약 바이폴라 트랜지스터(Q9)의 4Vt(여기서, Vt는 드레솔드 전압을 말하며, 약 26mV)에서 기준 전압(Vref)} 내에서 스윙한다. 상기 이득 조절 회로(500)의 제 1 스위치 회로(510)는 상기 기준 전압(Vref) 및 이득 조절 전압(VCON)의 제어에 전원 전압(VCC)으로부터의 제 1 및 제 2 전류들(I1, I2)을 상기 제 2 스위치 회로(520)로 선택적으로 전달한다. 상기 제 2 스위치 회로(520)는 상기 제 1 스위치 회로(510)를 통해 전달되는 상기 제 1 및 제 2 전류들(I1, I2)의 합에 상응하는 전류(IO)를 접지 전압(VSS)으로 전달한다.
이때, 상기 이득 조절 회로(500)로부터의 상기 이득 조절 전류(ICON)의 전류량은 제 1 스위치 회로(510)의 바이폴라 트랜지스터들(Q8, Q9)로 인가되는 상기 이득 조절 전압(VCON)의 전압 레벨에 의해서 결정된다. 즉, 상기 이득 조절 전압(VCON)의 전압 레벨이 기준 전압(Vref)에 비해 상대적으로 아주 낮을 경우에는, 상기 이득 조절 전류(ICON)의 전류량이 감소되고 그리고 상기 이득 조절 전압(VCON)의 전압 레벨이 기준 전압(Vref)과 같거나 조금 낮을 경우에는, 상기 이득 조절 전류(ICON)의 전류량이 증가된다. 이때, 상기 이득 조절 전류(ICON)의 전류량의 변화는 아래의 [수학식 1]과 같다.
상기 믹서(200)는 발진기로부터의 제 1 주파수를 가지는 발진 신호들(Vlo, Vlob)과 외부로부터의 제 2 주파수를 가지는 입력 신호들(Vin, Vinb)을 믹싱한 제 3 주파수를 가지는 출력 신호들(Vout, Voutb)을 출력한다. 상기 믹서(200)의 로드 회로(210)는 전원 전압(VCC) 레벨에 상응하는 전류량을 가지는 제 3 및 제 4 전류들(I3, I4)을 제 1 스위치 회로(220)로 전달한다. 상기 제 1 스위치 회로(220)는 상기 발진 신호들(Vlo, Vlob)의 제어에 의해 상기 제 3 및 제 4 전류들(I3, I4)을 스위칭한다. 이때, 상기 제 1 스위치 회로(220) 내의 바이폴라 트랜지스터들(Q1, Q2, Q3, Q4)의 스위칭 여부에 따라 제 2 스위치 회로(230)의 바이폴라 트랜지스터들(Q5, Q6)의 에미터들로 전달되는 제 5 및 제 6 전류들(I5, I6)의 전류량들이 결정된다.
상기 제 2 스위치 회로(230)는 외부로부터의 입력 신호들(Vin, Vinb)의 제어에 의해 상기 제 1 스위치 회로(220)로부터의 상기 제 5 및 제 6 전류들(I5, I6)을 스위칭한다. 상기 제 3 스위칭 회로(240)는 상기 이득 조절 회로(500)로부터의 상기 이득 조절 전류(ICON)의 제어에 의해 상기 제 2 스위치 회로(230)를 통해 전달되는 제 5 및 제 6 전류들(I5, I6)의 합에 상응하는 전류량을 가지는 제 7 전류(I7)를 스위칭한다. 여기서, 상기 로드 회로(210)와 상기 제 1 스위치 회로(220) 사이에 형성된 출력 단자들을 통해 출력되는 상기 출력 신호들(Vout, Voutb)의 전압 레벨은 상기 제 1, 제 2 및 제 3 스위치 회로들(220, 230, 240)의 스위칭 결과에 따라 결정된다.
즉, 상기 제 3 스위치 회로(240)의 바이폴라 트랜지스터(Q7)의 전류 전달 능력에 따라서 제 2 스위치 회로(230)의 바이폴라 트랜지스터(Q5, Q6)의 전류 전달 능력이 결정된다. 그리고, 상기 제 2 스위치 회로(230)의 바이폴라 트랜지스터들(Q5, Q6)의 전류 전달 능력에 따라서 제 1 스위치 회로(220)의 바이폴라 트랜지스터들(Q1, Q2, Q3, Q4)의 전류 전달 능력이 결정된다. 이와 같이, 출력 신호(Vout, Voutb)의 전압 레벨의 크기는 제 3 스위치 회로(240)를 제어하는 이득 조절 전류(ICON)의 전류량에 따라서 결정되며, 상기 이득 조절 전류(ICON)가 지수 함수적인 가변 특성을 가지므로, 상기 출력 신호들(Vout, Voutb)의 이득 변화 또한 지수 함수적으로 가변된다.
다시, 도 6을 참조하면, 본 발명의 제 2 실시예에 따른 통신 시스템의 이득 조절 회로(600)는 기준 전압(Vref) 및 이득 조절 전압(VCON)의 제어에 의해 상기 이득 조절 전류(ICON)를 발생한다. 본 발명의 제 2 실시예에 따른 통신 시스템의 믹서(200)의 믹싱 동작은 상기 제 1 실시예에 따른 통신 시스템의 믹서(200)의 동작과 동일하므로 상세한 동작 설명은 생략된다. 본 발명의 제 2 실시예에 따른 통신 시스템에서는 상기 이득 조절 회로(600)로부터의 이득 조절 전류(ICON)가 본 발명의 제 1 실시예에 따른 통신 시스템의 이득 조절 전류(ICON) 보다 더 큰 전류 변화 폭을 가지므로, 믹서(200)의 이득이 더 큰 폭으로 변화되는 특징으로 갖는다.
우선, 상기 이득 조절 회로(600)의 스위치 제어 회로(610)는 외부로부터의 이득 조절 전압(VCON) 및 기준 전압(Vref)의 제어에 의해 스위치 제어 신호들(SCON1, SCON2)을 출력한다. 상기 이득 조절 전압(VCON)과 기준 전압(Vref)이 스위치 제어 회로(610)의 제 1 스위치 회로(611)로 인가되면, 제 1 스위치 회로(611) 내의 바이폴라 트랜지스터들(Q9, Q10)은 상기 이득 조절 전압(VCON)과 기준 전압(Vref)의 제어에 의해 전원 전압(VCC) 및 바이폴라 트랜지스터(Q8)를 통해 전달되는 제 1 및 제 2 전류들(I1, I2)을 스위칭한다. 이때, 상기 바이폴라 트랜지스터(Q8)는 전원 전압(VCC)으로부터 공급되는 전류 중 일정한 전류량을 가지는 상기 제 1 전류(I1)를 바이폴라 트랜지스터(Q10)의 에미터로 전달한다.
그리고, 상기 제 2 스위치 회로(612)의 바이폴라 트랜지스터(Q11)의 베이스의 전압 레벨은 제 1 스위치 회로(611)의 바이폴라 트랜지스터(Q8)의 베이스 전압에 의해 결정되므로, 상기 바이폴라 트랜지스터(Q11)의 전류 전달 능력은 상기 이득 조절 전압(VCON)에 의한 상기 바이폴라 트랜지스터(Q10)의 전류 전달 능력에 따라 결정된다. 즉, 상기 이득 조절 전압(VCON) 레벨이 기준 전압 레벨(Vref) 보다 상대적으로 아주 낮으면, 바이폴라 트랜지스터들(Q8, Q11)의 베이스 전압이 상승되어 바이폴라 트랜지스터(Q11)의 전류 전달 능력은 감소되고 그리고 상기 이득 조절 전압(VCON) 레벨이 기준 전압 레벨(Vref)과 같거나 상대적으로 높으면, 바이폴라 트랜지스터들(Q8, Q11)의 베이스 전압은 감소되어 바이폴라 트랜지스터(Q11)의 전류 전달 능력은 증가된다.
그리고, 상기 바이폴라 트랜지스터(Q11)의 전류 전달 능력의 변화에 대해 반비례적으로 바이폴라 트랜지스터(Q12)의 전류 전달 능력이 가변되고, 상기 제 3 스위치 회로(613) 내의 바이폴라 트랜지스터들(Q13, Q14)의 전류 전달 능력들 또한 상기 바이폴라 트랜지스터들(Q11, Q12)의 전류 전달 능력에 비례해서 가변되므로, 상기 스위치 제어 신호들(SCON1, SCON2)의 전압 레벨은 이득 조절 전압(VCON)의 전압 레벨에 의해 결정된다. 이때, 상기 스위치 제어 신호들(SCON1, SCON2)의 전압 레벨은 아래의 [수학식 2]와 같다.
SCON1 = I1 exp (VCON)
SCON2 = IO2 - I1 exp (VCON)
위의 [수학식 2]에 나타난 바와 같이, 상기 스위치 제어 신호들(SCON1, SCON2)이 이득 조절 전압(VCON)의 변화에 대해 지수 함수적으로 가변되므로, 상기 이득 조절 전류 발생 회로(620) 내의 바이폴라 트랜지스터들(Q15, Q16)의 전류 전달 능력들 또한 지수 함수적으로 가변된다. 이에 따라, 상기 이득 조절 전류 발생 회로(620)로부터 출력되는 상기 이득 조절 전류(ICON)의 전류량이 지수 함수적으로 가변되는 것은 물론이다. 이때, 상기 이득 조절 전류(ICON)의 전류량은 아래의 [수학식 3]과 같다.
ICON = exp (VCON)
위의 [수학식 3]에서와 같이, 상기 이득 조절 전류(ICON)의 전류량이 지수 함수적으로 가변됨으로써, 상기 믹서(200)의 출력 신호들(Vout, Voutb)의 이득 변화 또한 지수 함수적으로 가변된다. 따라서, 본 발명의 제 1 및 제 2 실시예들에 따른 통신 시스템의 믹서(200)로부터의 출력 신호들(Vout, Voutb)은 지수 함수적으로 가변되는 이득 조절 전류(ICON)의 제어에 의해 도 7a와 같이 '-10dB' 에서 '10dB'까지의 이득 변화량을 가진다. 그리고, 상기 믹서(200)의 제 2 스위치 회로(230)의 바이폴라 트랜지스터들(Q5, Q6)의 컬렉터들 사이에 저항을 연결하면, 상기 출력 신호들(Vout, Voutb)은 도 7b와 같은 전류 변화량을 가지며, 이 경우에는 상기 출력 신호들(Vout, Voutb)의 이득이 선형적으로 변화되지는 않지만, 응용 분야에 따라 회로의 적용이 가능하다.
상기한 바와 같이, 본 발명의 실시예들에 따른 상기 믹서(200)가 바이폴라 트랜지스터들만으로 구성됨으로써, 단일 바이폴라 제조 공정 상에서 상기 믹서(200)의 제조가 용이하고 그리고, 상기 믹서(200)로부터의 출력 신호들(Vout, Voutb)이 지수 함수적으로 가변되는 이득 조절 전류(ICON)의 제어에 의해 선형적인 특성을 가짐으로써, 출력 신호들(Vout, Voutb)의 변화가 예측 가능해지기 때문에, 통신 시스템의 신뢰성이 보장된다.
이상에서, 본 발명에 따른 통신 시스템을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 다양한 변화 및 변경이 가능함은 물론이다.
상술한 바와 같이, 믹서가 바이폴라 트랜지스터만으로 구성되므로, 바이폴라 제조 공정으로 용이하게 구현 가능하고 그리고 지수 함수적으로 변화되는 이득 조절 전류에 의해 출력 신호들이 선형적인 특성을 가짐으로써, 통신 시스템의 신뢰성이 보장된다.

Claims (3)

  1. 외부로부터의 제 1 주파수를 가지는 제 1의 신호와 상기 제 1 주파수보다 높은 제 2 주파수를 가지는 제 2 신호 및 이득 조절 전류의 전류량에 따라서 상기 제 1 및 제 2 신호들을 믹싱한 제 3 주파수를 가지는 제 3 신호를 발생하는 믹서 및;
    외부로부터의 소정의 전압 레벨을 가지는 기준 전압을 받아들이고, 이득 조절 전압 레벨에 따라서 가변되는 전류량을 가지는 상기 이득 조절 전류를 발생하는 이득 조절 수단을 포함하고,
    상기 이득 조절 전류는,
    상기 이득 조절 전압 레벨에 따라서 지수 함수적으로 가변되는 전류량을 가지는 통신 시스템.
  2. 제 1항에 있어서,
    상기 이득 조절 수단은,
    상기 기준 전압 및 상기 이득 조절 전압의 전압 레벨들에 따라서 제 1 전원으로부터의 제 1 및 제 2 전류들을 선택적으로 전달하는 제 1 스위치 회로 및,
    상기 제 1 스위치 회로를 통해 전달되는 상기 제 1 및 제 2 전류들을 제 2 전원으로 전달하는 제 2 스위치 회로를 포함하는 통신 시스템.
  3. 제 2항에 있어서,
    상기 제 1 스위치 회로는,
    상기 기준 전압 레벨에 따라서 상기 제 1 전원으로부터의 상기 제 1 전류를 상기 제 2 스위치 회로로 선택적으로 전달하는 제 1 바이폴라 트랜지스터 및,
    상기 이득 조절 전압 레벨에 따라서 상기 제 1 전원으로부터의 상기 제 2 전류를 상기 제 2 스위치 회로로 선택적으로 전달하는 제 2 바이폴라 트랜지스터를 포함하는 통신 시스템.
KR1019990031954A 1999-08-04 1999-08-04 통신 시스템의 고주파 믹서 KR20010016816A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990031954A KR20010016816A (ko) 1999-08-04 1999-08-04 통신 시스템의 고주파 믹서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990031954A KR20010016816A (ko) 1999-08-04 1999-08-04 통신 시스템의 고주파 믹서

Publications (1)

Publication Number Publication Date
KR20010016816A true KR20010016816A (ko) 2001-03-05

Family

ID=19606184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990031954A KR20010016816A (ko) 1999-08-04 1999-08-04 통신 시스템의 고주파 믹서

Country Status (1)

Country Link
KR (1) KR20010016816A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650329B1 (ko) * 2005-11-04 2006-11-27 한국과학기술원 깊은 엔웰 씨모스로 구현된 수직형 바이폴라 접합트랜지스터를 이용한 수신기.
WO2007004838A1 (en) * 2005-07-05 2007-01-11 Samsung Electronics Co., Ltd. Apparatus and method for iip3 control for a wireless transceiver
KR101125539B1 (ko) * 2004-05-13 2012-03-23 에스티 에릭슨 에스에이 교정 디바이스, 밸런싱 회로 디바이스, 수신기 또는 송신기 디바이스 및 집적 회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101125539B1 (ko) * 2004-05-13 2012-03-23 에스티 에릭슨 에스에이 교정 디바이스, 밸런싱 회로 디바이스, 수신기 또는 송신기 디바이스 및 집적 회로
WO2007004838A1 (en) * 2005-07-05 2007-01-11 Samsung Electronics Co., Ltd. Apparatus and method for iip3 control for a wireless transceiver
KR100650329B1 (ko) * 2005-11-04 2006-11-27 한국과학기술원 깊은 엔웰 씨모스로 구현된 수직형 바이폴라 접합트랜지스터를 이용한 수신기.

Similar Documents

Publication Publication Date Title
US6639447B2 (en) High linearity Gilbert I Q dual mixer
KR100469313B1 (ko) 무선통신장치 및 부호분할 다원접속 시스템
JP3360501B2 (ja) 増幅回路及び携帯電話用半導体集積回路装置
US7078974B2 (en) High frequency power amplifier circuit
US7218170B1 (en) Multi-pole current mirror filter
US8078122B2 (en) Interface between digital and analog circuits
US6606489B2 (en) Differential to single-ended converter with large output swing
US6392486B1 (en) Low-noise common-gate amplifier for wireless communications
CN100542017C (zh) 信号处理电路和使用该信号处理电路的通信设备
US7302246B2 (en) Programmable gain amplifier with self-adjusting offset correction
US6650883B1 (en) Mixer with adjustable linearity
US8953346B2 (en) Converting circuit for converting input voltage into output current
KR100290285B1 (ko) 프리스케일러의 입력 버퍼
US6275688B1 (en) Double balanced mixer
US8543072B1 (en) High accuracy programmable gain amplifier
JP2009105726A (ja) 高周波電力検波回路及び無線通信装置
US6591093B1 (en) Circuit and method for frequency translation
JP2007325212A (ja) 半導体装置
US5673003A (en) Amplifier circuit having a variable bandwidth
KR100344928B1 (ko) 송신회로 및 무선송신장치
KR20010016816A (ko) 통신 시스템의 고주파 믹서
US7197325B2 (en) Power control apparatus with PAM reference voltage tuner for a mobile terminal
JP4321959B2 (ja) 信号補償回路及び復調回路
US6100763A (en) Circuit for RF buffer and method of operation
US7180369B1 (en) Baseband filter start-up circuit

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination