JPH0324814B2 - - Google Patents
Info
- Publication number
- JPH0324814B2 JPH0324814B2 JP58057482A JP5748283A JPH0324814B2 JP H0324814 B2 JPH0324814 B2 JP H0324814B2 JP 58057482 A JP58057482 A JP 58057482A JP 5748283 A JP5748283 A JP 5748283A JP H0324814 B2 JPH0324814 B2 JP H0324814B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- difference
- voltage
- output
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明はAGC(自動利得制御;Automatic
Gain Controlの略)増幅器の負帰還回路に関し、
特にLSI化に適した差動型AGC増幅器に関する。
Gain Controlの略)増幅器の負帰還回路に関し、
特にLSI化に適した差動型AGC増幅器に関する。
従来この種の回路は個別部品で構成したり、混
成集積回路で構成する例が多く、また集積回路と
して実現されても小規模のものしかなかつた。こ
のため増幅回路間の結合は交流結合方式(インダ
クタンスやキヤパシタンスによる結合)が多く採
用されていた。集積回路技術の進歩と共に大規模
なアナログ回路の集積化も可能となつてきている
が、周知のように段間にインダクタンスやキヤパ
シタンスを用いる方式は集積化に適していないの
で、直流結合方式を採用しなくてはならない。こ
の場合には直流オフセツト電圧の補正が問題とな
る。
成集積回路で構成する例が多く、また集積回路と
して実現されても小規模のものしかなかつた。こ
のため増幅回路間の結合は交流結合方式(インダ
クタンスやキヤパシタンスによる結合)が多く採
用されていた。集積回路技術の進歩と共に大規模
なアナログ回路の集積化も可能となつてきている
が、周知のように段間にインダクタンスやキヤパ
シタンスを用いる方式は集積化に適していないの
で、直流結合方式を採用しなくてはならない。こ
の場合には直流オフセツト電圧の補正が問題とな
る。
本発明は一段または多段に集積化された差動型
AGC増幅器に適した差動オフセツト電圧補正回
路ならびに利得制御回路を含む負帰還回路を提供
することを目的とするものであり、特に単一極性
のパルス信号を増幅する増幅回路に適した負帰還
回路を提供するものである。
AGC増幅器に適した差動オフセツト電圧補正回
路ならびに利得制御回路を含む負帰還回路を提供
することを目的とするものであり、特に単一極性
のパルス信号を増幅する増幅回路に適した負帰還
回路を提供するものである。
内部回路が直流結合された差動型AGC増幅器
では利得制御を行う場合、出力信号の中に含まれ
る直流成分を除去して、信号電圧のみを検出して
負帰還信号とし、利得制御を行なわなくてはなら
ない。また差動オフセツト電圧を補正するために
は差動オフセツト電圧のみを検出して負帰還信号
とする必要がある。本発明はこの二つの負帰還動
作を効果的に行うための新しい回路方式を提供す
るものである。
では利得制御を行う場合、出力信号の中に含まれ
る直流成分を除去して、信号電圧のみを検出して
負帰還信号とし、利得制御を行なわなくてはなら
ない。また差動オフセツト電圧を補正するために
は差動オフセツト電圧のみを検出して負帰還信号
とする必要がある。本発明はこの二つの負帰還動
作を効果的に行うための新しい回路方式を提供す
るものである。
本発明は一段または多段の差動型AGC増幅回
路の正相出力電圧および逆相出力電圧の振幅を検
出する二つの振幅検出回路、該二つの振幅検出回
路の出力の和をとる和回路、上記二つの振幅検出
回路の出力の差をとる第一の差回路、上記和回路
の出力と基準電圧との差をとる第二の差回路とを
含み、上記第一の差回路の出力信号を利用して上
記差動型AGC増幅回路のオフセツト電圧を制御
し、上記第二の差回路の出力信号を利用して上記
差動型AGC増幅器の利得を制御することを特徴
とするAGC増幅器負帰還回路である。
路の正相出力電圧および逆相出力電圧の振幅を検
出する二つの振幅検出回路、該二つの振幅検出回
路の出力の和をとる和回路、上記二つの振幅検出
回路の出力の差をとる第一の差回路、上記和回路
の出力と基準電圧との差をとる第二の差回路とを
含み、上記第一の差回路の出力信号を利用して上
記差動型AGC増幅回路のオフセツト電圧を制御
し、上記第二の差回路の出力信号を利用して上記
差動型AGC増幅器の利得を制御することを特徴
とするAGC増幅器負帰還回路である。
第1図に本発明によるAGC増幅器負帰還回路の
系統図を示す。101は差動型AGC増幅回路で
あり、109および110がその正相入力端およ
び逆相入力端、112および113がその正相出
力端および逆相出力端である。また111は利得
制御入力端である。102および103はそれぞ
れ正相出力112の振幅検出回路および逆相出力
113の振幅検出回路である。104は和回路で
振幅検出回路102および103の出力の和をと
る回路である。105は第一の差回路で振幅検出
回路102および103の出力の差をとる回路で
ある。106は第二の差回路で和回路104の出
力と基準電圧VT114との差をとる回路である。
107は増幅回路で第1の差回路105の出力を
増幅し、直流オフセツト補正信号として差動型
AGC増幅回路101の逆相入力端110に与え
るものである。108も増幅回路で第二の差回路
106の出力を増幅し、利得制御信号として差動
型AGC増幅回路101の利得制御入力端111
に与える。
系統図を示す。101は差動型AGC増幅回路で
あり、109および110がその正相入力端およ
び逆相入力端、112および113がその正相出
力端および逆相出力端である。また111は利得
制御入力端である。102および103はそれぞ
れ正相出力112の振幅検出回路および逆相出力
113の振幅検出回路である。104は和回路で
振幅検出回路102および103の出力の和をと
る回路である。105は第一の差回路で振幅検出
回路102および103の出力の差をとる回路で
ある。106は第二の差回路で和回路104の出
力と基準電圧VT114との差をとる回路である。
107は増幅回路で第1の差回路105の出力を
増幅し、直流オフセツト補正信号として差動型
AGC増幅回路101の逆相入力端110に与え
るものである。108も増幅回路で第二の差回路
106の出力を増幅し、利得制御信号として差動
型AGC増幅回路101の利得制御入力端111
に与える。
次に上述のAGC増幅器負帰還回路の動作を簡
単に説明する。正相出力信号112および逆相出
力信号113をそれぞれ次式で表わす。
単に説明する。正相出力信号112および逆相出
力信号113をそれぞれ次式で表わす。
但しVPおよびVNは正相および逆相出力端の全
電圧でVPOおよびVNOはそれぞれの直流分である。
Aは増幅器の差動利得でviは入力端109に与え
られた信号電圧である。振幅検出回路102の出
力V^Pはv^iを入力信号の最大値として V^P=VPO+1/2Av^i …(2) 同様に最大値検出回路103の出力V^Nは、前
述のように単一極性のパルス信号が印加された場
合の逆相出力信号113の最大値を検出するから V^N=VNO …(3) となる。従つて和回路104を経て第2の差回
路106の出力電圧VCは基準電圧をVTとして VC=VPO+VNO+1/2Av^i−VT …(4) と表わされる。ここで差動増幅回路の特性から
VPO+VNOは一定であるから入力換算の基準電圧
v^tを定義して VPO+VNO−VT=−1/2Av^t …(5) とすれば VC=1/2A(v^i−v^t) …(6) となり第2の差回路106の出力電圧は入力信
号v^iと基準電圧v^tとの差にのみ比例するようにす
ることができ、直流オフセツト電圧の影響を無く
することができる。
電圧でVPOおよびVNOはそれぞれの直流分である。
Aは増幅器の差動利得でviは入力端109に与え
られた信号電圧である。振幅検出回路102の出
力V^Pはv^iを入力信号の最大値として V^P=VPO+1/2Av^i …(2) 同様に最大値検出回路103の出力V^Nは、前
述のように単一極性のパルス信号が印加された場
合の逆相出力信号113の最大値を検出するから V^N=VNO …(3) となる。従つて和回路104を経て第2の差回
路106の出力電圧VCは基準電圧をVTとして VC=VPO+VNO+1/2Av^i−VT …(4) と表わされる。ここで差動増幅回路の特性から
VPO+VNOは一定であるから入力換算の基準電圧
v^tを定義して VPO+VNO−VT=−1/2Av^t …(5) とすれば VC=1/2A(v^i−v^t) …(6) となり第2の差回路106の出力電圧は入力信
号v^iと基準電圧v^tとの差にのみ比例するようにす
ることができ、直流オフセツト電圧の影響を無く
することができる。
他方第1の差回路105の出力電圧VFは
VF=V^N−V^P=VNO−VPO−1/2Av^i …(7)
となり入力換算直流オフセツト電圧VFOを定義
し VNO−VPO=AVFO …(8) とする(7)式は VF=A(VFO−1/2v^i) …(9) VFOが入力信号の振幅に比べて小さいとすれば VF−1/2Av^i …(10) となり第1の差回路105の出力は入力信号の
最大値の−1/2A倍に等しくなる。
し VNO−VPO=AVFO …(8) とする(7)式は VF=A(VFO−1/2v^i) …(9) VFOが入力信号の振幅に比べて小さいとすれば VF−1/2Av^i …(10) となり第1の差回路105の出力は入力信号の
最大値の−1/2A倍に等しくなる。
すなわち本方式のオフセツト補正回路は入力側
に換算して入力信号のピーク値の−1/2倍の残留 オフセツトが生ずるように働くので差動回路の直
線部分を最も有効に利用することができる。従つ
てユニポーラ信号を増幅する場合に極めて有効で
ある。
に換算して入力信号のピーク値の−1/2倍の残留 オフセツトが生ずるように働くので差動回路の直
線部分を最も有効に利用することができる。従つ
てユニポーラ信号を増幅する場合に極めて有効で
ある。
次に振幅検出回路の実施例を第2図に示す、ト
ランジスタ201,202、抵抗204,205
が差動増幅回路を構成しトランジスタ203、抵
抗206およびコンデンサ207が最大電圧保持
回路を構成する。入力端208に入力する信号電
圧はコンデンサ207が保持する電圧より高い場
合にのみエミツタフオロア203を活性化し抵抗
206を通して新しい電圧をコンデンサ207に
充電し最大電圧を保持する。
ランジスタ201,202、抵抗204,205
が差動増幅回路を構成しトランジスタ203、抵
抗206およびコンデンサ207が最大電圧保持
回路を構成する。入力端208に入力する信号電
圧はコンデンサ207が保持する電圧より高い場
合にのみエミツタフオロア203を活性化し抵抗
206を通して新しい電圧をコンデンサ207に
充電し最大電圧を保持する。
第3図に和回路104の実施例を示す抵抗30
1,302が和回路を構成し、トランジスタ30
3と抵抗304は和回路の出力バツフア回路とし
てのエミツタフオロア回路を構成する。今入力端
305に電圧V1を印加し入力端306に電圧V2
を印加したとすると出力端307に得られる電圧
V6は、抵抗301および302が等しいとし、
トランジスタ303のベース電流を無視しそのベ
ースエミツタ電圧降下をVBEとすれば V6=1/2(V1+V2)−VBE …(11) となり和電圧が得られる(VBEは直流レベルシ
フトと解釈すればよい)第一の差回路105およ
び第二の差回路106として広く知られている差
動回路を用いればその増幅機能を利用して増幅回
路107,108を兼用することも可能である。
また第二の差回路106は増幅回路108と混在
し、基準電圧VTなどが表面上明確に区別できな
くなる場合もあつても、本発明の範囲内である。
1,302が和回路を構成し、トランジスタ30
3と抵抗304は和回路の出力バツフア回路とし
てのエミツタフオロア回路を構成する。今入力端
305に電圧V1を印加し入力端306に電圧V2
を印加したとすると出力端307に得られる電圧
V6は、抵抗301および302が等しいとし、
トランジスタ303のベース電流を無視しそのベ
ースエミツタ電圧降下をVBEとすれば V6=1/2(V1+V2)−VBE …(11) となり和電圧が得られる(VBEは直流レベルシ
フトと解釈すればよい)第一の差回路105およ
び第二の差回路106として広く知られている差
動回路を用いればその増幅機能を利用して増幅回
路107,108を兼用することも可能である。
また第二の差回路106は増幅回路108と混在
し、基準電圧VTなどが表面上明確に区別できな
くなる場合もあつても、本発明の範囲内である。
以上に説明した本発明によるAGC増幅器負帰
還回路の特長は次に要約される。
還回路の特長は次に要約される。
(1) 正相出力および逆相出力の最大値の差の信号
を利用して、オフセツト電圧の補正を行うこと
によつて、出力側における直流電圧を含む同相
信号の影響を除去することができ、純粋に差動
オフセツトの補正が可能となる。
を利用して、オフセツト電圧の補正を行うこと
によつて、出力側における直流電圧を含む同相
信号の影響を除去することができ、純粋に差動
オフセツトの補正が可能となる。
(2) 更に正相出力および差相出力の最大値の差信
号によつてオフセツト電圧の補正を行うことに
よつて、単一極性入力信号の振幅の1/2に相当
する残留オフセツト電圧を残すことができ、差
動増幅回路の直線部分を最も有効に信号増幅に
使うことができる。
号によつてオフセツト電圧の補正を行うことに
よつて、単一極性入力信号の振幅の1/2に相当
する残留オフセツト電圧を残すことができ、差
動増幅回路の直線部分を最も有効に信号増幅に
使うことができる。
(3) 正相出力および逆相出力の最大値の和信号と
基準電圧VTとの差によつて利得制御を行うこ
とによつて、差動オフセツト電圧による利得制
御への影響を除去することができ、純粋に出力
信号電圧に依存した利得制御が可能となる。
基準電圧VTとの差によつて利得制御を行うこ
とによつて、差動オフセツト電圧による利得制
御への影響を除去することができ、純粋に出力
信号電圧に依存した利得制御が可能となる。
第1図は本発明によるAGC増幅器負帰還回路
の構成例を示し、第2図は振幅検出回路の実施例
を示し、第3図は和回路の実施例を示す。 なお図において、101…差動型AGC増幅回
路、102,103…検出回路、104…和回
路、105…第1の差回路、106…第2の差回
路、107,108…増幅回路、109,110
…入力端、111…利得制御入力端、112,1
13…出力端、114…基準電圧VT、201,
202,203…トランジスタ、204,20
5,206…抵抗、207…コンデンサ、208
…入力端、209…出力端、301,302,3
04…抵抗、303…トランジスタ、305,3
06…入力端、307…出力端、である。
の構成例を示し、第2図は振幅検出回路の実施例
を示し、第3図は和回路の実施例を示す。 なお図において、101…差動型AGC増幅回
路、102,103…検出回路、104…和回
路、105…第1の差回路、106…第2の差回
路、107,108…増幅回路、109,110
…入力端、111…利得制御入力端、112,1
13…出力端、114…基準電圧VT、201,
202,203…トランジスタ、204,20
5,206…抵抗、207…コンデンサ、208
…入力端、209…出力端、301,302,3
04…抵抗、303…トランジスタ、305,3
06…入力端、307…出力端、である。
Claims (1)
- 1 差動型AGC増幅回路の正相出力電圧および
逆相出力電圧の振幅を検出する二つの振幅検出回
路と、該二つの振幅検出回路の出力の和をとる和
回路と、該二つつの振幅検出回路の出力の差をと
る第一の差回路と、前記和回路の出力と基準電圧
との差をとる第二の差回路とを含み、前記第一の
差回路の出力信号を利用して前記差動型AGC増
幅回路のオフセツト電圧を制御し、前記第二の差
回路の出力信号を利用して前記差動型AGC増幅
回路の利得を制御することを特徴とするAGC増
幅器負帰還回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58057482A JPS59183516A (ja) | 1983-04-01 | 1983-04-01 | Agc増幅器負帰還回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58057482A JPS59183516A (ja) | 1983-04-01 | 1983-04-01 | Agc増幅器負帰還回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59183516A JPS59183516A (ja) | 1984-10-18 |
JPH0324814B2 true JPH0324814B2 (ja) | 1991-04-04 |
Family
ID=13056927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58057482A Granted JPS59183516A (ja) | 1983-04-01 | 1983-04-01 | Agc増幅器負帰還回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59183516A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61114610A (ja) * | 1984-11-08 | 1986-06-02 | Mitsubishi Electric Corp | 自動利得制御直流増幅装置 |
FR2642918B1 (fr) * | 1989-02-09 | 1995-04-14 | Cit Alcatel | Circuit amplificateur large bande a controle automatique de gain |
FR2677512B1 (fr) * | 1991-06-07 | 1993-08-20 | Cit Alcatel | Circuit amplificateur large bande a controle automatique de gain et de tension de decalage. |
JP2000031759A (ja) | 1998-07-10 | 2000-01-28 | Fujitsu Ltd | 差動増幅回路 |
JP3967065B2 (ja) | 2000-06-12 | 2007-08-29 | 三菱電機株式会社 | 増幅回路 |
JP2008223901A (ja) * | 2007-03-13 | 2008-09-25 | Kojima Press Co Ltd | クリップ |
-
1983
- 1983-04-01 JP JP58057482A patent/JPS59183516A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS59183516A (ja) | 1984-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5392317A (en) | Method and apparatus extracting pulse signal | |
JPS6224975Y2 (ja) | ||
JPH0324814B2 (ja) | ||
US6175254B1 (en) | System for compensating a signal for an offset from a reference level | |
US6335948B1 (en) | Amplitude detector and equalizer | |
JP4199191B2 (ja) | バイナリ信号におけるスライスレベルを設定するための方法及び装置 | |
JPH0793540B2 (ja) | 光受信器 | |
JP3179838B2 (ja) | ノイズ検出回路 | |
CN111504347B (zh) | 一种低噪声信号检测系统 | |
JPH062335Y2 (ja) | 平衡増幅器 | |
JP2000031758A (ja) | 平衡増幅回路 | |
JPH0156385B2 (ja) | ||
JPH062334Y2 (ja) | 平衡増幅器 | |
JPH0315843B2 (ja) | ||
JPH0736497B2 (ja) | 増幅器 | |
JPH0522979Y2 (ja) | ||
JP3332724B2 (ja) | 差動増幅装置 | |
JPS62140507A (ja) | オフセツト補償自動利得制御増幅器 | |
JPH04200006A (ja) | 利得制御増幅器 | |
JPS5811058Y2 (ja) | サドウゾウフクカイロ | |
JP2919175B2 (ja) | 線形補償回路 | |
JPS58213568A (ja) | ビデオ・クランプ補正回路 | |
JPS6286908A (ja) | 増幅器の出力電圧補正回路 | |
JP2747864B2 (ja) | 煙センサー回路 | |
JPS6340904Y2 (ja) |