JP3332724B2 - 差動増幅装置 - Google Patents
差動増幅装置Info
- Publication number
- JP3332724B2 JP3332724B2 JP13920296A JP13920296A JP3332724B2 JP 3332724 B2 JP3332724 B2 JP 3332724B2 JP 13920296 A JP13920296 A JP 13920296A JP 13920296 A JP13920296 A JP 13920296A JP 3332724 B2 JP3332724 B2 JP 3332724B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential amplifier
- signal
- base
- correction circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、家庭用ＶＴＲに用
いられるビデオヘッドアンプに使用される差動増幅装置
に関するもので、特に、ＩＣ化に適した差動増幅装置に
関する。
いられるビデオヘッドアンプに使用される差動増幅装置
に関するもので、特に、ＩＣ化に適した差動増幅装置に
関する。
【０００２】
【従来の技術】図２は、従来のＩＣ化されたビデオヘッ
ドアンプを示すもので、ビデオヘッドから得られる再生
ビデオ信号は、入力ピン（２）を介してＩＣ内部に配置
されたエミッタ接地トランジスタ（３）のベースに印加
される。エミッタ接地トランジスタ（３）のカスコード
接続されたトランジスタ（４）を介してトランジスタ
（５）に印加される。
ドアンプを示すもので、ビデオヘッドから得られる再生
ビデオ信号は、入力ピン（２）を介してＩＣ内部に配置
されたエミッタ接地トランジスタ（３）のベースに印加
される。エミッタ接地トランジスタ（３）のカスコード
接続されたトランジスタ（４）を介してトランジスタ
（５）に印加される。
【０００３】トランジスタ（５）のエミッタ出力信号
は、差動増幅器（６）のトランジスタ（７）と、トラン
ジスタ（８）に印加される。トランジスタ（８）のベー
スには抵抗（９）とコンデンサ（１０）からなる平滑回
路（１１）のＤＣ出力信号が印加される。このため、差
動増幅器（６）で交流成分のみが増幅されて出力端子
（１２）に発生する。
は、差動増幅器（６）のトランジスタ（７）と、トラン
ジスタ（８）に印加される。トランジスタ（８）のベー
スには抵抗（９）とコンデンサ（１０）からなる平滑回
路（１１）のＤＣ出力信号が印加される。このため、差
動増幅器（６）で交流成分のみが増幅されて出力端子
（１２）に発生する。
【０００４】又、トランジスタ（５）のエミッタ出力信
号は、トランジスタ（１３）と帰還抵抗（１４）を介し
てエミッタ接地トランジスタ（３）のベースに帰還され
る。従って、図２の回路によれば、ビデオヘッドから得
られる再生ビデオ信号を増幅して出力することができ
る。
号は、トランジスタ（１３）と帰還抵抗（１４）を介し
てエミッタ接地トランジスタ（３）のベースに帰還され
る。従って、図２の回路によれば、ビデオヘッドから得
られる再生ビデオ信号を増幅して出力することができ
る。
【０００５】
【発明が解決しようとする課題】しかしながら、図２で
は外付けに平滑用のコンデンサを配置しなければなら
ず、それ専用のＩＣピンとＩＣピンにつなげる外付けの
コンデンサが必要となり、問題である。図２のヘッドア
ンプは４ヘッドのＶＴＲの場合には同じものが４個必要
となる。ＩＣピンにつなげる外付けのコンデンサをＩＣ
に内蔵させることが考えられるが、ＩＣ内部には大容量
は入れられないので、その場合には同じ時定数を確保す
るには抵抗（９）の値を大きくする。
は外付けに平滑用のコンデンサを配置しなければなら
ず、それ専用のＩＣピンとＩＣピンにつなげる外付けの
コンデンサが必要となり、問題である。図２のヘッドア
ンプは４ヘッドのＶＴＲの場合には同じものが４個必要
となる。ＩＣピンにつなげる外付けのコンデンサをＩＣ
に内蔵させることが考えられるが、ＩＣ内部には大容量
は入れられないので、その場合には同じ時定数を確保す
るには抵抗（９）の値を大きくする。
【０００６】ところが、抵抗（９）の値を大きくすると
トランジスタ（８）のベース電流が抵抗（９）に流れた
時に電圧降下が生じてしまい、差動増幅器（６）のトラ
ンジスタ（７）と、トランジスタ（８）のベース電圧に
直流レベル差が生じてしまう。その結果、差動増幅器
（６）で増幅されたビデオ信号が歪みを持ってしまう。
トランジスタ（８）のベース電流が抵抗（９）に流れた
時に電圧降下が生じてしまい、差動増幅器（６）のトラ
ンジスタ（７）と、トランジスタ（８）のベース電圧に
直流レベル差が生じてしまう。その結果、差動増幅器
（６）で増幅されたビデオ信号が歪みを持ってしまう。
【０００７】
【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、入力信号の直流レベルを制御信号に
応じて補正する第１補正回路と、前記入力信号の反転信
号の直流レベルを制御信号に応じて補正する第２補正回
路と、前記第１及び第２補正回路の出力信号の差信号を
増幅する第１差動増幅器と、該第１差動増幅器の互いに
逆位相の２つの出力信号の差信号を検出する第１及び第
２トランジスタを有する第２差動増幅器と、エミッタが
前記第１トランジスタのコレクタに接続された第３トラ
ンジスタと、エミッタが前記第２トランジスタのコレク
タに接続された第４トランジスタと、一端が前記第３ト
ランジスタのベースに接続されたコンデンサと、前記第
３トランジスタのベース電圧を制御信号として前記第１
補正回路に印加する第１帰還回路と、前記第４トランジ
スタのベース電圧を制御信号として前記第２補正回路に
印加する第２帰還回路とを備え、前記第１差動増幅器よ
り出力信号を得ることを特徴とする。
みなされたもので、入力信号の直流レベルを制御信号に
応じて補正する第１補正回路と、前記入力信号の反転信
号の直流レベルを制御信号に応じて補正する第２補正回
路と、前記第１及び第２補正回路の出力信号の差信号を
増幅する第１差動増幅器と、該第１差動増幅器の互いに
逆位相の２つの出力信号の差信号を検出する第１及び第
２トランジスタを有する第２差動増幅器と、エミッタが
前記第１トランジスタのコレクタに接続された第３トラ
ンジスタと、エミッタが前記第２トランジスタのコレク
タに接続された第４トランジスタと、一端が前記第３ト
ランジスタのベースに接続されたコンデンサと、前記第
３トランジスタのベース電圧を制御信号として前記第１
補正回路に印加する第１帰還回路と、前記第４トランジ
スタのベース電圧を制御信号として前記第２補正回路に
印加する第２帰還回路とを備え、前記第１差動増幅器よ
り出力信号を得ることを特徴とする。
【０００８】
【発明の実施の形態】図１は、本発明の差動増幅装置を
示すもので、（２０）及び（２１）は図２のトランジス
タ（５）からの入力信号の直流レベルを制御信号に応じ
て補正する第１補正回路として動作するトランジスタ及
び抵抗、（２２）及び（２３）は図２のトランジスタ
（５）からの入力信号の反転信号の直流レベルを制御信
号に応じて補正する第２補正回路として動作するトラン
ジスタ及び抵抗、（２４）はトランジスタＱ２とトラン
ジスタＱ９を備え前記第１及び第２補正回路の出力信号
の差信号を増幅する第１差動増幅器、（２５）は該第１
差動増幅器（２４）の互いに逆位相の２つの出力信号の
差信号を検出する第１及び第２トランジスタＱ３及びＱ
６を有する第２差動増幅器、Ｑ４はエミッタが前記第１
トランジスタＱ３のコレクタに接続された第３トランジ
スタ、Ｑ５はエミッタが前記第２トランジスタＱ６のコ
レクタに接続された第４トランジスタ、（２６）は一端
が前記第３トランジスタＱ４のベースに接続され他端が
前記第４トランジスタＱ５のベースに接続されたコンデ
ンサ、Ｑ１は前記第３トランジスタＱ４のベース電圧を
制御信号として前記第１補正回路に印加する第１帰還ト
ランジスタ、Ｑ８は前記第４トランジスタＱ５のベース
電圧を制御信号として前記第２補正回路に印加する第２
帰還トランジスタである。
示すもので、（２０）及び（２１）は図２のトランジス
タ（５）からの入力信号の直流レベルを制御信号に応じ
て補正する第１補正回路として動作するトランジスタ及
び抵抗、（２２）及び（２３）は図２のトランジスタ
（５）からの入力信号の反転信号の直流レベルを制御信
号に応じて補正する第２補正回路として動作するトラン
ジスタ及び抵抗、（２４）はトランジスタＱ２とトラン
ジスタＱ９を備え前記第１及び第２補正回路の出力信号
の差信号を増幅する第１差動増幅器、（２５）は該第１
差動増幅器（２４）の互いに逆位相の２つの出力信号の
差信号を検出する第１及び第２トランジスタＱ３及びＱ
６を有する第２差動増幅器、Ｑ４はエミッタが前記第１
トランジスタＱ３のコレクタに接続された第３トランジ
スタ、Ｑ５はエミッタが前記第２トランジスタＱ６のコ
レクタに接続された第４トランジスタ、（２６）は一端
が前記第３トランジスタＱ４のベースに接続され他端が
前記第４トランジスタＱ５のベースに接続されたコンデ
ンサ、Ｑ１は前記第３トランジスタＱ４のベース電圧を
制御信号として前記第１補正回路に印加する第１帰還ト
ランジスタ、Ｑ８は前記第４トランジスタＱ５のベース
電圧を制御信号として前記第２補正回路に印加する第２
帰還トランジスタである。
【０００９】図１の信号源は、トランジスタ（５）から
の信号であり、該信号の逆位相の信号を図２では使用し
ている。トランジスタ（５）から互いに逆位相の信号を
作成するにはトランジスタ（５）の代わりに差動増幅器
を用いてもよい。図１の回路ではトランジスタ（２０）
からの信号が第１差動増幅器（２４）に印加され、増幅
されて出力端子（２７）に導出される。その際に、第１
差動増幅器（２４）を構成するトランジスタＱ２、トラ
ンジスタＱ９のベース電圧が正確に一致するように帰還
をかけて補正を行っている。その帰還方法は、第１及び
第２トランジスタＱ３及びＱ６を有する第２差動増幅器
（２５）でオフセット電圧を検出し、該オフセット電圧
を電流変換してさらにトランジスタＱ４、Ｑ５でベース
電流に変換して微少電流にしてから小容量のコンデンサ
で平滑している。
の信号であり、該信号の逆位相の信号を図２では使用し
ている。トランジスタ（５）から互いに逆位相の信号を
作成するにはトランジスタ（５）の代わりに差動増幅器
を用いてもよい。図１の回路ではトランジスタ（２０）
からの信号が第１差動増幅器（２４）に印加され、増幅
されて出力端子（２７）に導出される。その際に、第１
差動増幅器（２４）を構成するトランジスタＱ２、トラ
ンジスタＱ９のベース電圧が正確に一致するように帰還
をかけて補正を行っている。その帰還方法は、第１及び
第２トランジスタＱ３及びＱ６を有する第２差動増幅器
（２５）でオフセット電圧を検出し、該オフセット電圧
を電流変換してさらにトランジスタＱ４、Ｑ５でベース
電流に変換して微少電流にしてから小容量のコンデンサ
で平滑している。
【００１０】そして、平滑した電圧に応じた電流がトラ
ンジスタＱ１、Ｑ８のコレクタに流れ点ａと点ｂの電圧
が補正される。図１において、点ａで直流電圧がΔＶ上
がったとする。すると、Ｃ点の電位ＶＣは
ンジスタＱ１、Ｑ８のコレクタに流れ点ａと点ｂの電圧
が補正される。図１において、点ａで直流電圧がΔＶ上
がったとする。すると、Ｃ点の電位ＶＣは
【００１１】
【数１】
【００１２】だけ下がる。但し、Ｒ２は抵抗値、ｒｅ１
はトランジスタＱ２のエミッタ内部抵抗値である。一
方、点ｂで直流電圧がΔＶ下がったとする。すると、ｆ
点の電位Ｖｆは
はトランジスタＱ２のエミッタ内部抵抗値である。一
方、点ｂで直流電圧がΔＶ下がったとする。すると、ｆ
点の電位Ｖｆは
【００１３】
【数２】
【００１４】だけ上がる。但し、Ｒ２は抵抗値、ｒｅ１
はトランジスタＱ７のエミッタ内部抵抗値である。この
ため、図１の点ｄと点ｅの電位差Ｖ（ｅ−ｄ）は
はトランジスタＱ７のエミッタ内部抵抗値である。この
ため、図１の点ｄと点ｅの電位差Ｖ（ｅ−ｄ）は
【００１５】
【数３】
【００１６】となる。但し、ＶBEはトランジスタＱ３と
トランジスタＱ６のベース・エミッタ間電圧である。こ
のため、第２差動増幅器（２５）はそのオフセット電圧
の入力によりトランジスタＱ３のコレクタに差電流ΔＩ
を流す。
トランジスタＱ６のベース・エミッタ間電圧である。こ
のため、第２差動増幅器（２５）はそのオフセット電圧
の入力によりトランジスタＱ３のコレクタに差電流ΔＩ
を流す。
【００１７】差電流ΔＩは、式（３）より
【００１８】
【数４】
【００１９】となる。但し、Ｒ２は抵抗値、Ｒ３は抵抗
値である。差電流ΔＩは、トランジスタＱ４に流れ、ト
ランジスタＱ４のベース電流に変換される。ベース電流
に変換されると、１/（βＱ４）倍となる。但し、βＱ
４はトランジスタＱ４の電流増幅率である。
値である。差電流ΔＩは、トランジスタＱ４に流れ、ト
ランジスタＱ４のベース電流に変換される。ベース電流
に変換されると、１/（βＱ４）倍となる。但し、βＱ
４はトランジスタＱ４の電流増幅率である。
【００２０】そして、トランジスタＱ１でベース電流か
らコレクタ電流に変換されβＱ１倍される。その結果、
トランジスタＱ１のコレクタ電流ＩＱ１は
らコレクタ電流に変換されβＱ１倍される。その結果、
トランジスタＱ１のコレクタ電流ＩＱ１は
【００２１】
【数５】
【００２２】となる。ここで、式（５）のコレクタ電流
ＩＱ１と抵抗（２１）の抵抗値Ｒ１との積がΔＶよりも
大きければ負帰還となり、オフセット補正が働く。この
ため、図１の回路が動作する条件は、
ＩＱ１と抵抗（２１）の抵抗値Ｒ１との積がΔＶよりも
大きければ負帰還となり、オフセット補正が働く。この
ため、図１の回路が動作する条件は、
【００２３】
【数６】
【００２４】となる。式（６）でΔＩは式（４）のよう
にΔＶで示されるので、式（６）は更に、
にΔＶで示されるので、式（６）は更に、
【００２５】
【数７】
【００２６】となる。式（７）でΔＶを削除すると、式
（７）は更に、
（７）は更に、
【００２７】
【数８】
【００２８】となる。このため、式（８）のように抵抗
値Ｒ１、Ｒ２、Ｒ３及び電流増幅率を設定すればオフセ
ット補正が行われる。ところで、図１の回路では正負の
極性の信号が印加された場合について説明したが、一方
の極性の信号だけでもよい。
値Ｒ１、Ｒ２、Ｒ３及び電流増幅率を設定すればオフセ
ット補正が行われる。ところで、図１の回路では正負の
極性の信号が印加された場合について説明したが、一方
の極性の信号だけでもよい。
【００２９】その場合の回路を図３に示す。図３が図１
と異なる点は、 （１）コンデンサ（２６）の一端が接地。 （２）トランジスタＱ６のコレクタが接地。 （３）トランジスタＱ８のベースに直流バイアスを印
加。
と異なる点は、 （１）コンデンサ（２６）の一端が接地。 （２）トランジスタＱ６のコレクタが接地。 （３）トランジスタＱ８のベースに直流バイアスを印
加。
【００３０】（４）トランジスタ（２２）のベースに直
流バイアスを印加。である。
流バイアスを印加。である。
【００３１】
【発明の効果】以上述べた如く、本発明によれば、オフ
セットを検出した電流を、微少電流に変換してコンデン
サを充放電させるので、コンデンサの容量値はその分だ
け小さくできる。このため、コンデンサをＩＣ化するこ
とが可能となる。本発明によれば、オフセットを検出し
た電流を平滑して再生信号を増幅する差動増幅器の入力
側に帰還させているので、オフセット補正が自動的に行
われる。
セットを検出した電流を、微少電流に変換してコンデン
サを充放電させるので、コンデンサの容量値はその分だ
け小さくできる。このため、コンデンサをＩＣ化するこ
とが可能となる。本発明によれば、オフセットを検出し
た電流を平滑して再生信号を増幅する差動増幅器の入力
側に帰還させているので、オフセット補正が自動的に行
われる。
【図１】本発明の差動増幅装置を示す回路図である。
【図２】従来の差動増幅装置の説明に供する特性図であ
る。
る。
【図３】本発明の別の実施例の差動増幅装置を示す回路
図である。
図である。
（２０） トランジスタ （２１） 抵抗 （２４） 第１差動増幅器 （２５） 第２差動増幅器 （２６） コンデンサ （Ｑ１） トランジスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/45
Claims (2)
- 【請求項１】入力信号の直流レベルを制御信号に応じて
補正する第１補正回路と、 前記入力信号の反転信号の直流レベルを制御信号に応じ
て補正する第２補正回路と、 前記第１及び第２補正回路の出力信号の差信号を増幅す
る第１差動増幅器と、 該第１差動増幅器の互いに逆位相の２つの出力信号の差
信号を検出する第１及び第２トランジスタを有する第２
差動増幅器と、 エミッタが前記第１トランジスタのコレクタに接続され
た第３トランジスタと、 エミッタが前記第２トランジスタのコレクタに接続され
た第４トランジスタと、 一端が前記第３トランジスタのベースに接続されたコン
デンサと、 前記第３トランジスタのベース電圧を制御信号として前
記第１補正回路に印加する第１帰還回路と、 前記第４トランジスタのベース電圧を制御信号として前
記第２補正回路に印加する第２帰還回路とを備え、前記
第１差動増幅器より出力信号を得ることを特徴とする差
動増幅装置。 - 【請求項２】 入力信号がベースに印加されエミッタの
直流レベルが制御信号に応じて補正される第５トランジ
スタを含む第１補正回路と、 前記入力信号の反転信号がベースに印加されエミッタの
直流レベルが制御信号に応じて補正される第６トランジ
スタを含む第２補正回路と、 前記第１及び第２補正回路の出力信号の差信号を増幅す
る第１差動増幅器と、 該第１差動増幅器の互いに逆位相の２つの出力信号の差
信号を検出する第１及び第２トランジスタを有する第２
差動増幅器と、 エミッタが前記第１トランジスタのコレクタに接続され
た第３トランジスタと、エミッタが前記第２トランジス
タのコレクタに接続された第４トランジスタと、一端が
前記第３トランジスタのベースに接続され他端が前記第
４トランジスタのベースに接続されたコンデンサと、 前記第３トランジスタのベース電圧を制御信号として前
記第１補正回路に印加する第１帰還回路と、 前記第４トランジスタのベース電圧を制御信号として前
記第２補正回路に印加する第２帰還回路とを備え、前記
第１差動増幅器より出力信号を得ることを特徴とする差
動増幅装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13920296A JP3332724B2 (ja) | 1996-05-31 | 1996-05-31 | 差動増幅装置 |
| US08/863,844 US6114909A (en) | 1996-05-31 | 1997-05-27 | Differential amplifier for correcting offsets at inputs using low capacitance capacitor |
| KR1019970022170A KR100271590B1 (ko) | 1996-05-31 | 1997-05-30 | 차동 증폭 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13920296A JP3332724B2 (ja) | 1996-05-31 | 1996-05-31 | 差動増幅装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09321558A JPH09321558A (ja) | 1997-12-12 |
| JP3332724B2 true JP3332724B2 (ja) | 2002-10-07 |
Family
ID=15239937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13920296A Expired - Fee Related JP3332724B2 (ja) | 1996-05-31 | 1996-05-31 | 差動増幅装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6114909A (ja) |
| JP (1) | JP3332724B2 (ja) |
| KR (1) | KR100271590B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6529047B2 (en) * | 2000-12-21 | 2003-03-04 | Intersil Americas Inc. | Mixer driver circuit |
| US7215200B1 (en) * | 2005-04-28 | 2007-05-08 | Linear Technology Corporation | High-linearity differential amplifier with flexible common-mode range |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02142210A (ja) * | 1988-11-24 | 1990-05-31 | Nippon Telegr & Teleph Corp <Ntt> | 差動増幅回路 |
| DE69428823T2 (de) * | 1993-04-19 | 2002-08-22 | Sanyo Electric Co | Schaltung mit hoher Impedanz |
| US5392002A (en) * | 1993-05-28 | 1995-02-21 | National Semiconductor Corporation | Low voltage bipolar negative impedance converter |
| BE1007613A3 (nl) * | 1993-10-11 | 1995-08-22 | Philips Electronics Nv | Frekwentiecompensatiecircuit voor stabilisatie van een verschilversterker met kruisgekoppelde transistors. |
| US5399988A (en) * | 1994-01-14 | 1995-03-21 | Tektronix, Inc. | FT doubler amplifier |
| JP2809150B2 (ja) * | 1995-08-14 | 1998-10-08 | 日本電気株式会社 | 高利得増幅回路 |
| JP2885281B2 (ja) * | 1996-11-20 | 1999-04-19 | 日本電気株式会社 | Ｄｃオフセットキャンセル回路及びそれを用いた差動増幅回路 |
-
1996
- 1996-05-31 JP JP13920296A patent/JP3332724B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-27 US US08/863,844 patent/US6114909A/en not_active Expired - Lifetime
- 1997-05-30 KR KR1019970022170A patent/KR100271590B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100271590B1 (ko) | 2000-11-15 |
| JPH09321558A (ja) | 1997-12-12 |
| US6114909A (en) | 2000-09-05 |
| KR970077976A (ko) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6224975Y2 (ja) | ||
| JPS59117307A (ja) | Ａｂ級増幅器 | |
| EP0473166B1 (en) | Amplifying circuit | |
| EP0526423B1 (en) | An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance | |
| JP3332724B2 (ja) | 差動増幅装置 | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JPS6115619Y2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0113453Y2 (ja) | ||
| JPH06303037A (ja) | 包絡線検波回路 | |
| JP3085203B2 (ja) | プリアンプ | |
| JP3263539B2 (ja) | バイアス回路 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPH0345568B2 (ja) | ||
| KR830001979B1 (ko) | 전력 증폭 회로 | |
| JPS5921109A (ja) | 定電流出力特性を有するパワ−アンプ | |
| JPH04119005A (ja) | 演算増幅回路 | |
| JPH0122288Y2 (ja) | ||
| JP2680748B2 (ja) | 結合容量回路 | |
| JPS5827539Y2 (ja) | 音声増幅器 | |
| JPS623605B2 (ja) | ||
| JP3439252B2 (ja) | 記録ドライブ回路及び磁気記録装置 | |
| JPH1041782A (ja) | フィルタ回路 | |
| JPS60103810A (ja) | 電力増幅器 | |
| JPH05226949A (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |