JPH02131615A - 波形再生回路 - Google Patents

波形再生回路

Info

Publication number
JPH02131615A
JPH02131615A JP28606788A JP28606788A JPH02131615A JP H02131615 A JPH02131615 A JP H02131615A JP 28606788 A JP28606788 A JP 28606788A JP 28606788 A JP28606788 A JP 28606788A JP H02131615 A JPH02131615 A JP H02131615A
Authority
JP
Japan
Prior art keywords
signal
waveform
amplifier
signals
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28606788A
Other languages
English (en)
Inventor
Wahei Nakao
中尾 和平
Hisao Nagao
長尾 久夫
Yoshihei Tani
谷 善平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP28606788A priority Critical patent/JPH02131615A/ja
Publication of JPH02131615A publication Critical patent/JPH02131615A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、バイフェーズ信号等のようにデューティ比が
50%のパルス信号を光ファイバ等で伝送する際に用い
る波形再生回路に関するものである. 〔従来の技術〕 従来の波形再生回路を第6図及び第7図に基づいて説明
する. 第6図に示すように、入力信号Eは、増幅器31で増幅
されて増幅信号Fとなる.この増幅信号Fは、抵抗R.
及びコンデンサCI1からなる積分器32によって平滑
され、平滑信号Gとなる.平滑信号Gは、差動増幅器3
3によって所定の基準電圧V ratとの差を増幅され
る.そして、この差動増幅器33の出力に基づいて、利
得制御回路34が前記増幅器3lの利得を制御する。
この利得制j′n回路34は、第7図(a)に示すよう
なレベルの低い入力信号Eが入力された場合には、増幅
器31の利得を向上させ、第7図(b)に示すようなレ
ベルの高い入力信号Eが人力された場合には、増幅器3
1の利得を低下させるように働く.従って、この増幅器
31の利得は、第7図(a)(b)のいずれの場合にも
、平滑信号Gが等しくなるように(即ち、増幅信号Fも
等しくなるように)帰還が加えられることになる。
この増幅信号Fは、比較器35に送られ、所定の闇値電
圧vTエと比較されて出力信号Hとなって出力される.
従って、出力信号Hは、第7図(a)(b)に示すよう
に、入力信号Eのレベルにかかわりなくデューティ比が
一定に保たれ、かつレベルも等しいパルス信号となる. この結果、波形再生回路は、入力信号Eを、そのレベル
にかかわらず、デューティ比が一定に保たれた同じレベ
ルのパルス信号となるように再生することができる. 〔発明が解決しようとする課題〕 しかしながら、上記従来の波形再生回路では、回路特性
の歪み等により、バイフェーズ信号等のようにデューテ
ィ比が50%のパルス信号を零n度よく再生することが
できないという問題点を有していた. 即ち、増幅器31の特性にパルスの立ち上がり時間と立
ち下がり時間とが異なる等の歪みがある場合には、第8
図(a)に示すように、増幅信号Fのパルスの立ち上が
りと立ち下がりが対称ではなくなる.従って、増幅器3
1に帰還をかけて平滑信号Gが一定になるように制御し
ても、出力信号Hは、本来の得ようとする信号(2点鎖
線で図示)に対してデューティ比のずれたものとなる。
また、比較器35の特性にパルスの立ち上がり時と立ち
下がり時とで伝播時間の差がある場合等には、第8図(
b)に示すように、増幅信号Fが正しいパルス波形を保
っていたとしても、出力信号Hにデューティ比のずれが
生じていた。
さらに、元の送信信号のデューティ比が50%であって
も、前置増幅器や伝送回路の特性により、第8図(C)
に示すように、入力信号E自身のデューティ比がずれる
場合がある.そして、この場合にも、デューティ比のず
れがそのまま増幅信号F及び出力信号Hに現れることに
なり、このずれを補正することができなかった。
〔課題を解決するための手段〕
本発明に係る波形再生回路は、上記課題を解決するため
に、入力信号を増幅する増幅器と、この増幅器から出力
された増幅信号に基づき、入力信号と同相の波形整形出
力信号と逆相の波形整形出力信号とを出力する比較器と
、この比較器から出力された同相と逆相の波形整形出力
信号をそれぞれ積分する積分器と、この積分器からそれ
ぞれ出力された平滑信号が等しくなるように前記増幅器
の利得又は前記比較器の闇値電圧に帰還をかける帰還回
路とを有することを特徴としている.〔作 用〕 入力信号は、まず増幅器によって増幅され増幅信号とな
る。この増幅器は、帰還回路が利得の制御を行うもので
ある場合には、この利得が調整可能なようになっている
この増幅信号は、比較器に入力される。比較器は、増幅
信号を比較することにより波形整形を行い、前記゛入力
信号と同相の波形整形出力信号と逆相の波形整形出力と
を出力する。即ち、増幅器が一相の増幅信号を出力する
場合には、この増幅信号を闇値電圧と比較することによ
り波形整形を行い、これを同相のものと逆相のものとに
分離して出力する.この比較器は、帰還回路が闇値電圧
の制御を行うものである場合には、この闇値電圧を調整
することができるようになっている。また、増幅器が前
記入力信号と同相の増幅信号と逆相の増幅信号とを出力
する場合には、これらを相互に比較することにより、そ
れぞれ波形整形を行って出力する. この比較器から出力された同相と逆相の波形整形出力信
号は、それぞれ積分器で積分され平滑信号となる. この平滑信号は、それぞれ帰還回路に送られる.そして
、帰還回路では、それぞれの平滑信号が等しくなるよう
に、前記増幅器の利得又は前記比較器の閾値電圧に帰還
をかける。増幅器の利得が変化すると、比較器での基準
レベルに対して比較対象となる波形のレベルが変化する
。また、比較器の闇値電圧が変化すると、増幅器が同じ
波形の信号を出力しても、その比較を行う基準レベルが
変化することになる.即ち、増幅器の利得と比較器の闇
値電圧とは、相対的な関係にあるものであり、いずれを
制御しても同一の機能を果たすこと?できる. このようにして増幅器又は比較器に平滑信号が等し《な
るような帰還が加えられると、比較器から出力される同
相と逆相の波形整形出力信号のデューティ比が等しくな
り、この結果常にデューティ比が50%の信号を再生す
ることができる。
〔実施例〕
本発明の一実施例を第1図乃至第3図に基づいて説明す
れば、以下の通りである. 第1図に示すように、入力信号Aは、増幅器1に入力さ
れるようになっている.増幅器lは入力信号Aを増幅し
、増幅信号Bを出力する回路である。この増幅器1の出
力は、比較器2の一方の入力に接続されている。比較器
2は、他方の入力に闇値電圧vtNが印加され、この闇
値電圧■T■と増幅信号Bとを比較して、波形整形出力
信号CAC,をそれぞれ出力する回路である.この波形
整形出力信号Ca’Caは、入力信号Aと同相の波形整
形出力信号CAと、逆相の波形整形出力信号Cllとか
らなる. 比較器2の両出力は、波形整形回路の出力となると共に
、積分器3を介して差動増幅器4にそれぞれ接続されて
いる.積分器3は、抵抗R.−R.とコンデンサCIか
らなり、波形整形出力信号CA・C.をそれぞれ平滑し
て平滑信号DA −D.を出力する回路である.差動増
幅器4は、入力された平滑信号Da’Dmの差を取って
、これを増幅し出力する回路である.この差動増幅器4
の出力は、前記増幅器lの利得制御回路5に接続されて
いる。利得制御回路5は、差動増幅器4からの出力に基
づいて、積分器3が出力する平滑信号DA・D,が等し
くなるように増幅器1の利得を制御する回路である. 上記構成の波形再生回路の動作を説明する.入力信号A
は、増幅器1で増幅されて増幅信号Bとなる.増幅信号
Bは、比較器2で閾値電圧vyHと比較されて波形整形
され、入力信号Aと同相の波形整形出力信号C.と逆相
の波形整形出力信号C.とじて出力される.そして、こ
れら波形整形出力信号CA−C.は、積分器3でそれぞ
れ積分されて平滑信号D.−D.となる. ここで、第1図における利得制御回路5の利得制御が行
われなかったとすると、一般に波形整形出力信号C.−
C,は、第2図の実線で示すように、デューティ比が5
0%の前後の互いに逆相のパルス信号となる.そして、
平滑信号DA −DIは、第2図の実線で示すように、
各波形整形出力信号Ca’Cs+のデューティ比に比例
した異なるレベルを有するものとなる. しかし、この平滑信号DA−D,は、差動増幅器4でそ
の差を増幅されて利得制御回路5に送られる.そして、
利得制1n回路5では、この差動増幅器4の出力に基づ
いて、平滑信号Ds  −Dsが等しくなるように(第
2図2点鎖線で図示)増幅器1の利得を制御する.従っ
て、平滑信号DADsに差が生じた場合には、この差を
小さくするように増幅器lの利得に帰還が加えられるの
で、実際の波形整形出力信号CA−C.は、第2図の2
点鎖線に示すように、共にデューティ比が50%のパル
スとなる。
この結果、回路特性の歪み等がある場合にも、常にデエ
ーティ比が50%の波形整形出力信号CA・C1を再生
することができる. 例えば、増幅器1の特性に歪みがある場合には、第3図
に示すように、入力信号Aに対して増幅信号Bのパルス
の立ち上がりと立ち下がりとが対称でな《なる.しかし
、このような場合にも、平滑信号D.−D.が等しくな
るように増幅器lの利得に帰還がかかるので、波形整形
出力信号CA・C.は、常にデューティ比が50%のパ
ルスとなる.また、その他の回路特性の歪みがある場合
にも、同様にデューティ比が50%の波形整形出力信号
CA −C.を得ることができるのは明らかである. 第4図に本発明の他の実施例を示す. この実施例における増幅器l1、比較器12、積分器l
3及び差動増幅器14は、第1図の増幅器!、比較器2
、積分器3及び差動増幅器4と同様の構成である.しか
し、差動増幅器14の出力は、闇値制御回路15に接続
されている点が第1図の実施例と異なる.この閾値制御
回路15は、差動増輻器14の出力に基づいて、平滑信
号DA・D.が等しくなるように比較器12の閾値電圧
vtHを制御する回路である. 従って、この実施例の場合には、平滑信号D^・DIが
等しくなるように比較器l2の閾値電圧vvnに帰還を
加えることになる.そして、この比較器12の閾値電圧
vTHと増幅器11の利得とは相対的な関係にあるので
、この場合にも第1図に示した実施例と同様に、デュー
ティ比が50%の波形整形出力信号CA −C,を得る
ことができるのは明らかである. 第5図に本発明の他の実施例を示す. この実施例においては、第l差動増幅器21が入力信号
Aを基準電圧V r*fと比較して増幅し、この入力信
号Aと同相の増幅信号BAと逆相の増幅信号B,とを出
力するようになっている。このため、比較器22も、こ
れら増幅信号BA”BIを互いに比較して波形整形出力
信号CA −cIlを出力することになる.しかし、積
分器23、第2差動増幅器24及び利得制御回路25は
、第1図の実施例における積分器3、差動増幅器4及び
利得制御回路5と同じ構成である. 従って、この実施例の場合には、同相と逆相の波形整形
出力信号CA−CIの分離を比較器22ではなく第1差
動増幅器21で行うことになる。
もっとも、この場合にも、同相と逆相の増幅信号B.−
8−を互いに比較し合えば、出力される波形整形出力信
号Ca’Cmは第1図の実施例の場合と同じものとなる
ので、デューティ比が50%の波形整形出力信号C.−
C,を得ることができるのは明らかである. 〔発明の効果〕 本発明に係る波形再生回路は、以上のように、入力信号
を増幅する増幅器と、この増幅器から出力された増幅信
号に基づき、入力信号と同相の波形整形出力信号と逆相
の波形整形出力信号とを出力する比較器と、この比較器
から出力された同相と逆相の波形整形出力信号をそれぞ
れ積分する積分器と、この積分器からそれぞれ出力され
た平滑信号が等しくなるように前記増幅器の利得又は前
記比較器の闇値電圧に帰還をかける帰還回路とを有する
構成をなしている. これにより、積分器からそれぞれ出力された平滑信号が
等しくなるように帰還が加えられるので、同相と逆相の
波形整形出力信号のデューティ比が等しくなり、常にデ
ューティ比が50%の信号を再生することができる。
従って、本発明に係る波形整形回路は、回路特性の歪み
等がある場合にも、デューティ比が50%のパルス信号
を精度よく再生することができるという効果を奏する.
【図面の簡単な説明】
第1図乃至第3図は本発明の一実施例を示すものであっ
゛て、第1図は波形整形回路のブロック図、第2図は帰
還回路による変化を示すタイムチャート、第3図は波形
整形回路の各波形を示すタイムチャートである.第4図
は本発明の他の実施例を示すものであって、波形整形回
路のブロック図である.第5図は本発明のさらに他の実
施例を示すものであって、波形整形回路のブロック図で
ある.第6図乃至第8図は従来例を示すものであって、
第6図は波形整形回路のブロック図、第7図(a)(b
)はそれぞれ波形整形回路の各波形を示すタイムチャー
ト、第8図(a)〜(C)はそれぞれ回路特性に歪みが
ある場合の波形整形回路の各波形を示すタイムチャート
である。 lは増幅器、2は比較器、3は積分器、4は差動増幅器
(帰還回路)、5は利得制御回路(帰還回路)、1lは
増幅器、12は比較器、13は積分器、14は差動増幅
器(帰還回路)、15は闇値制御回路(帰還回路)、2
1は第1差動増幅器(増幅器)、22は比較器、23は
積分器、24は第2差動増幅器(帰還回路)、25は利
得制御回路(帰還回路)である。 第 第 図 図 第3 図 第 図(a) 第 図(b)

Claims (1)

    【特許請求の範囲】
  1. 1、入力信号を増幅する増幅器と、この増幅器から出力
    された増幅信号に基づき、入力信号と同相の波形整形出
    力信号と逆相の波形整形出力信号とを出力する比較器と
    、この比較器から出力された同相と逆相の波形整形出力
    信号をそれぞれ積分する積分器と、この積分器からそれ
    ぞれ出力された平滑信号が等しくなるように前記増幅器
    の利得又は前記比較器の閾値電圧に帰還をかける帰還回
    路とを有することを特徴とする波形再生回路。
JP28606788A 1988-11-11 1988-11-11 波形再生回路 Pending JPH02131615A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28606788A JPH02131615A (ja) 1988-11-11 1988-11-11 波形再生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28606788A JPH02131615A (ja) 1988-11-11 1988-11-11 波形再生回路

Publications (1)

Publication Number Publication Date
JPH02131615A true JPH02131615A (ja) 1990-05-21

Family

ID=17699525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28606788A Pending JPH02131615A (ja) 1988-11-11 1988-11-11 波形再生回路

Country Status (1)

Country Link
JP (1) JPH02131615A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009036783A (ja) * 2008-11-07 2009-02-19 Amitec:Kk シリンダ位置検出装置
JP2010130293A (ja) * 2008-11-27 2010-06-10 Fujitsu Ltd デューティ補正回路、及びデューティ補正方法
JP2012510238A (ja) * 2008-11-25 2012-04-26 クゥアルコム・インコーポレイテッド 局部発振器信号のためのデューティサイクル調整
US8847638B2 (en) 2009-07-02 2014-09-30 Qualcomm Incorporated High speed divide-by-two circuit
US8854098B2 (en) 2011-01-21 2014-10-07 Qualcomm Incorporated System for I-Q phase mismatch detection and correction

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009036783A (ja) * 2008-11-07 2009-02-19 Amitec:Kk シリンダ位置検出装置
JP2012510238A (ja) * 2008-11-25 2012-04-26 クゥアルコム・インコーポレイテッド 局部発振器信号のためのデューティサイクル調整
JP2010130293A (ja) * 2008-11-27 2010-06-10 Fujitsu Ltd デューティ補正回路、及びデューティ補正方法
US7977990B2 (en) 2008-11-27 2011-07-12 Fujitsu Limited Duty correction circuit, duty correction system, and duty correction method
US8847638B2 (en) 2009-07-02 2014-09-30 Qualcomm Incorporated High speed divide-by-two circuit
US8854098B2 (en) 2011-01-21 2014-10-07 Qualcomm Incorporated System for I-Q phase mismatch detection and correction

Similar Documents

Publication Publication Date Title
US4322811A (en) Clamping circuit for an adaptive filter
JPH02131615A (ja) 波形再生回路
US5013931A (en) Programmable triangle wave generator
US3070750A (en) Linear detector circuit
JPH0683111B2 (ja) ▲√f▼自動利得制御増幅器
JPH06338746A (ja) オーディオ機器のagc回路
US4904958A (en) Enhanced phase detector
JPS6223224A (ja) デイジタル中継器用直流再生回路
JPH0441531B2 (ja)
JPH0563504A (ja) 同軸ケーブル損失等化増幅器
JPH0614647B2 (ja) 光受信回路
JPH06152340A (ja) 線路等化回路
US4665434A (en) Method and apparatus for generating a S.E.C.A.M. modulating signal
JPS6364932B2 (ja)
JPS6352503B2 (ja)
JP2888848B2 (ja) 利得制御回路
JPS6245753B2 (ja)
SU487441A1 (ru) Усилитель
JPS6226229B2 (ja)
US3581111A (en) Adaptive integrator for digital signals
JP2814501B2 (ja) 自動利得制御増幅器
JPH03255712A (ja) 電子ボリューム回路
JPH07147666A (ja) ビデオテープレコーダ
JPS6161286B2 (ja)
JPS6027259A (ja) 受信器