JPS6364932B2 - - Google Patents
Info
- Publication number
- JPS6364932B2 JPS6364932B2 JP6180179A JP6180179A JPS6364932B2 JP S6364932 B2 JPS6364932 B2 JP S6364932B2 JP 6180179 A JP6180179 A JP 6180179A JP 6180179 A JP6180179 A JP 6180179A JP S6364932 B2 JPS6364932 B2 JP S6364932B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- level
- check code
- level comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 125000004122 cyclic group Chemical group 0.000 claims description 2
- 238000004080 punching Methods 0.000 description 15
- 230000005540 biological transmission Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/20—Repeater circuits; Relay circuits
- H04L25/24—Relay circuits using discharge tubes or semiconductor devices
- H04L25/242—Relay circuits using discharge tubes or semiconductor devices with retiming
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明はデイジタルのデータ信号を再生するデ
ータ信号再生装置に関し、データの打抜きレベル
を自動的に最適値に設定することにより、伝達さ
れたデータが正確に再生できるようにしたもので
ある。
ータ信号再生装置に関し、データの打抜きレベル
を自動的に最適値に設定することにより、伝達さ
れたデータが正確に再生できるようにしたもので
ある。
一般に、アナログ信号をデイジタル信号に変換
して記録、再生する装置やデイジタル信号のまま
で伝送する装置においては、伝送系によつて発生
するノイズや周波数特性の影響で、伝送系を通つ
たデイジタル信号にノイズが重畳したり、波形が
なまつたりして、本来のデイジタル信号から大き
くひずんでしまうことがある。
して記録、再生する装置やデイジタル信号のまま
で伝送する装置においては、伝送系によつて発生
するノイズや周波数特性の影響で、伝送系を通つ
たデイジタル信号にノイズが重畳したり、波形が
なまつたりして、本来のデイジタル信号から大き
くひずんでしまうことがある。
このようなひずんだ信号のままではデイジタル
処理をすることができないため、従来より第１図
に示すようなレベル比較器を用いて波形整形を行
うようにしている。これは、レベル比較器１の信
号入力端子２に第２図ａに示すように「１」と
「０」のデイジタルデータを表わすデータ信号
VIN（これは本来のデータ信号のなまつたものに
なつている）を印加し、一方レベル比較器１の基
準入力端子３に比較電圧（通常データ打抜レベル
と呼ぶ）V1を印加し、VINとV1のレベルを比較し
て出力端子４に第２図ａにVoutで示すような整
形された信号を出力するようにしたものである。
処理をすることができないため、従来より第１図
に示すようなレベル比較器を用いて波形整形を行
うようにしている。これは、レベル比較器１の信
号入力端子２に第２図ａに示すように「１」と
「０」のデイジタルデータを表わすデータ信号
VIN（これは本来のデータ信号のなまつたものに
なつている）を印加し、一方レベル比較器１の基
準入力端子３に比較電圧（通常データ打抜レベル
と呼ぶ）V1を印加し、VINとV1のレベルを比較し
て出力端子４に第２図ａにVoutで示すような整
形された信号を出力するようにしたものである。
ところが、仮にデータ打抜レベルV1を固定し
ておくと、第２図ｂに示すようにデータ信号VIN
が大きくひずんでいる場合には、本来「１」と抜
くべきデータパルスが「０」と打抜かれたり、逆
に「０」と打抜くべきデータパルスが「１」と打
抜かれるという問題がある。
ておくと、第２図ｂに示すようにデータ信号VIN
が大きくひずんでいる場合には、本来「１」と抜
くべきデータパルスが「０」と打抜かれたり、逆
に「０」と打抜くべきデータパルスが「１」と打
抜かれるという問題がある。
このため、伝送系の利得の差や周波数特性の差
等により伝送系を変えた場合には、その都度デー
タ打抜レベルを調節しなおさなければならないと
いう問題があつた。
等により伝送系を変えた場合には、その都度デー
タ打抜レベルを調節しなおさなければならないと
いう問題があつた。
本発明はこのような従来の問題を解決するもの
であり、データ打抜レベルを自動的に最適値に設
定するようにしたデータ信号再生装置を提供する
ものである。
であり、データ打抜レベルを自動的に最適値に設
定するようにしたデータ信号再生装置を提供する
ものである。
以下本発明の一実施例について第３図、第４図
とともに説明する。第３図において第１図と同一
機能をもつ部分には同一符号を付して説明を省略
する。そして５，６は後述する検査符号に同期し
たタイミングパルスが印加される端子、７は上記
タイミングパルスによつて検査符号に同期したタ
イミング信号を発生するタイミング信号発生器、
８はタイミング信号によつてオン、オフするスイ
ツチ回路、９はスイツチ回路８の出力を積分する
積分回路である。
とともに説明する。第３図において第１図と同一
機能をもつ部分には同一符号を付して説明を省略
する。そして５，６は後述する検査符号に同期し
たタイミングパルスが印加される端子、７は上記
タイミングパルスによつて検査符号に同期したタ
イミング信号を発生するタイミング信号発生器、
８はタイミング信号によつてオン、オフするスイ
ツチ回路、９はスイツチ回路８の出力を積分する
積分回路である。
第４図はデータ信号の信号配列を示すものであ
り、データＡの一部にCRC（Cyclic Redundancy
Check Code）と呼ばれる検査符号Ｂが挿入され
ている。
り、データＡの一部にCRC（Cyclic Redundancy
Check Code）と呼ばれる検査符号Ｂが挿入され
ている。
上記構成において、信号入力端子２に第４図に
示すデータ信号が印加され、端子５，６に印加さ
れるパルスによつてスイツチ回路８に検査符号Ｂ
に同期したタイミング信号が印加されると、スイ
ツチ回路８はその都度オンしてレベル比較器１の
出力中から検査符号Ｂを抽出し、積分回路９へ印
加する。その結果、積分回路９の出力は直流電圧
となり、これがレベル比較器１の基準入力端子３
に印加され、この値によつてデータ打抜レベルが
決定される。
示すデータ信号が印加され、端子５，６に印加さ
れるパルスによつてスイツチ回路８に検査符号Ｂ
に同期したタイミング信号が印加されると、スイ
ツチ回路８はその都度オンしてレベル比較器１の
出力中から検査符号Ｂを抽出し、積分回路９へ印
加する。その結果、積分回路９の出力は直流電圧
となり、これがレベル比較器１の基準入力端子３
に印加され、この値によつてデータ打抜レベルが
決定される。
このとき、検査符号ＢであるCRCは本来擬似
雑音系列であるから、「０」と「１」のパルスの
度数は、長い目で見るとほぼ同数になり、積分し
た平均DCレベルはデータパルスのピーク値のほ
ぼ1/2になつている。
雑音系列であるから、「０」と「１」のパルスの
度数は、長い目で見るとほぼ同数になり、積分し
た平均DCレベルはデータパルスのピーク値のほ
ぼ1/2になつている。
したがつて、初期状態のデータ打抜レベルが高
い場合には、本来「１」と打抜くべきデータパル
スを「０」と打抜いてしまう率が高くなり、その
結果、積分出力により決まるデータ打抜レベルは
データパルスのピーク値の1/2より低くなる。と
ころが、このようにデータ打抜レベルが1/2より
低くなると、今度は本来「０」と打抜くべきデー
タパルスを「１」と打抜く率が高くなる。この動
作を繰り返すことによつて、最終的にデータ打抜
レベルは最適値に収束することになる。
い場合には、本来「１」と打抜くべきデータパル
スを「０」と打抜いてしまう率が高くなり、その
結果、積分出力により決まるデータ打抜レベルは
データパルスのピーク値の1/2より低くなる。と
ころが、このようにデータ打抜レベルが1/2より
低くなると、今度は本来「０」と打抜くべきデー
タパルスを「１」と打抜く率が高くなる。この動
作を繰り返すことによつて、最終的にデータ打抜
レベルは最適値に収束することになる。
また、初期状態でのデータ打抜レベルが最適値
よりも低い場合にも、同様の動作を行つて最終的
には最適値である安定状態に落ち着くことにな
る。
よりも低い場合にも、同様の動作を行つて最終的
には最適値である安定状態に落ち着くことにな
る。
なお、以上の説明では検査符号として擬似雑音
系列の巡回符号を用い、積分した平均DCレベル
がデータパルスの波高値の1/2になることを利用
したが、擬似雑音系列以外にも「０」と「１」の
出現比率が既知の場合、積分回路９に重みづけを
行うかレベルシフトを行えば、同様の動作が得ら
れる。
系列の巡回符号を用い、積分した平均DCレベル
がデータパルスの波高値の1/2になることを利用
したが、擬似雑音系列以外にも「０」と「１」の
出現比率が既知の場合、積分回路９に重みづけを
行うかレベルシフトを行えば、同様の動作が得ら
れる。
また、積分作用に増幅作用をもたせてループゲ
インを上げると、最適状態に精度よく収束させる
ことも可能であり、従来のように伝送系が変わる
たびに手動で調整するものに比べてデータ打抜レ
ベルの設定精度を高くすることもできる。
インを上げると、最適状態に精度よく収束させる
ことも可能であり、従来のように伝送系が変わる
たびに手動で調整するものに比べてデータ打抜レ
ベルの設定精度を高くすることもできる。
また、上記実施例ではレベル比較器１の出力信
号から検査符号を抽出するようにしたが、入力信
号から抽出してもよい。この場合には、第３図の
実施例のように、ループの作用による自動調節は
行われないが、検査符号の積分出力は長い目で見
ればやはりデータパルスのピークレベルのほぼ1/
２になるから、このときにもデータ打抜レベルは
最適値に設定されることになる。
号から検査符号を抽出するようにしたが、入力信
号から抽出してもよい。この場合には、第３図の
実施例のように、ループの作用による自動調節は
行われないが、検査符号の積分出力は長い目で見
ればやはりデータパルスのピークレベルのほぼ1/
２になるから、このときにもデータ打抜レベルは
最適値に設定されることになる。
以上のように、本発明によれば検査符号を利用
してレベル比較器の比較電圧（すなわちデータ打
抜レベル）を自動的に最適値に設定することがで
きるから、伝送系を変えた場合等に、その都度デ
ータ打抜レベルを調節しなおす必要がなく、しか
も手動で調節しなおす場合に比べて速やかに、か
つ精度良く設定することができるという優れた効
果が得られる。
してレベル比較器の比較電圧（すなわちデータ打
抜レベル）を自動的に最適値に設定することがで
きるから、伝送系を変えた場合等に、その都度デ
ータ打抜レベルを調節しなおす必要がなく、しか
も手動で調節しなおす場合に比べて速やかに、か
つ精度良く設定することができるという優れた効
果が得られる。
第１図は従来のデータ信号再生装置に使用され
るレベル比較器を示すブロツク図、第２図はその
動作説明図、第３図は本発明の一実施例のブロツ
ク図、第４図はデータ信号の信号配列を示す図で
ある。 １……レベル比較器、２……信号入力端子、３
……基準入力端子、４……出力端子、５，６……
パルス入力端子、７……タイミング信号発生器、
８……スイツチ回路、９……積分回路。
るレベル比較器を示すブロツク図、第２図はその
動作説明図、第３図は本発明の一実施例のブロツ
ク図、第４図はデータ信号の信号配列を示す図で
ある。 １……レベル比較器、２……信号入力端子、３
……基準入力端子、４……出力端子、５，６……
パルス入力端子、７……タイミング信号発生器、
８……スイツチ回路、９……積分回路。
Claims (1)
- 【特許請求の範囲】 １ 信号入力端子にデータと検査符号とをもつた
データ信号が印加されるレベル比較器と、上記レ
ベル比較器の入力または出力信号から検査符号を
抽出する回路と、上記抽出された検査符号を積分
する積分回路とを備え、上記積分回路の出力を上
記レベル比較器の基準入力端子に加えることによ
り、上記レベル比較器の比較電圧を上記積分回路
の出力に応じて自動的に変化させるようにしたこ
とを特徴とするデータ信号再生装置。 ２ 特許請求の範囲第１項において、検査符号と
して擬似雑音系列の巡回符号を用いたことを特徴
とするデータ信号再生装置。 ３ 特許請求の範囲第１項において、検査符号と
してデータの「１」と「０」の出現比率が既知の
信号を用いたことを特徴とするデータ信号再生装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6180179A JPS55153457A (en) | 1979-05-18 | 1979-05-18 | Data signal reproducing unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6180179A JPS55153457A (en) | 1979-05-18 | 1979-05-18 | Data signal reproducing unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55153457A JPS55153457A (en) | 1980-11-29 |
| JPS6364932B2 true JPS6364932B2 (ja) | 1988-12-14 |
Family
ID=13181554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6180179A Granted JPS55153457A (en) | 1979-05-18 | 1979-05-18 | Data signal reproducing unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55153457A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6341651Y2 (ja) * | 1979-08-15 | 1988-11-01 | ||
| JPS5753809A (en) * | 1980-09-16 | 1982-03-31 | Toshiba Corp | Waveform shaping circuit of digital signal processor |
| JPS5999210U (ja) * | 1982-12-24 | 1984-07-05 | 山水電気株式会社 | 基準電圧発生回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS508454A (ja) * | 1973-05-21 | 1975-01-28 | ||
| JPS5060113A (ja) * | 1973-09-26 | 1975-05-23 |
-
1979
- 1979-05-18 JP JP6180179A patent/JPS55153457A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55153457A (en) | 1980-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4625240A (en) | Adaptive automatic gain control | |
| EP0381371A3 (en) | A burst mode digital data receiver | |
| SE8503057D0 (sv) | Datamottagare for upptecknad data | |
| JPH01126820A (ja) | 適応フィルタ単ビットディジタルエンコーダおよびデコーダとビット流れローディングに応答する適応制御回路 | |
| WO1987004877A1 (en) | A method and circuit for automatic gain control of a signal | |
| US4616271A (en) | Digital audio system with automatic fade in and fade out operations | |
| US4435825A (en) | Clock signal extracting circuit | |
| JP3346442B2 (ja) | タイミング抽出回路 | |
| US4151469A (en) | Apparatus equipped with a transmitting and receiving station for generating, converting and transmitting signals | |
| US4369509A (en) | Gain control circuit for noise reduction system | |
| JPS6364932B2 (ja) | ||
| JP2003125012A (ja) | Ａｇｃ付きａｓｋ復調装置 | |
| US5350956A (en) | Deviation limiting transmission circuit | |
| US4039949A (en) | Pulse code modulation with dynamic range limiting | |
| JPH06338746A (ja) | オーディオ機器のａｇｃ回路 | |
| JPS58117741A (ja) | 信号処理回路 | |
| GB2159674A (en) | A delta modulator/demodulator | |
| EP0093190B1 (en) | Extrema coding signal processing method and apparatus | |
| US6034833A (en) | Record/reproduction controlling signal generator with an error preventing circuit having an automatic level control circuit | |
| JP2900865B2 (ja) | 自動利得制御増幅器 | |
| KR890004227B1 (ko) | 색신호 처리장치 | |
| KR0155764B1 (ko) | 데이타 검출방법 및 장치 | |
| JP2961210B2 (ja) | 自動入力レベル調整装置 | |
| SU1378063A1 (ru) | Кодек адаптивного дельта-модул тора | |
| JPH0712160B2 (ja) | 信号制御回路 |