JPH07147666A - ビデオテープレコーダ - Google Patents

ビデオテープレコーダ

Info

Publication number
JPH07147666A
JPH07147666A JP5291872A JP29187293A JPH07147666A JP H07147666 A JPH07147666 A JP H07147666A JP 5291872 A JP5291872 A JP 5291872A JP 29187293 A JP29187293 A JP 29187293A JP H07147666 A JPH07147666 A JP H07147666A
Authority
JP
Japan
Prior art keywords
signal
time constant
emphasis
inputted
video tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5291872A
Other languages
English (en)
Inventor
Jiro Okura
二郎 大倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP5291872A priority Critical patent/JPH07147666A/ja
Publication of JPH07147666A publication Critical patent/JPH07147666A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)

Abstract

(57)【要約】 【構成】 ディエンファシスした複合映像信号のうち水
平ブランキング信号が、ゲート回路14およびA/D変
換器16を介してマイコン18に入力される。そして、
マイコン18で入力波形の所定部分の傾きが算出され、
この傾きが所定値となるように可変容量ダイオード22
が制御される。 【効果】 可変容量ダイオードによって時定数が変化さ
れるので、再生した複合映像信号に歪みが生じるのを防
止することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、ビデオテープレコー
ダに関し、特にたとえば、エンファシスをかけた複合映
像信号をビデオテープに記録し、再生時にディエンファ
シスするビデオテープレコーダに関する。
【0002】
【従来の技術】図4を参照して、従来のビデオテープレ
コーダ(以下「VTR」)に含まれるディエンファシス
回路1においては、コンデンサCの容量が一定であっ
た。
【0003】
【発明が解決しようとする課題】このような従来のVT
Rでは、ディエンファシス回路1の時定数がエンファシ
ス回路(図示せず)の時定数と所定の関係にある場合に
は、複合映像信号に歪みが生じることはない。しかし、
映像を記録したVTRと当該映像を再生するVTRとが
異なるような場合、時定数の不適合によって複合映像信
号に歪みが生じることがある。
【0004】それゆえに、この発明の主たる目的は、再
生した映像信号に歪みが生じない、VTRを提供するこ
とである。
【0005】
【課題を解決するための手段】この発明は、エンファシ
スをかけた複合映像信号をビデオテープに記録し、ディ
エンファシス手段によってディエンファシスするビデオ
テープレコーダにおいて、ディエンファシス手段は可変
時定数手段を含み、さらにディエンファシス手段からの
出力信号に基づいて可変時定数手段を制御する制御手段
を備えることを特徴とする、ビデオテープレコーダであ
る。
【0006】
【作用】ディエンファシスがかけられた複合映像信号の
たとえば水平ブランキング信号波形が、たとえばマイコ
ンによってサンプリングされ、この波形の所定部分の傾
きが検出される。そして、この傾きが所定値とならなけ
れば、所定値となるようにディエンファシス回路に含ま
れる可変時定数手段、たとえば可変容量ダイオードが調
整される。
【0007】
【発明の効果】この発明によれば、ディエンファシス手
段に含まれる可変時定数手段が調整されるので、再生し
た複合映像信号に歪みが生じることがない。この発明の
上述の目的,その他の目的,特徴および利点は、図面を
参照して行う以下の実施例の詳細な説明から一層明らか
となろう。
【0008】
【実施例】図1を参照して、この実施例のVTR10は
ディエンファシス回路12を含み、この回路12によっ
てディエンファシスがかけられた複合映像信号がゲート
回路14に入力される。ゲート回路14は制御信号によ
って水平ブランキング期間のみ動作し、これによって水
平ブランキング信号がA/D変換器16に入力され、デ
ィジタル信号に変換される。続いて、このディジタル信
号はマイコン18に入力され、所定の処理が行われる。
したがって、マイコン18からは所定の制御電圧信号が
出力され、D/A変換器20を経て可変容量ダイオード
22に入力される。これによって、可変容量ダイオード
22と抵抗R1およびR2とによって決定される時定数
が変化し、オペアンプ24から出力される複合映像信号
の波形歪が調整される。
【0009】続いて、図2を参照してマイコン18の処
理動作について説明する。まず、ステップS1において
入力された水平ブランキング信号の波形を読み込み、ス
テップS3においてtF ≦t≦tG における入力信号レ
ベルF(t)を微分する。なお、tF およびtG とは、
図3のF点(波形が立ち上がった地点(E点)から0.
5μ秒経過した地点)およびG点(波形が立ち上がる直
前の地点)における時間を示し、このF点からG点まで
の期間に0.1μ秒毎に信号波形F(t)を微分する。
なお、E点を微分しないのは、この地点はオーバシュー
トやリンギングが生じることが多いからである。次に、
ステップS5において微分値|F(t)′|≦K(たと
えば3mV/μ秒)であるかどうか判断する。そして、
“NO”であればステップS7においてF(t)′>0
であるかどうか判断する。ここで、“YES”であれ
ば、ステップS9において可変容量ダイオード22の容
量をCD だけ下げるよう制御電圧信号を出力するが、
“NO”であればステップS11において可変容量ダイ
オード22の容量をCD だけ上げるよう制御電圧信号を
出力する。そして、ステップS1に戻る。なお、CD
(Cmax −Cmin )/Nであり、最大値Cmax =50
(pF),最小値Cmin =10(pF),および整数N
=128である。一方、ステップS5において“YE
S”と判断されるとステップS13において可変容量ダ
イオード20の制御電圧を保持して処理を終了する。
【0010】動作において、ゲート回路14から図3
(A)に示すような微分的要素が大きい水平ブランキン
グ信号が出力されると、この信号の波形がマイコン18
に読み込まれる。そして、F点からG点までの信号波形
の微分値が算出され、これに基づいてマイコン18が可
変容量ダイオード22の容量を上げるよう調整する。こ
れによってディエンファシス回路12の積分効果が大き
くなり水平ブランキング信号が図3(B)に示すような
波形となると、マイコン18によって可変容量ダイオー
ド22の制御電圧が保持され、この状態でディエンファ
シス回路12が動作し続ける。一方、ゲート回路14か
ら図3(C)に示すような積分的要素が大きい水平ブラ
ンキング信号が出力されると、上述と同様にマイコン1
8が微分値を算出し、これに基づいて可変容量ダイオー
ド22の容量を下げるよう調整する。これによってディ
エンファシス回路12の積分効果が小さくなり水平ブラ
ンキング信号が図3(B)に示すような波形となると、
可変容量ダイオード22の容量が一定となりこの状態で
ディエンファシス回路12が動作し続ける。したがっ
て、水平ブランキング期間以外の期間でもディエンファ
シス回路12から歪みのない複合映像信号が出力され
る。
【0011】なお、上述の実施例では可変時定数手段と
して可変容量ダイオード22を用いた。しかしながら、
可変抵抗器を用いてもよいことは勿論である。
【図面の簡単な説明】
【図1】この発明の一実施例を示すブロック図である。
【図2】図1実施例の動作を示すフロー図である。
【図3】図1実施例の動作の一部を示す波形図である。
【図4】従来技術を示すブロック図である。
【符号の説明】
10 …ビデオテープレコーダ 12 …ディエンファシス回路 14 …ゲート回路 16 …A/D変換器 18 …マイコン 20 …D/A変換器 22 …可変容量ダイオード
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H03G 3/30 B H04B 1/62 4101−5K

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】エンファシスをかけた複合映像信号をビデ
    オテープに記録し、ディエンファシス手段によってディ
    エンファシスするビデオテープレコーダにおいて、 前記ディエンファシス手段は可変時定数手段を含み、さ
    らに前記ディエンファシス手段からの出力信号に基づい
    て前記可変時定数手段を制御する制御手段を備えること
    を特徴とする、ビデオテープレコーダ。
  2. 【請求項2】前記可変時定数手段は可変容量ダイオード
    を含む、請求項1記載のビデオテープレコーダ。
JP5291872A 1993-11-22 1993-11-22 ビデオテープレコーダ Pending JPH07147666A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5291872A JPH07147666A (ja) 1993-11-22 1993-11-22 ビデオテープレコーダ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5291872A JPH07147666A (ja) 1993-11-22 1993-11-22 ビデオテープレコーダ

Publications (1)

Publication Number Publication Date
JPH07147666A true JPH07147666A (ja) 1995-06-06

Family

ID=17774532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5291872A Pending JPH07147666A (ja) 1993-11-22 1993-11-22 ビデオテープレコーダ

Country Status (1)

Country Link
JP (1) JPH07147666A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100454726B1 (ko) * 1995-12-27 2005-06-08 소니 가부시끼 가이샤 아날로그/디지털및디지털/아날로그변환장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100454726B1 (ko) * 1995-12-27 2005-06-08 소니 가부시끼 가이샤 아날로그/디지털및디지털/아날로그변환장치

Similar Documents

Publication Publication Date Title
KR910002980B1 (ko) 이득 제어 장치
US5299002A (en) Picture quality correcting circuit for video apparatus
US4471318A (en) Circuit for noise reduction particularly useful with signal recording/reproducing apparatus
US4337445A (en) Compander circuit which produces variable pre-emphasis and de-emphasis
JPH07147666A (ja) ビデオテープレコーダ
JPH02230869A (ja) ゲインコントロール回路
US5438558A (en) Image signal apparatus including clamping processing of image signal
JPH04246905A (ja) 再生装置
JPH0348591B2 (ja)
JP3108316B2 (ja) Vtrの画質調整回路
JP3266203B2 (ja) 自動利得制御回路
US6185361B1 (en) Information signal processing apparatus for detecting both dropout of information signals and absence thereof
JP3247526B2 (ja) オーディオ信号のレベル調整装置
JP2901371B2 (ja) ノイズリダクション回路
KR960008566Y1 (ko) 줌 화면에 따른 오디오 레벨 조정 회로
GB2068197A (en) Noise reduction circtuits
KR940003040B1 (ko) 고속전자 셔터시 화면 윤곽보상회로와 그 방법
JPH08138319A (ja) デジタル記録装置の録音レベル制御装置
JP2901372B2 (ja) ノイズリダクション回路
JP3197574B2 (ja) ビデオプリンタの画質調整方法
JPH0734533Y2 (ja) 録音再生装置
KR890005007B1 (ko) 자기 기록 재생 장치
JP3322555B2 (ja) 電子ボリューム回路
JPH0746445A (ja) 振幅制御回路
JPH05282782A (ja) 磁気記録再生装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19991207