JP2901372B2 - ノイズリダクション回路 - Google Patents
ノイズリダクション回路Info
- Publication number
- JP2901372B2 JP2901372B2 JP3109898A JP10989891A JP2901372B2 JP 2901372 B2 JP2901372 B2 JP 2901372B2 JP 3109898 A JP3109898 A JP 3109898A JP 10989891 A JP10989891 A JP 10989891A JP 2901372 B2 JP2901372 B2 JP 2901372B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- voltage
- amplifier
- characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
ダ等の記録・再生系に設置されてオーディオ信号のノイ
ズの軽減に用いられるノイズリダクション回路に関す
る。
行うビデオテープレコーダ(VTR)の音声系統には、
図5の(A)に示すように、記録媒体である磁気テープ
2にオーディオ信号を記録する記録系回路4が設置され
るとともに、図5の(B)に示すように、磁気テープ2
からオーディオ信号を再生する再生系回路6が設置され
ている。これら、記録系回路4及び再生系回路6には、
記録媒体により発生するノイズ等の不要信号を抑圧して
不要信号による音質の低下を防止するために共通にノイ
ズリダクション回路(NR)8が設置されている。この
NR8は、記録系回路4及び再生系回路6との間で逆回
路として機能する対数圧縮・伸長型のノイズ低減回路で
あって、記録時、オーディオ信号を対数圧縮し、再生
時、再生したオーディオ信号を記録時とは逆の関係で伸
長させることにより、オーディオ信号中の不要な信号成
分を抑圧させるものである。そして、記録系回路4で
は、記録時、オーディオ信号VRをNR8に通過させた
後、FMエンファシス回路(EMPH)10によって高
周波帯域が強調されてFM変調器12に加えられ、オー
ディオ信号VRでキャリア信号に周波数変調が施され
る。FM変調器12で得られたFM信号は、録音増幅器
14で増幅された後、磁気ヘッド16を経て磁気テープ
2に記録される。また、再生系回路6では、再生時、磁
気ヘッド16を通して磁気テープ2から検出されたFM
信号が前置増幅器18で増幅された後、FM復調器20
に加えられてFM復調が施される。FM復調器20の復
調出力は、デエンファシス回路(DEEMPH)22に
よって高域低減が施された後、NR8を通過させて再生
オーディオ信号VPOとして出力される。
成を示す。このNR8では、スイッチ24を通して記録
時(REC)には圧縮入力信号(CMP)、再生時(P
B)には伸長入力(EXP)が主信号経路25に設定さ
れた低域通過フィルタ(LPF)26に加えられ、この
LPF26から第1の増幅器28に加えられて増幅され
る。この増幅器28には、記録時に動作すべき第1の帰
還経路30、再生時に動作すべき第2の帰還経路32が
付加されており、これら帰還経路30、32はスイッチ
34によって選択される。記録時、帰還経路30は、増
幅器28の出力を逆相入力側に負帰還させてその出力に
二乗伸長特性を付加する伸長回路を構成してCMP出力
にて圧縮特性を実現する。また、再生時には、帰還経路
32から増幅器28の出力をその逆相入力側に全帰還さ
せて増幅器28を全帰還増幅器、即ち、バッファ回路と
して構成させ、伸長回路により二乗伸長特性をEXP出
力より得る。
器28の出力を増幅する第2の増幅器として可変利得増
幅器(CCA)36が設置され、このCCA36の出力
はノイズリダクションエンファシス回路(NRE)38
を通して増幅器28の逆相入力側に帰還されている。そ
して、CCA36には、その入力レベルに応じてCCA
36の増幅利得を制御する制御回路40が付加されてい
る。この制御回路40には、LPF42、ウエイティン
グ回路(WTNG)44、信号レベル検出手段としての
検波回路46、電圧・電流変換回路48が設置されてい
る。LPF42はノイズ等の不要信号成分を除去し、W
TNG44はLPF42の出力信号に対して高域成分に
周波数的な重み付けを行う。検波回路46は、例えば、
図7に示すように、WTNG44の出力を整流しトラン
ジスタ461のベースで受け、それによってトランジス
タ461のエミッタに発生する整流電圧をアタックタイ
ム設定抵抗463とリカバリータイム設定抵抗462と
外部接続端子464に接続されているキャパシタ465
とにより規定時定数を持たせて平滑し、信号レベルに応
じた直流電圧に変換する。この検波回路46の検波出力
は電圧レベルで与えられるため、電圧・電流変換回路4
8は、検波回路46の出力である電圧を制御対象である
CCA36に対する制御電流に変換する制御電流発生手
段を構成している。したがって、このようなNR8で
は、記録時はこの伸長回路が増幅器28の帰還経路に入
るためオーディオ信号に対数圧縮を施し、再生時は増幅
器28のバッファ出力より伸長回路をスルーに通過する
ため、再生されたオーディオ信号に伸長特性を付加する
ことで、ノイズレベルの低いオーディオ信号の記録及び
再生を可能にしている。
対数圧縮型のノイズリダクション回路は、理想的状態で
は、記録時に圧縮処理、再生時に伸長処理により、小レ
ベルから大レベルに至るまで、高精度なリニアリティ
(直線再現性)を以て原信号を復元することが可能であ
るが、現実には、リニアリティが損なわれる。図8は、
このノイズリダクション回路の動作特性を示し、Aは記
録時(CMP)の圧縮特性、Bは再生時(EXP)の伸
長特性であるが、斜線で示す部分の微小レベル域でリニ
アリティが悪化することが確認された。即ち、このノイ
ズリダクション回路の問題点を列挙すれば次の通りであ
る。 a.記録媒体が持つC/Nによって再生時に高域ノイズ
が増え、これにより、微小領域リニアリティがノイズリ
ダクション回路の持つ単体特性に対し変化する。 b.他機との互換性の問題で例えば、市販のソフトテー
プやカムコーダの記録テープを再生したとき、特性が一
致せずノイズ感や聴感上の違和感が感じられることがあ
った。 c.専門家向けの機器等、高精度化が必要なとき、その
高精度化に限界を来すおそれがあった。
路における再生時の伸長動作について検討する。説明を
簡単にするため、図9に示すように、CCA36、信号
レベル検出手段としての検波回路46、CCA36に対
する制御電流発生手段としての電圧・電流変換回路48
で帰還増幅回路を構成した場合を想定する。ここで、C
CA36の電流(電圧)制御感度をα、制御電流をid
とすると、その増幅率Avは、 Av=α・id ・・・(1) となる。また、
としての検波回路46における検波感度をDとすると、
電流変換回路48のV/I変換感度Tを、
ており、これによって二乗伸長特性が得られる。ここ
で、検波回路46又は電圧・電圧変換回路48にエラー
が存在し、実質的に入力信号V1 に換算し、Verをそ
のエラー分とすると、 Vo=α・D・T(V2 −Ver)・V1 ・・・(5) となる。このことは、V1 ≫Verでは実質エラーが無
視できるが、Verが入力信号V1 のレベルに近づく微
小レベル領域では非線形性が生じ、これがリニアリティ
を損なう原因になっている。なお、CCA36に非線形
性エラーがある場合にも式(5)で近似できる。
では、低レベルでのリニアリティの悪化については、I
C等の内部定数の合わせ込みによる初期設定により決定
され、任意に調整することができなかった。
ル領域における圧縮特性又は伸長特性を任意に調整可能
にして高忠実度を実現したノイズリダクション回路の提
供を目的とする。
ション回路は、主信号経路(25)に設置された第1の
増幅器(28)と、前記主信号経路における信号のレベ
ルを検出する信号レベル検出手段(検波回路46)と、
この信号レベル検出手段で検出された前記レベルを制御
電流に変換する電圧・電流変換手段(電圧・電流変換回
路48)と、前記第1の増幅器の出力又は帰還経路(3
0)に設置され、前記電圧・電流変換手段で得られた前
記制御電流に応じて利得が制御される第2の増幅器(可
変利得増幅器36)と、外部からリニアリティ調整入力
を受ける入力端子(接続入力端子60)と、前記電圧・
電流変換手段に並設されて前記入力端子からの前記調整
入力を受け、前記第2の増幅器に対して特性調整電流を
付加的に流して低レベル領域における圧縮特性又は伸長
特性を連続的又は断続的に制御する特性制御手段(特性
制御回路50)とを備えたことを特徴とする。
信号経路を通過する記録時又は再生時のオーディオ信号
が増幅される。この増幅器の出力信号はフィルタに加え
られ、その出力信号中の通過帯域や周波数特性が調整さ
れる。このフィルタを通過したオーディオ信号は信号レ
ベル検出手段によってそのレベルが検出され、そのレベ
ルによって第2の増幅器の利得が制御される。制御電流
発生手段として電圧・電流変換手段が設置され、この電
圧・電流変換手段及び信号レベル検出手段に対して特性
制御手段を付加し、この特性制御手段は入力端子を備え
て、外部からのリニアリティ調整入力を受けることによ
り、第2の増幅器に対して低レベル領域における圧縮特
性又は伸長特性を連続的又は断続的に特性調整電流を流
し、リニアリティの制御を可能にしている。
の一実施例を示す。この実施例のノイズリダクション回
路は、図6及び図9に示したノイズリダクション回路に
おける伸長回路の改良にかかるものであり、共通部分に
は同一の符号を付してある。即ち、この伸長回路に設置
された可変利得増幅器(CCA)36は、図6のノイズ
リダクション回路における主信号経路25の第1の増幅
器28における第1の帰還回路30に設置されており、
増幅器28に対して第2の増幅器を構成している。
れており、この制御回路40にはCCA36の入力信号
V1 の信号レベルを検出する信号レベル検出手段として
検波回路46が設置され、この検波回路46の検波出
力、即ち、電圧信号を電流に変換してCCA36の制御
電流を発生する制御電流発生手段としての電圧・電流変
換回路48が設置されている。この電圧・電流変換回路
48には、CCA36に付加された特性、即ち、外部制
御入力に基づいて圧縮特性又は伸長特性のリニアリティ
を制御する手段として特性制御回路50が並設されてい
る。
及び可変電流源54が並設されているとともに、各定電
流源52及び可変電流源54はスイッチ56を介してC
CA36の制御電流入力部に接続されている。スイッチ
56及び可変電流源54には制御回路58が接続され、
接続入力端子60には外部からリニアリティ調整入力V
cが加えられ、これによってスイッチ56が接点a、b
側に切り換えられるとともに、可変電流源54の電流
量、即ち、CCA36に対する特性調整電流が付加的に
与えられ、その値がリニアリティ調整入力Vcによって
可変されるようになっている。
クション回路、即ち、伸長回路の入出力特性は、定常状
態における理想状態では、式(4)に示すようになる。
実際の回路では、検波回路46、電圧・電流変換回路4
8又はCCA36にエラーが存在するので、式(5)の
ようになる。これがリニアリティを悪化する原因になる
ことは前述したが、Vo≒α・D・T(V1 −Ver)
V1 において、α・D・Tは回路定数であり、V1 ≫V
erは式(4)となり、V1 →Verで非線形性となる
が、式(5)は式(4)に近似でき、実質的に入力信号
V1 に対しエラー電圧Verが存在する。
は、特性制御回路50によって固定値であるD・Tに故
意にオフセットΔIを設けるようにしたものである。こ
の結果、式(5)は、 Vo≒α・D・T(V2 −Ver+ΔV)・V1 ・・・(6) となる。即ち、オフセット電圧ΔVはオフセット電流Δ
Iによって設定されて正、負方向に値を適切に設定する
ことにより特性を自由に設定することができ、エラー電
圧Verと、オフセット電流ΔIでオフセット電圧ΔV
を変更し、 Ver=ΔV ・・・(7) に調整すれば、エラー電圧を相殺することもできる。こ
の結果、リニアリティが強制的にオフセット電流ΔIに
よって変更され、所望のリニアリティが得られる。この
リニアリティの調整は、任意のリニアリティ調整電圧V
cの加減によって行うことができる。図2は、このリニ
アリティの調整動作を示し、CCA36の低レベル増幅
(LEVdown)、低レベル減衰(LEVup)を示
す。
ョン回路の具体的な回路構成例を示し、図1に示したノ
イズリダクション回路と共通部分には同一符号を付して
ある。入力端子61には入力信号V1 が加えられ、この
入力信号V1 は検波回路46の整流回路62に加えら
れ、整流される。整流回路62には両波整流回路が用い
られ、その整流出力電流iが取り出される。
流iを受けるバッファ回路64が設置されている。即
ち、整流回路62の出力部にベース・コレクタを共通に
したトランジスタ66が設置され、このトランジスタ6
6のベース・コレクタとベースが共通化されたトランジ
スタ68が設置されている。トランジスタ66のエミッ
タと基準電位点、即ち、接地点との間には、抵抗70が
直列に接続され、また、トランジスタ68のエミッタと
基準電位点、即ち、接地点との間には、抵抗74が直列
に接続されている。
インに接続され、トランジスタ68のエミッタには、整
流出力電流iの抵抗70による発生電圧が出力される。
この出力電圧をリカバリータイム設定抵抗74、アタッ
クタイム設定抵抗78並びに外部接続端子80に接続さ
れているキャパシタ82で規定された時定数で平滑する
ことにより、入力信号V1 の信号レベルを表す直流電
圧、即ち、レベル検出電圧が得られる。
検波回路46の出力側には、CCA36に対する制御電
流idを発生する制御電流発生手段として電圧・電流変
換回路48が設置されている。この電圧・電流変換回路
48には増幅器84が設置され、検波回路46で得られ
たレベル検出電圧がその正相入力側に加えられている。
この増幅器84の出力側にはCCA36に制御電流id
を流すためのトランジスタ86が設置されている。この
トランジスタ86のベースには増幅器84の出力が加え
られ、エミッタと接地点との間には電圧・電流変換抵抗
88が接続され、この抵抗88に発生した電圧が増幅器
84の逆相入力側に帰還されて全帰還増幅器が構成され
ている。
間には、カレントミラー回路92が設置され、トランジ
スタ86に得られた制御電流idをカレントミラー回路
92を通してCCA36に流すようにしている。即ち、
トランジスタ86のコレクタと正側電源ラインとの間に
は、ベース・コレクタを共通化したトランジスタ100
と抵抗102の直列回路が接続されているとともに、正
側電源ラインとCCA36との間にトランジスタ104
及び抵抗106の直列回路が接続され、トランジスタ1
04のベースとトランジスタ100のベース・コレクタ
とが共通に接続されている。
が設置されている。即ち、一対のトランジスタ108、
110のエミッタを抵抗112、114を介して共通化
した差動回路116が設置され、この差動回路116に
は能動負荷としてトランジスタ118、120及び抵抗
122、124からなるカレントミラー回路126が接
続されている。また、差動回路116のトランジスタ1
08には可変抵抗128によってリニアリティ調整電圧
Vcが加えられ、トランジスタ110のベースには電圧
源130によって基準電圧Vrが加えられている。この
差動回路116における抵抗112、114の接続中点
と電源ラインとの間にはスイッチング信号SWによって
動作が切り換えられる定電流源132が接続されてい
る。
すると、スイッチング信号SWによって定電流源132
が動作状態になったとき、リニアリティ調整動作が行わ
れる。即ち、差動回路116に定電流源132から定電
流が供給されている場合、可変抵抗128を調整し、リ
ニアリティ調整電圧Vcが基準電圧Vrより小さくなる
と(Vc<Vr)、トランジスタ108が導通する。こ
のとき、トランジスタ108に流れる電流はカレントミ
ラー回路126を通してトランジスタ100側から定電
流を引き込む。この結果、CCA36に定電流が供給さ
れ、この定電流がオフセット電流ΔIとなる。抵抗11
2、114によりリニアリティ調整電圧Vcの制御感度
を自由に設定できる。また、省略すれば段階的に可変で
きる。
圧Vrより大きくすると(Vc>Vr)、トランジスタ
108に代わってトランジスタ110が導通し、トラン
ジスタ110に流れる定電流がトランジスタ86に供給
される。トランジスタ86に供給される定電流分だけC
CA36に供給されるべき電流が削減され、この結果、
負のオフセット電流ΔIがCCA36に供給されること
になる。
レベルに応じてCCA36の増幅利得が調整され、その
結果、リニアリティの調整が行われることになる。
回路50に定電流源52及び可変電流源54を設置した
場合について説明したが、図4に示すように、スイッチ
57を介して単一の可変電流源53を設置し、この可変
電流源53によってCCA36のオフセット電流を調整
するようにしてもよい。
ば、次のような効果が得られる。 a.回路系で発生しているエラー電圧に対し、オフセッ
ト電流の調整、設定により、従来の圧伸特性に較べ格段
に精度の高いリニアリティを実現することができる。 b.テープ系C/N、ノイズによるリニアリティエラー
や、他機との互換に対し、例えば段階的にオフセット電
圧を選び、外部制御信号により切替ないし調整を行うこ
とにより、圧縮又は伸長特性のリニアリティを容易に改
善又は故意に変更することができる。 c.しかも、リニアリティの調整は複雑な回路を用いる
ことなく、簡単な構成によって実現でき、その操作も容
易である。 d.特性制御手段はIC内に圧伸回路と合わせて内蔵す
ることにより、入力端子に加えられる外部制御入力、即
ち、外部からのリニアリティ調整入力により、容易に制
御可能な高精度なノイズリダクション回路を提供するこ
とができる。
を示すブロック図である。
性を示す図である。
回路構成例を示す回路図である。
特性制御回路の変形例を示す回路図である。
すブロック図である。
図である。
路を示す回路図である。
性を示す図である。
路を示すブロック図である。
Claims (1)
- 【請求項1】 主信号経路に設置された第1の増幅器
と、 前記主信号経路における信号のレベルを検出する信号レ
ベル検出手段と、 この信号レベル検出手段で検出された前記レベルを制御
電流に変換する電圧・電流変換手段と、 前記第1の増幅器の出力又は帰還経路に設置され、前記
電圧・電流変換手段で得られた前記制御電流に応じて利
得が制御される第2の増幅器と、外部からリニアリティ調整入力を受ける入力端子と、 前記電圧・電流変換手段に並設されて前記入力端子から
の前記調整入力を受け、前記第2の増幅器に対して特性
調整電流を付加的に流して低レベル領域における圧縮特
性又は伸長特性を連続的又は断続的に制御する特性制御
手段と、 を備えたことを特徴とするノイズリダクション回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3109898A JP2901372B2 (ja) | 1991-04-15 | 1991-04-15 | ノイズリダクション回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3109898A JP2901372B2 (ja) | 1991-04-15 | 1991-04-15 | ノイズリダクション回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04316222A JPH04316222A (ja) | 1992-11-06 |
JP2901372B2 true JP2901372B2 (ja) | 1999-06-07 |
Family
ID=14521961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3109898A Expired - Lifetime JP2901372B2 (ja) | 1991-04-15 | 1991-04-15 | ノイズリダクション回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2901372B2 (ja) |
-
1991
- 1991-04-15 JP JP3109898A patent/JP2901372B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04316222A (ja) | 1992-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4462008A (en) | Noise reduction circuit having voltage to current converting means in the auxiliary channel | |
US4337445A (en) | Compander circuit which produces variable pre-emphasis and de-emphasis | |
GB1594735A (en) | Noise reduction system | |
JP2901372B2 (ja) | ノイズリダクション回路 | |
JP2901371B2 (ja) | ノイズリダクション回路 | |
US4187478A (en) | Noise reduction system having specific encoder circuitry | |
JP2656816B2 (ja) | ノイズリダクション回路 | |
KR100239602B1 (ko) | 출력의 직류전압을 기준전압에 따라 제어하는 음성 신호를 압축 또는 신장하는 음성 신호 처리회로 | |
JP2580218B2 (ja) | Fm記録・再生回路 | |
JP2547732B2 (ja) | リミッタ回路 | |
JP2709984B2 (ja) | オーディオ増幅回路およびオーディオシステム | |
JP3318446B2 (ja) | イコライザおよびこれを用いるオーディオ装置 | |
JP3162869B2 (ja) | 記録再生装置のノイズ低減回路 | |
JP3389334B2 (ja) | 音声出力用集積回路 | |
JP3162868B2 (ja) | 記録再生装置のノイズ低減回路 | |
JPS6397021A (ja) | 圧縮装置 | |
JPH04117874A (ja) | 映像信号処理装置 | |
GB2068197A (en) | Noise reduction circtuits | |
JP2535585B2 (ja) | ピ―ク検波回路 | |
JPS61261917A (ja) | 直流再生回路 | |
JPH0115024Y2 (ja) | ||
JP2584525B2 (ja) | パルス性ノイズ補正回路 | |
JPS63207223A (ja) | 音声信号記録再生装置 | |
JPS60119113A (ja) | 利得制御回路 | |
JPS5814613A (ja) | 信号レベルの伸長回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20060623 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
A521 | Written amendment |
Effective date: 20061122 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
A521 | Written amendment |
Effective date: 20070524 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20070619 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070627 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20120706 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20130706 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |