JP2535585B2 - ピ―ク検波回路 - Google Patents
ピ―ク検波回路Info
- Publication number
- JP2535585B2 JP2535585B2 JP63047194A JP4719488A JP2535585B2 JP 2535585 B2 JP2535585 B2 JP 2535585B2 JP 63047194 A JP63047194 A JP 63047194A JP 4719488 A JP4719488 A JP 4719488A JP 2535585 B2 JP2535585 B2 JP 2535585B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- peak detection
- current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ピーク検波回路に関し、例えばVTR（ビ
ディオ・テープ・レコーダ）用のピークノイズリダクシ
ョン回路に利用して有効な技術に関するものである。
ディオ・テープ・レコーダ）用のピークノイズリダクシ
ョン回路に利用して有効な技術に関するものである。
VHS型のHi−Fi用VTRにおいて、音声信号のレベルに応
じてレベルを圧縮して記録し、再生のときにそれを伸長
してもとのレベルに戻すことにより、ノイズレベルを低
減させるというノイズ低減回路がある。このようなノイ
ズ低減回路を備えたVTR用ICとして、（株）日立製作所
昭和62年５月発行『日立民生用ICデータブックVTR用I
C』頁103〜頁108（HA12072ANT）がある。
じてレベルを圧縮して記録し、再生のときにそれを伸長
してもとのレベルに戻すことにより、ノイズレベルを低
減させるというノイズ低減回路がある。このようなノイ
ズ低減回路を備えたVTR用ICとして、（株）日立製作所
昭和62年５月発行『日立民生用ICデータブックVTR用I
C』頁103〜頁108（HA12072ANT）がある。
上記のようなレベル伸長のために、入力信号のピーク
検波回路が用いられる。ピーク検波回路により、入力信
号のレベルを検出してそれに応じて増幅回路の利得を制
御することによりレベル伸長が可能になる。この場合、
ピーク検波回路は、充電時定数と放電時定数を持つが、
放電時定数に対して入力信号の周期が十分小さくない
と、検波出力にリップルが発生する。このようなリップ
ルが発生すると、上記増幅回路の利得がリップル分に応
じて変化するため等価的に出力信号がリップル成分によ
り振幅変調させられる。これによって、主に低周波数域
での歪率が劣化する。
検波回路が用いられる。ピーク検波回路により、入力信
号のレベルを検出してそれに応じて増幅回路の利得を制
御することによりレベル伸長が可能になる。この場合、
ピーク検波回路は、充電時定数と放電時定数を持つが、
放電時定数に対して入力信号の周期が十分小さくない
と、検波出力にリップルが発生する。このようなリップ
ルが発生すると、上記増幅回路の利得がリップル分に応
じて変化するため等価的に出力信号がリップル成分によ
り振幅変調させられる。これによって、主に低周波数域
での歪率が劣化する。
なお、放電時定数を大きくすれば、上記のような歪率
の劣化が防止できるが、上記のようなVTRにあっては時
定数が規格化されているため変更できない。また、上記
放電時定数を大きくすると、その分入力信号のレベル変
化に対する応答性が悪くなるものである。
の劣化が防止できるが、上記のようなVTRにあっては時
定数が規格化されているため変更できない。また、上記
放電時定数を大きくすると、その分入力信号のレベル変
化に対する応答性が悪くなるものである。
この発明は、応答性を犠牲にすることなく、リップル
成分を低減させたピーク検波回路を提供することにあ
る。
成分を低減させたピーク検波回路を提供することにあ
る。
この発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面から明らかになるで
あろう。
は、本明細書の記述および添付図面から明らかになるで
あろう。
本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記の通りである。すなわち、
入力信号を両波整流回路により両波信号に変換し、この
両波を第１のピーク検波回路により検波し、その出力電
圧を基準にして反転回路により上記両波信号の極性反転
させ、上記両波信号とその極性反転信号とを加算して第
２のピーク検波回路に供給して検波出力を得る。
要を簡単に説明すれば、下記の通りである。すなわち、
入力信号を両波整流回路により両波信号に変換し、この
両波を第１のピーク検波回路により検波し、その出力電
圧を基準にして反転回路により上記両波信号の極性反転
させ、上記両波信号とその極性反転信号とを加算して第
２のピーク検波回路に供給して検波出力を得る。
上記した手段によれば、両波信号とその極性反転信号
を加算することにより、レベル変化が少ないほゞ一定の
レベルの信号にできるから、それをピーク検波すること
によってリップル成分の少ない検波出力を得ることがで
きる。
を加算することにより、レベル変化が少ないほゞ一定の
レベルの信号にできるから、それをピーク検波すること
によってリップル成分の少ない検波出力を得ることがで
きる。
第１図には、この発明に係るピーク検波回路の一実施
例の回路図が示されている。同図の各回路素子は、公知
の半導体集積回路の製造技術によって、特に制限されな
いが、単結晶シリコンのような１個の半導体基板上にお
いて形成される。
例の回路図が示されている。同図の各回路素子は、公知
の半導体集積回路の製造技術によって、特に制限されな
いが、単結晶シリコンのような１個の半導体基板上にお
いて形成される。
同図のピーク検波回路は、特に制限されないが、前記
半導体集積回路装置『HA12072ANT』に向けられている。
すなわち、同図において点線で示した各回路ブロック１
ないし４は、上記半導体集積回路装置を構成する回路ブ
ロックWE及びDETに相当し、電圧電流変換回路VICは回路
ブロックＶ→Ｉに相当し、電流制御増幅回路CCAは、そ
のまま回路ブロックCCAに対応している。なお、記録時
や再生時の切り換えスイッチ回路や、記録のときの信号
圧縮のための信号経路は省略されている。
半導体集積回路装置『HA12072ANT』に向けられている。
すなわち、同図において点線で示した各回路ブロック１
ないし４は、上記半導体集積回路装置を構成する回路ブ
ロックWE及びDETに相当し、電圧電流変換回路VICは回路
ブロックＶ→Ｉに相当し、電流制御増幅回路CCAは、そ
のまま回路ブロックCCAに対応している。なお、記録時
や再生時の切り換えスイッチ回路や、記録のときの信号
圧縮のための信号経路は省略されている。
両波整流回路１は、次の各回路により構成される。入
力信号vinは、差動増幅回路A1の非反転入力（＋）に供
給される。この増幅回路A1の出力信号は、コンプリメン
タリプッシュプル形態にされたNPNトランジスタQ1とPNP
トランジスタQ2のベースに供給される。上記トランジス
タQ1とQ2の共通接続されたエミッタは、上記増幅回路A1
の反転入力（−）に接続され、ここに負荷インピーダン
ス回路ZLが設けられる。この負荷インピーダンス回路ZL
は、半導体集積回路の外部回路網により構成される。そ
れ故、同図では省略されているが、負荷インピーダンス
回路ZLは、外部端子を介して接続される。
力信号vinは、差動増幅回路A1の非反転入力（＋）に供
給される。この増幅回路A1の出力信号は、コンプリメン
タリプッシュプル形態にされたNPNトランジスタQ1とPNP
トランジスタQ2のベースに供給される。上記トランジス
タQ1とQ2の共通接続されたエミッタは、上記増幅回路A1
の反転入力（−）に接続され、ここに負荷インピーダン
ス回路ZLが設けられる。この負荷インピーダンス回路ZL
は、半導体集積回路の外部回路網により構成される。そ
れ故、同図では省略されているが、負荷インピーダンス
回路ZLは、外部端子を介して接続される。
上記NPNトランジスタQ1のコレクタには、PNPトランジ
スタQ6を入力トランジスタとし、PNPトランジスタQ7な
いしQ9を出力トランジスタとする電流ミラー回路が設け
られる。特に制限されないが、上記各トランジスタQ6な
いしQ9のエミッタにはエミッタ抵抗Ｒが設けられる。な
お、トランジスタQ1のコレクタに電流ミラー形態のトラ
ンジスタQ6ないしQ9のベース電流が流れ込むのを防ぐた
めに、PNPトランジスタQ5が設けられる。これによっ
て、トランジスタQ1やQ4のコレクタに流れる電流Iaは、
ほゞ入力信号vinに対応した電流になる。
スタQ6を入力トランジスタとし、PNPトランジスタQ7な
いしQ9を出力トランジスタとする電流ミラー回路が設け
られる。特に制限されないが、上記各トランジスタQ6な
いしQ9のエミッタにはエミッタ抵抗Ｒが設けられる。な
お、トランジスタQ1のコレクタに電流ミラー形態のトラ
ンジスタQ6ないしQ9のベース電流が流れ込むのを防ぐた
めに、PNPトランジスタQ5が設けられる。これによっ
て、トランジスタQ1やQ4のコレクタに流れる電流Iaは、
ほゞ入力信号vinに対応した電流になる。
上記PNPトランジスタQ2のコレクタ側には、NPNトラン
ジスタQ3を入力トランジスタとし、NPNトランジスタQ4
を出力トランジスタとする電流ミラー回路が設けられ
る。トランジスタQ4のコレクタは、上記トランジスタQ1
のコレクタに接続されることによって、電流Iaは入力信
号vinに対応した両波電流とされる。
ジスタQ3を入力トランジスタとし、NPNトランジスタQ4
を出力トランジスタとする電流ミラー回路が設けられ
る。トランジスタQ4のコレクタは、上記トランジスタQ1
のコレクタに接続されることによって、電流Iaは入力信
号vinに対応した両波電流とされる。
すなわち、入力信号vinが正の半サイクルの期間では
トランジスタQ1がオン状態になり、入力信号vinを負荷
インピーダンスZLで除した電流（vin/ZL）が流れる。入
力信号vinが負の半サイクルの期間ではトランジスタQ2
がオン状態になり、上記同様に入力信号vinを負荷イン
ピーダンスZLで除した電流（vin/ZL）が流れる。このト
ランジスタQ2に流れる電流は、トランジスタQ3とQ4から
なる電流ミラー回路を通して位相反転され、トランジス
タQ6のコレクタ入力電流とされる。それ故、電流ミラー
回路の入力トランジスタQ6及び出力トランジスタQ7ない
しQ9のコレクタには、第２図の波形図に示したように入
力信号vinが電流信号に変換された両波整流信号Iaが流
れる。
トランジスタQ1がオン状態になり、入力信号vinを負荷
インピーダンスZLで除した電流（vin/ZL）が流れる。入
力信号vinが負の半サイクルの期間ではトランジスタQ2
がオン状態になり、上記同様に入力信号vinを負荷イン
ピーダンスZLで除した電流（vin/ZL）が流れる。このト
ランジスタQ2に流れる電流は、トランジスタQ3とQ4から
なる電流ミラー回路を通して位相反転され、トランジス
タQ6のコレクタ入力電流とされる。それ故、電流ミラー
回路の入力トランジスタQ6及び出力トランジスタQ7ない
しQ9のコレクタには、第２図の波形図に示したように入
力信号vinが電流信号に変換された両波整流信号Iaが流
れる。
トランジスタQ7のコレクタ出力電流Iaは、第１のピー
ク検波回路２に入力される。第１のピーク検波回路２
は、次の回路により構成される。トランジスタQ11とQ12
は、そのベースが共通化され、トランジスタQ11のベー
スとコレクタ間にはトランジスタQ10のエミッタとベー
スが結合される。トランジスタQ10のコレクタは、電源
電圧Vccに結合される。これにより、トランジスタQ11と
Q12は実質的に電流ミラー構成とされる。トランジスタQ
11とQ12のエミッタには、それぞれエミッタ抵抗R1とR2
が設けられる。上記トランジスタQ11には、上記電流Ia
が流れるため、それとベースが共通化されたトランジス
タQ12にそれに対応した電流が流れる。抵抗R1とR2は上
記電流を電圧信号に変換するためのものであり、その抵
抗値を等しく設定すると、トランジスタQ11とQ12のエミ
ッタは等しい電圧になり、トランジスタQ12と外部部品
で構成されるキャパシタC1とでピーク検波動作が行われ
る。このとき、キャパシタC1には抵抗R3を通して充電が
行われるから、充電時定数τ１＝R3・C1となり、キャパ
シタC1の放電は抵抗R3とR2を通して行われるから、放電
時定数τ２＝（R2＋R3）・C1となる。これにより、電圧
V1は、第２図の波形図に示すように電流Iaに対応した電
圧信号をピーク検波したものとなる。
ク検波回路２に入力される。第１のピーク検波回路２
は、次の回路により構成される。トランジスタQ11とQ12
は、そのベースが共通化され、トランジスタQ11のベー
スとコレクタ間にはトランジスタQ10のエミッタとベー
スが結合される。トランジスタQ10のコレクタは、電源
電圧Vccに結合される。これにより、トランジスタQ11と
Q12は実質的に電流ミラー構成とされる。トランジスタQ
11とQ12のエミッタには、それぞれエミッタ抵抗R1とR2
が設けられる。上記トランジスタQ11には、上記電流Ia
が流れるため、それとベースが共通化されたトランジス
タQ12にそれに対応した電流が流れる。抵抗R1とR2は上
記電流を電圧信号に変換するためのものであり、その抵
抗値を等しく設定すると、トランジスタQ11とQ12のエミ
ッタは等しい電圧になり、トランジスタQ12と外部部品
で構成されるキャパシタC1とでピーク検波動作が行われ
る。このとき、キャパシタC1には抵抗R3を通して充電が
行われるから、充電時定数τ１＝R3・C1となり、キャパ
シタC1の放電は抵抗R3とR2を通して行われるから、放電
時定数τ２＝（R2＋R3）・C1となる。これにより、電圧
V1は、第２図の波形図に示すように電流Iaに対応した電
圧信号をピーク検波したものとなる。
上記第１のピーク検波回路１の出力電圧V1は、次の反
転回路３の基準電圧として用いられる。反転回路３は、
次の各回路により構成される。
転回路３の基準電圧として用いられる。反転回路３は、
次の各回路により構成される。
上記第１のピーク検波回路２の出力電圧V1は、差動増
幅回路A2の非反転入力（＋）に供給される。この差動増
幅回路A2の出力には、NPNトランジスタQ13のベースが結
合され、そのエミッタと反転入力（−）の間には抵抗R4
が設けられる。上記トランジスタQ13のエミッタには抵
抗R5が設けられる。上記両波整流回路１における出力ト
ランジスタQ8のコレクタは、上記増幅回路A2の反転入力
（−）に結合される。これにより、上記両波整流電流Ia
は抵抗R4に流れるものとなる。増幅回路A2は、反転入力
（−）の電位が非反転入力（＋）に供給される出力電圧
V1と等しくなるような電流Ibが流れるようにトランジス
タQ13を制御する。これにより、次式（１）が求められ
る。
幅回路A2の非反転入力（＋）に供給される。この差動増
幅回路A2の出力には、NPNトランジスタQ13のベースが結
合され、そのエミッタと反転入力（−）の間には抵抗R4
が設けられる。上記トランジスタQ13のエミッタには抵
抗R5が設けられる。上記両波整流回路１における出力ト
ランジスタQ8のコレクタは、上記増幅回路A2の反転入力
（−）に結合される。これにより、上記両波整流電流Ia
は抵抗R4に流れるものとなる。増幅回路A2は、反転入力
（−）の電位が非反転入力（＋）に供給される出力電圧
V1と等しくなるような電流Ibが流れるようにトランジス
タQ13を制御する。これにより、次式（１）が求められ
る。
V1＝Ia・R4＋（Ia＋Ib）・R5 （１） 上式（１）は、次式（２）のように変形できる。
Ib＝〔V1−Ia・（R4＋R5）〕/R5 ・・・・（２） 上記式（２）から明らかなように、電流Ibは、上記各
抵抗R1＝R2＝R4＋R5にすれば、V1≒Ia・R2（Iaは最大
値）であるから、電流Iaが最大のとき、電流Ibは零にな
り、電流Iaが零のとき、電圧V1（≒Ia・R2）を形成した
最大電流Iaのほゞ２倍になる（R4＝R5）。言い換えるな
らば、電流Iaは接地電位を基準にした信号電流であるの
に対して、電流Ibは第２図に示すように電圧V1を基準に
してそれと極性が反転された信号電流となる。
抵抗R1＝R2＝R4＋R5にすれば、V1≒Ia・R2（Iaは最大
値）であるから、電流Iaが最大のとき、電流Ibは零にな
り、電流Iaが零のとき、電圧V1（≒Ia・R2）を形成した
最大電流Iaのほゞ２倍になる（R4＝R5）。言い換えるな
らば、電流Iaは接地電位を基準にした信号電流であるの
に対して、電流Ibは第２図に示すように電圧V1を基準に
してそれと極性が反転された信号電流となる。
上記極性反転された電流Ibは、PNPトランジスタQ14と
Q15からなる電流ミラー回路により1/2の押し出し電流I
b′に変換され、上記両波整流回路１の出力トランジス
タQ9から得られる両波整流電流Iaと合成（加算）され
る。すなわち、上記トランジスタQ15とQ9のコレクタが
結合されることによって、加算された電流Ia＋Ib′を得
るものである。
Q15からなる電流ミラー回路により1/2の押し出し電流I
b′に変換され、上記両波整流回路１の出力トランジス
タQ9から得られる両波整流電流Iaと合成（加算）され
る。すなわち、上記トランジスタQ15とQ9のコレクタが
結合されることによって、加算された電流Ia＋Ib′を得
るものである。
このようにして加算された電流Ia＋Ib′は、第２のピ
ーク検波回路４によりピーク検波が行われる。第２のピ
ーク検波回路４も、上記第１のピーク検波回路２と同様
なトランジスタQ16ないしQ18及び抵抗R6ないしR8と、外
部部品で構成されるキャパシタC2とから構成される。
ーク検波回路４によりピーク検波が行われる。第２のピ
ーク検波回路４も、上記第１のピーク検波回路２と同様
なトランジスタQ16ないしQ18及び抵抗R6ないしR8と、外
部部品で構成されるキャパシタC2とから構成される。
上記の加算回路で加算された電流Ia＋Ib′は、第２図
の波形図に示すように、上記２つの電流Ib′と電流Iaと
を加算したものであるので、ほゞ一定の電流信号にな
る。厳密には電流Ib′はリップル成分を含む電圧V1を基
準にして位相反転されたものであるから、電流Iaと完全
に対称的な波形にならないから、その差分に対応した成
分が現れるが、それをピーク検波することにより、前記
ピーク検波出力V1に比べて大幅にリップル成分を除去し
た検波出力電圧V2を得ることができる。
の波形図に示すように、上記２つの電流Ib′と電流Iaと
を加算したものであるので、ほゞ一定の電流信号にな
る。厳密には電流Ib′はリップル成分を含む電圧V1を基
準にして位相反転されたものであるから、電流Iaと完全
に対称的な波形にならないから、その差分に対応した成
分が現れるが、それをピーク検波することにより、前記
ピーク検波出力V1に比べて大幅にリップル成分を除去し
た検波出力電圧V2を得ることができる。
この場合、入力側でリップル成分を低減させているか
ら、検波出力電圧V2を得るための充電時定数〔τ１＝R8
・C2〕や、放電時定数〔τ２＝（R7＋R8）・C2〕を応答
性等を考慮した最適値に設定することができる。言い換
えるならば、前記規格に従って時定数を選んでもリップ
ル成分を大幅に低減できる。
ら、検波出力電圧V2を得るための充電時定数〔τ１＝R8
・C2〕や、放電時定数〔τ２＝（R7＋R8）・C2〕を応答
性等を考慮した最適値に設定することができる。言い換
えるならば、前記規格に従って時定数を選んでもリップ
ル成分を大幅に低減できる。
このピーク検波出力V2は、電圧−電流変換回路VICに
供給され、ここで電流信号Icに変換される。この電流信
号Icは電流制御増幅回路CCAの利得制御信号として用い
られる。
供給され、ここで電流信号Icに変換される。この電流信
号Icは電流制御増幅回路CCAの利得制御信号として用い
られる。
前記VTRの再生時には上記電流制御増幅回路CCAは、入
力信号vinをそのピークレベルに応じて出力信号v outの
レベル伸長させる。これにより、信号成分に対してノイ
ズレベルが相対的に大きくなる微小な音声再生時には増
幅回路CCAの利得を小さくすることによりノイズを実質
的に低減できる。また、信号成分に対してノイズレベル
が相対的に小さくなる比較的大きな音声再生時にはノイ
ズ成分が無視できるから増幅回路CCAの利得を大きくし
ても問題ない。このような入力信号vinのレベルに応じ
てレベル伸長を行う増幅回路CCAの制御電流Icは、上記
のようにリップル成分が大幅に低減されたものであるか
ら、その出力信号v outの歪率を低くできる。
力信号vinをそのピークレベルに応じて出力信号v outの
レベル伸長させる。これにより、信号成分に対してノイ
ズレベルが相対的に大きくなる微小な音声再生時には増
幅回路CCAの利得を小さくすることによりノイズを実質
的に低減できる。また、信号成分に対してノイズレベル
が相対的に小さくなる比較的大きな音声再生時にはノイ
ズ成分が無視できるから増幅回路CCAの利得を大きくし
ても問題ない。このような入力信号vinのレベルに応じ
てレベル伸長を行う増幅回路CCAの制御電流Icは、上記
のようにリップル成分が大幅に低減されたものであるか
ら、その出力信号v outの歪率を低くできる。
なお、記録時には上記増幅回路CCAが負帰還ループに
挿入された増幅回路を構成することにより、全体の利得
を1/G（ＧはCCAの利得）にしてレベル圧縮するものであ
る。
挿入された増幅回路を構成することにより、全体の利得
を1/G（ＧはCCAの利得）にしてレベル圧縮するものであ
る。
上記の実施例から得られる作用効果は、下記の通りで
ある。すなわち、 （１）入力信号を両波整流回路により両波信号に変換
し、この両波信号を第１のピーク検波回路により検波
し、その出力電圧を基準にして反転回路により上記両波
信号の極性反転させ、上記両波信号とその極性反転信号
とを加算することにより、ほゞ一定のレベルの信号に変
換できるから、それを第２のピーク検波回路により検波
することによってリップル成分を大幅に低減した検波出
力を得ることができるという効果が得られる。
ある。すなわち、 （１）入力信号を両波整流回路により両波信号に変換
し、この両波信号を第１のピーク検波回路により検波
し、その出力電圧を基準にして反転回路により上記両波
信号の極性反転させ、上記両波信号とその極性反転信号
とを加算することにより、ほゞ一定のレベルの信号に変
換できるから、それを第２のピーク検波回路により検波
することによってリップル成分を大幅に低減した検波出
力を得ることができるという効果が得られる。
（２）検波出力を得るピーク検波回路の入力側でリップ
ル成分の少ない信号を形成するものであるから、充電時
定数及び放電時定数をリップル成分を考慮することな
く、応答性等他の要求される条件に合わせて設定できる
という効果が得られる。
ル成分の少ない信号を形成するものであるから、充電時
定数及び放電時定数をリップル成分を考慮することな
く、応答性等他の要求される条件に合わせて設定できる
という効果が得られる。
（３）上記（１）により、VTR用のノイズリダクション
システムにおけるレベル圧縮及び伸長用の電流制御増幅
回路の制御電流を形成するピーク検波回路に適用するこ
とにより、レベル圧縮及び伸長された出力信号の歪率を
低減できるという効果が得られる。
システムにおけるレベル圧縮及び伸長用の電流制御増幅
回路の制御電流を形成するピーク検波回路に適用するこ
とにより、レベル圧縮及び伸長された出力信号の歪率を
低減できるという効果が得られる。
（４）両波整流回路及び反転回路の出力信号を電流の形
態で出力させることにより、両信号を加算する加算回路
は、単に電流ミラー回路を用いた簡単な回路で構成でき
るという効果が得られる。
態で出力させることにより、両信号を加算する加算回路
は、単に電流ミラー回路を用いた簡単な回路で構成でき
るという効果が得られる。
以上本願発明者によってなされた発明を実施例に基づ
き具体的に説明したが、本願発明は前記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更可能であることはいうまでもない。例えば、両波整流
回路の出力信号と反転回路の出力信号は電圧信号の形態
で出力するものとし、加算回路は演算増幅回路を用いて
構成するものであってもよい。極性反転信号Ibは、回路
の接地電位を基準にして負極性の両波信号（−Ia）を形
成しておいて、それに第１のピーク検波回路の出力直流
電圧（V1）を加算しても形成することができる。このよ
うに反転回路は、第１のピーク検波回路の出力レベルを
基準にして上記両波信号を極性反転させるものであれば
何であってもよい。また、ピーク検波回路の具体的構成
は、種々の実施形態を採ることができる。
き具体的に説明したが、本願発明は前記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更可能であることはいうまでもない。例えば、両波整流
回路の出力信号と反転回路の出力信号は電圧信号の形態
で出力するものとし、加算回路は演算増幅回路を用いて
構成するものであってもよい。極性反転信号Ibは、回路
の接地電位を基準にして負極性の両波信号（−Ia）を形
成しておいて、それに第１のピーク検波回路の出力直流
電圧（V1）を加算しても形成することができる。このよ
うに反転回路は、第１のピーク検波回路の出力レベルを
基準にして上記両波信号を極性反転させるものであれば
何であってもよい。また、ピーク検波回路の具体的構成
は、種々の実施形態を採ることができる。
この発明は、前記のようなノイズリダクションシステ
ムの他、ピーク検波回路として広く利用できるものであ
る。
ムの他、ピーク検波回路として広く利用できるものであ
る。
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。すなわち、入力信号を両波整流回路により両波信号
に変換し、この両波信号を第１のピーク検波回路により
検波し、その出力電圧を基準にして反転回路により上記
両波信号の極性反転させ、上記両波信号とその極性反転
信号とを加算することにより、ほゞ一定のレベルの信号
に変換できるから、それを第２のピーク検波回路により
検波することによってリップル成分を大幅に低減した検
波出力を得ることができる。
って得られる効果を簡単に説明すれば、下記の通りであ
る。すなわち、入力信号を両波整流回路により両波信号
に変換し、この両波信号を第１のピーク検波回路により
検波し、その出力電圧を基準にして反転回路により上記
両波信号の極性反転させ、上記両波信号とその極性反転
信号とを加算することにより、ほゞ一定のレベルの信号
に変換できるから、それを第２のピーク検波回路により
検波することによってリップル成分を大幅に低減した検
波出力を得ることができる。
第１図は、この発明の一実施例を示す回路図、 第２図は、その動作を説明するための波形図である。 １……両波整流回路、２……第１ピーク検波回路、３…
…反転回路、４……第２ピーク検波回路、A1,A2……差
動増幅回路、ZL……負荷インピーダンス回路、VIC……
電圧電流変換回路、CCA……電流制御増幅回路
…反転回路、４……第２ピーク検波回路、A1,A2……差
動増幅回路、ZL……負荷インピーダンス回路、VIC……
電圧電流変換回路、CCA……電流制御増幅回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加島 秀雄 群馬県高崎市西横手町111番地 株式会 社日立製作所高崎工場内 (56)参考文献 特開 昭59−20165（ＪＰ，Ａ) 特開 昭54−46077（ＪＰ，Ａ) 特開 昭52−121370（ＪＰ，Ａ)
Claims (3)
- 【請求項１】入力信号を受けて一方の極性を反転させて
両波信号を形成する両波整流回路と、上記両波信号を受
ける第１のピーク検波回路と、上記第１のピーク検波回
路の出力信号を基準にして、上記両波整流回路の出力信
号を受けて極性反転させた信号を形成する反転回路と、
上記両波整流回路と反転回路の出力信号を加算する加算
回路と、この加算回路の出力を受けて出力信号を形成す
る第２のピーク検波回路とを具備することを特徴とする
ピーク検波回路。 - 【請求項２】上記両波整流回路と反転回路とはそれぞれ
の出力信号を電流の形態で出力するものであり、上記加
算回路は、上記それぞれの出力電流を受ける電流ミラー
回路の出力ノードが共通に結合されることにより構成さ
れるものであることを特徴とする特許請求の範囲第１項
記載のピーク検波回路。 - 【請求項３】上記第２のピーク検波回路により形成され
た電圧信号は電流信号に変換されて、上記入力信号を受
ける電流制御増幅回路の利得制御電流とされるものであ
ることを特徴とする特許請求の範囲第１又は第２項記載
のピーク検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63047194A JP2535585B2 (ja) | 1988-02-29 | 1988-02-29 | ピ―ク検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63047194A JP2535585B2 (ja) | 1988-02-29 | 1988-02-29 | ピ―ク検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01219674A JPH01219674A (ja) | 1989-09-01 |
| JP2535585B2 true JP2535585B2 (ja) | 1996-09-18 |
Family
ID=12768308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63047194A Expired - Fee Related JP2535585B2 (ja) | 1988-02-29 | 1988-02-29 | ピ―ク検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2535585B2 (ja) |
-
1988
- 1988-02-29 JP JP63047194A patent/JP2535585B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01219674A (ja) | 1989-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0595350B1 (en) | Reproducing circuit for a magnetic head | |
| JP2535585B2 (ja) | ピ―ク検波回路 | |
| KR100239602B1 (ko) | 출력의 직류전압을 기준전압에 따라 제어하는 음성 신호를 압축 또는 신장하는 음성 신호 처리회로 | |
| JP3157461B2 (ja) | 平滑回路 | |
| JP2549147B2 (ja) | クランプ回路 | |
| JP2709984B2 (ja) | オーディオ増幅回路およびオーディオシステム | |
| JPH01227511A (ja) | 利得制御増幅回路 | |
| JP2901372B2 (ja) | ノイズリダクション回路 | |
| JP3389334B2 (ja) | 音声出力用集積回路 | |
| JP2901371B2 (ja) | ノイズリダクション回路 | |
| JPH02100503A (ja) | 磁気記録再生装置のエンベロープ検波回路 | |
| JPS63142712A (ja) | フイルタ回路 | |
| JPH0963187A (ja) | 音声信号再生装置及び音声信号記録再生装置 | |
| JP2827913B2 (ja) | 回転ヘッド型磁気記録再生装置 | |
| KR920007533Y1 (ko) | 전파 정류회로 | |
| JPH10241105A (ja) | 再生イコライザ回路 | |
| JPH0421940B2 (ja) | ||
| JPH0330226B2 (ja) | ||
| JPH0426245B2 (ja) | ||
| JPH0659010B2 (ja) | Ｆｍ信号復調器 | |
| JPS60158710A (ja) | リミッター回路 | |
| JPH06290408A (ja) | 磁気ヘッド用再生回路 | |
| JPH03276465A (ja) | パルス性ノイズ補正回路 | |
| JPH07320204A (ja) | 記録再生切換回路 | |
| JPS6348092A (ja) | フイルタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |