JPH0683111B2 - ▲√ｆ▼自動利得制御増幅器 - Google Patents
▲√ｆ▼自動利得制御増幅器Info
- Publication number
- JPH0683111B2 JPH0683111B2 JP62333856A JP33385687A JPH0683111B2 JP H0683111 B2 JPH0683111 B2 JP H0683111B2 JP 62333856 A JP62333856 A JP 62333856A JP 33385687 A JP33385687 A JP 33385687A JP H0683111 B2 JPH0683111 B2 JP H0683111B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- gain
- input
- output
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
Description
【発明の詳細な説明】 〔概 要〕 平衡ケーブル形又は同軸形ケーブルを用いたPCM伝送に
使用される による等化方法に関し、LSI化に適した、等化幅の大き
い を提供することを目的とし、 入力信号を分岐した一方が入力され、所定の周波数の範
囲において、所定の利得を有する第１の増幅器と、入力
信号を分岐した他方が入力され、所定の時定数を与える
時定数回路と、時定数回路の出力に接続され、利得が所
定の周波数以下で遮断される特性を有する第２の増幅器
と、第１の増幅器の出力と第２の増幅器の出力とを加算
する加算器とで構成する。
使用される による等化方法に関し、LSI化に適した、等化幅の大き
い を提供することを目的とし、 入力信号を分岐した一方が入力され、所定の周波数の範
囲において、所定の利得を有する第１の増幅器と、入力
信号を分岐した他方が入力され、所定の時定数を与える
時定数回路と、時定数回路の出力に接続され、利得が所
定の周波数以下で遮断される特性を有する第２の増幅器
と、第１の増幅器の出力と第２の増幅器の出力とを加算
する加算器とで構成する。
本発明は、平衡ケーブル又は同軸形ケーブルを用いたPC
M伝送に使用される の改良に関するものである。
M伝送に使用される の改良に関するものである。
上記PCM伝送系において、ケーブルの減衰特性は第５図
（ａ）に示すように周波数ｆに対し を有する。このため、AGC増幅器の利得も同図（ｂ）に
示す を持たせ、ケーブルと増幅器の全体の利得として同図
（ｃ）に示すような等化幅を有する特性を得て、増幅器
の出力に歪の少ない波形を得るようにしている。
（ａ）に示すように周波数ｆに対し を有する。このため、AGC増幅器の利得も同図（ｂ）に
示す を持たせ、ケーブルと増幅器の全体の利得として同図
（ｃ）に示すような等化幅を有する特性を得て、増幅器
の出力に歪の少ない波形を得るようにしている。
この際、同図（ｃ）に示す全体の利得の低下し始めるし
きい値の周波数の、周波数０（ゼロ）からの大きさ（以
下等化幅と称する）をケーブル長に応じて大幅に変える
ことができ、かつLSI化に適したAGC増幅器の等化方法が
要望されている。
きい値の周波数の、周波数０（ゼロ）からの大きさ（以
下等化幅と称する）をケーブル長に応じて大幅に変える
ことができ、かつLSI化に適したAGC増幅器の等化方法が
要望されている。
第６図は従来例の の回路図である。
第７図は従来例の回路で得られる利得・周波数特性図で
ある。
ある。
第６図（ａ）はAGC増幅器の基本回路（「高速PCM」、21
6頁〜222頁、コロナ社（昭和50年）より引用）である。
上記回路を４段縦続接続して を持たせた回路が同図（ｂ）に示す回路である。同図
（ｂ）において、各AGC増幅器の可変容量ダイオード
（以下バリキャップと称する）Ｃの値を変え異なったし
い値（f1、f2、f3及びf4）とすることにより、第７図
（ａ）に示すように全体として が得られる。
6頁〜222頁、コロナ社（昭和50年）より引用）である。
上記回路を４段縦続接続して を持たせた回路が同図（ｂ）に示す回路である。同図
（ｂ）において、各AGC増幅器の可変容量ダイオード
（以下バリキャップと称する）Ｃの値を変え異なったし
い値（f1、f2、f3及びf4）とすることにより、第７図
（ａ）に示すように全体として が得られる。
この場合、バリキャップＣに印加する電圧を増加するに
したがいＣの値は減少し最終的に一定値となるが、この
Ｃの一定値における等価幅と比較して、印加電圧を変え
た時変えられる等化幅は1/3〜1/5倍である。
したがいＣの値は減少し最終的に一定値となるが、この
Ｃの一定値における等価幅と比較して、印加電圧を変え
た時変えられる等化幅は1/3〜1/5倍である。
しかしながら上述の による等化方法においては、バリキャップの容量変化幅
が小さく、このため等化幅が小さくケーブル長の変化に
対応しきれないという問題点があった。
が小さく、このため等化幅が小さくケーブル長の変化に
対応しきれないという問題点があった。
更に、コンデンサ等の個別部品を多く使用しており、コ
ンデンサはLSIでは作れず抵抗値はLSIでは正確な値が作
れない等、LSI化に適していないという問題点があっ
た。
ンデンサはLSIでは作れず抵抗値はLSIでは正確な値が作
れない等、LSI化に適していないという問題点があっ
た。
したがって本発明の目的は、LSI化に適した等化幅の大
きい を提供することにある。
きい を提供することにある。
上記問題点は第１図に示す回路構成によって解決され
る。
る。
即ち、第１図において、10は入力信号を分岐した一方が
入力され、所定の周波数の範囲において、後述する利得
Aoを有する第１の増幅器である。
入力され、所定の周波数の範囲において、後述する利得
Aoを有する第１の増幅器である。
40は該入力信号を分岐した他方が入力され、該入力信号
のうち一定の周波数以下の成分を遮断する時定数回路で
ある。
のうち一定の周波数以下の成分を遮断する時定数回路で
ある。
20は該時定数回路の出力を所定の利得で増幅する第２の
増幅器である。
増幅器である。
30は該第１の増幅器10の出力と該第２の増幅器20の出力
とを加算する加算器である。
とを加算する加算器である。
また、該入力信号振幅をVin、該加算器の利得をA3、該
加算器の出力信号の振幅をVoutとしたとき、該第１の増
幅器の利得Aoが で与えられるようにする。
加算器の出力信号の振幅をVoutとしたとき、該第１の増
幅器の利得Aoが で与えられるようにする。
そして、上記回路構成により、等化領域を大きくとり、
LSI化に適する回路を得るようにする。
LSI化に適する回路を得るようにする。
第１図において、入力信号振幅をVin、該第１の増幅器
の利得をAo、加算器の利得をA3、該加算器の出力信号の
振幅をVoutとしたとき、第１の増幅器10は、 で表される利得を与える。
の利得をAo、加算器の利得をA3、該加算器の出力信号の
振幅をVoutとしたとき、第１の増幅器10は、 で表される利得を与える。
第６図（ａ）に示すAGC増幅器の伝達関数Ｔ（ｓ）は、
式で表される。
式で表される。
ここにｓ＝ｊ・２πｆである。
式はR1/R2＝Ao、CR3＝τ１、Ｃ（R1＋R3）＝τ２とお
くことにより、下記の式のように書き替えることがで
きる。
くことにより、下記の式のように書き替えることがで
きる。
ここで｛（τ２−τ１）／τ１）｝・Ao＝A1とおくと、 と求められる。ここにτ２＞τ１である。
式の第１、２項の各絶対値をとり、Ｔ（ｓ）をＴ
（ｆ）で置き換えて図示すると第３図（ａ）のようにな
る。
（ｆ）で置き換えて図示すると第３図（ａ）のようにな
る。
更に式の第２項目の絶対値を求めると、 ０＜|sτ1|＜１の周波数領域を考えると、 となる。
上式の１次近似を求めると、 第２項＝A1・|sτ1|＝A1・２πτ１・ｆ となり、第３図（ｂ）に点線で示すような直線で表すこ
とができる。
とができる。
したがって、式の第２項の過渡領域の周波数のせまい
範囲においては、第２項を第３図（ｂ）に示す で近似することができる。
範囲においては、第２項を第３図（ｂ）に示す で近似することができる。
この結果、τ１を固定しA1を変えることにより、 とすることができる。
第２図は本発明の実施例の の回路構成ブロック図である。
第４図は実施例の回路で得られる利得・周波数特性図で
あり、横軸は周波数、縦軸は利得を示している。
あり、横軸は周波数、縦軸は利得を示している。
全図を通じて同一符号は同一対象物を示す。
第２図において、増幅器１及び２は前述のバリキャップ
を使用した従来例のAGC増幅器とは異なるが、LSIにより
作ることができる公知の増幅器であり増幅器１は一定の
利得Aoを与え、増幅器２は利得A1を変えることができ
る。
を使用した従来例のAGC増幅器とは異なるが、LSIにより
作ることができる公知の増幅器であり増幅器１は一定の
利得Aoを与え、増幅器２は利得A1を変えることができ
る。
即ち、 の前段に伝送路を介して接続される送信器５の出力信号
振幅をVout′、増幅器１の利得をAo、加算器３の利得を
A3、加算器３の出力に接続される識別器６の適正入力信
号の振幅をVin′とした時、該伝送路の損失は増幅器１
の利得Aoに関係なく増幅器２の利得A1で補償されるもの
とすると、 で与えられる。
振幅をVout′、増幅器１の利得をAo、加算器３の利得を
A3、加算器３の出力に接続される識別器６の適正入力信
号の振幅をVin′とした時、該伝送路の損失は増幅器１
の利得Aoに関係なく増幅器２の利得A1で補償されるもの
とすると、 で与えられる。
これは、識別器６に入力する等化波形（時間波形）は送
信器５の出力波形と相似になり、加算器３の出力が識別
器６の適正入力になる必要から上式が得られる。
信器５の出力波形と相似になり、加算器３の出力が識別
器６の適正入力になる必要から上式が得られる。
一例をあげると、 送信器５の出力信号振幅Vout′＝2Vo-p、識別器６の入
力振幅Vin′＝0.4Vo-p、加算器３の利得A3＝１（0dB）
とすると、 となる。
力振幅Vin′＝0.4Vo-p、加算器３の利得A3＝１（0dB）
とすると、 となる。
増幅器２の入力に接続したコンデンサC1と抵抗器R1はτ
＝C1・R1の時定数を与え、第４図に示す利得・周波数特
性における利得が一定となるしきい値を与える。第４図
の場合、A1の値を変えることにより約30dB（30倍）の利
得幅が得られ、ほぼ同程度の等化幅が得られる。
＝C1・R1の時定数を与え、第４図に示す利得・周波数特
性における利得が一定となるしきい値を与える。第４図
の場合、A1の値を変えることにより約30dB（30倍）の利
得幅が得られ、ほぼ同程度の等化幅が得られる。
又、Ao、A1を共に変えることにより、所定の等化幅を得
ることも可能である。
ることも可能である。
尚、等化幅の偏差をより小さくしたい時は、第２図に示
す基本回路を多段縦続接続することにより可能である。
す基本回路を多段縦続接続することにより可能である。
又、コンデンサC1及び抵抗器R1以外の、増幅器１、２及
び加算器３はIC化が可能なため、上記回路のLSI化も可
能である。尚、外付けするコンデンサC1及び抵抗器R1の
個数は、従来例の場合に比べ極めて少なくてすませるこ
とができる。
び加算器３はIC化が可能なため、上記回路のLSI化も可
能である。尚、外付けするコンデンサC1及び抵抗器R1の
個数は、従来例の場合に比べ極めて少なくてすませるこ
とができる。
以上説明のように本発明によれば、LSI化に適した、等
化幅の大きいAGC増幅器を得ることができる。
化幅の大きいAGC増幅器を得ることができる。
第１図は本発明の原理図、 第２図は本発明の実施例の の回路構成ブロック図、 第３図は本発明を説明する図、 第４図は実施例の回路で得られる利得・周波数特性図、 第５図は一例の利得等化特性図、 第６図は従来例の の回路図、 第７図は従来例の回路で得られる利得・周波数特性図で
ある。 図において 10は第１の増幅器、 20は第２の増幅器、 30は加算器、 40は時定数回路 を示す。
ある。 図において 10は第１の増幅器、 20は第２の増幅器、 30は加算器、 40は時定数回路 を示す。
Claims (1)
- 【請求項１】入力信号を分岐した一方が入力され、所定
の周波数の範囲において、後述する利得Aoを有する第１
の増幅器（10）と、 該入力信号を分岐した他方が入力され、該入力信号のう
ち一定の周波数以下の成分を遮断する時定数回路（40）
と、 該時定数回路の出力を所定の利得で増幅する第２の増幅
器（20）と、 該第１の増幅器（10）の出力と該第２の増幅器（20）の
出力とを加算する加算器（30）とを有し、 該入力信号振幅をVin、該加算器の利得をA3、該加算器
の出力信号の振幅をVoutとしたとき、該第１の増幅器の
利得Aoが、 で与えられることを特徴とする
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62333856A JPH0683111B2 (ja) | 1987-12-24 | 1987-12-24 | ▲√ｆ▼自動利得制御増幅器 |
| DE3853467T DE3853467T2 (de) | 1987-12-24 | 1988-12-23 | Verstärker mit automatischer Verstärkungsregelung zum Kompensieren der Kabeldämpfung. |
| EP88121605A EP0322803B1 (en) | 1987-12-24 | 1988-12-23 | Automatic gain control amplifier for compensating cable loss |
| US07/289,049 US4961057A (en) | 1987-12-24 | 1988-12-23 | Automatic gain control amplifier for compensating cable loss |
| CA000586998A CA1296397C (en) | 1987-12-24 | 1988-12-23 | Automatic gain control amplifier for compensating cable loss |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62333856A JPH0683111B2 (ja) | 1987-12-24 | 1987-12-24 | ▲√ｆ▼自動利得制御増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01170123A JPH01170123A (ja) | 1989-07-05 |
| JPH0683111B2 true JPH0683111B2 (ja) | 1994-10-19 |
Family
ID=18270706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62333856A Expired - Fee Related JPH0683111B2 (ja) | 1987-12-24 | 1987-12-24 | ▲√ｆ▼自動利得制御増幅器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4961057A (ja) |
| EP (1) | EP0322803B1 (ja) |
| JP (1) | JPH0683111B2 (ja) |
| CA (1) | CA1296397C (ja) |
| DE (1) | DE3853467T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2025797A1 (en) * | 1990-09-20 | 1992-03-21 | Gennum Corporation | Apparatus and method for compensating for loss in co-axial cable |
| US5926068A (en) * | 1997-10-16 | 1999-07-20 | Kabushiki Kaisha Toshiba | Variable gain amplifier or analog multiplexer with feedforward current blocking |
| US6188721B1 (en) | 1998-04-17 | 2001-02-13 | Lucent Technologies, Inc. | System and method for adaptive equalization of a waveform independent of absolute waveform peak value |
| US6374083B1 (en) * | 1999-03-01 | 2002-04-16 | Nokia Corporation | Apparatus, and associated method, for selectively modifying characteristics of the receive signal received at a receiving station |
| US6771124B1 (en) * | 2000-08-04 | 2004-08-03 | Microtune (Texas), L.P. | System and method for low-noise amplifier with a high frequency response |
| US6703899B2 (en) * | 2002-04-02 | 2004-03-09 | Northrop Grumman Corporation | Quad switched gain circuit |
| US7697600B2 (en) * | 2005-07-14 | 2010-04-13 | Altera Corporation | Programmable receiver equalization circuitry and methods |
| TWI464569B (zh) * | 2012-11-06 | 2014-12-11 | Upi Semiconductor Corp | 電壓識別碼參考電壓產生電路與其開機電壓產生方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2895111A (en) * | 1956-10-25 | 1959-07-14 | Telefunken Gmbh | Frequency response curve equalization |
| US3173110A (en) * | 1960-03-15 | 1965-03-09 | Spencer Kennedy Lab Inc | Temperature compensating device having a thermistor in the grid-to-cathode biasing circuit of the amplifier |
| US3694761A (en) * | 1970-11-05 | 1972-09-26 | Bell Telephone Labor Inc | Equalization circuit employing differential amplifier |
| JPS5711543A (en) * | 1980-06-24 | 1982-01-21 | Nec Corp | Automatic equalizer |
| FR2580446B1 (fr) * | 1985-04-16 | 1987-06-26 | Applic Electro Tech Avance | Amplificateur-correcteur, en particulier pour liaisons numeriques en bande de base |
| DE3624854A1 (de) * | 1986-07-23 | 1988-01-28 | Thomson Brandt Gmbh | Schaltungsanordnung zum verschieben der phase eines signals |
-
1987
- 1987-12-24 JP JP62333856A patent/JPH0683111B2/ja not_active Expired - Fee Related
-
1988
- 1988-12-23 CA CA000586998A patent/CA1296397C/en not_active Expired - Lifetime
- 1988-12-23 US US07/289,049 patent/US4961057A/en not_active Expired - Lifetime
- 1988-12-23 EP EP88121605A patent/EP0322803B1/en not_active Expired - Lifetime
- 1988-12-23 DE DE3853467T patent/DE3853467T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE3853467T2 (de) | 1995-09-21 |
| EP0322803A3 (en) | 1990-11-28 |
| CA1296397C (en) | 1992-02-25 |
| EP0322803A2 (en) | 1989-07-05 |
| US4961057A (en) | 1990-10-02 |
| EP0322803B1 (en) | 1995-03-29 |
| JPH01170123A (ja) | 1989-07-05 |
| DE3853467D1 (de) | 1995-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3940709A (en) | Equalization circuit | |
| KR0151397B1 (ko) | 집적 회로화된 필터 및 필터셀 | |
| US4430626A (en) | Networks for the log domain | |
| US4413240A (en) | Automatic line buildout circuit for digital data transmission | |
| JPH0683111B2 (ja) | ▲√ｆ▼自動利得制御増幅器 | |
| JP2830087B2 (ja) | 周波数特性補正回路 | |
| US3336539A (en) | Variable equalizer system having a plurality of parallel connected tuned circuits | |
| EP0265763B1 (en) | Frequency response compensation circuit | |
| JPS6096908A (ja) | 平衡線用レシーバ | |
| US4229716A (en) | Amplitude equalizer circuit | |
| US4514704A (en) | Variable filter circuit | |
| US4437070A (en) | Amplifier arrangement whose overall gain is controllable by means of a control voltage | |
| EP0128287B1 (en) | Analog adaptive magnitude equalizer | |
| US3818244A (en) | Limiters for noise reduction systems | |
| US4636745A (en) | Signal waveform equalizing circuitry | |
| JPH0794955A (ja) | 高速精密合成増幅器 | |
| US5113144A (en) | Feed-back type emphasis circuit | |
| US5241282A (en) | Wide dynamic range, low power, analog-to-digital receiver | |
| JPH02131615A (ja) | 波形再生回路 | |
| JPS6161286B2 (ja) | ||
| JPH0447835A (ja) | 雑音裕度補正回路 | |
| JPH06338759A (ja) | フィルタ回路 | |
| JPH021954Y2 (ja) | ||
| JPS6161287B2 (ja) | ||
| JPS5915311A (ja) | 音響再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |