JPS6096908A - 平衡線用レシーバ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は平衡線からの差動（ｇ号を入力する平衡線用受
信機に関する。

〔従来技術及びその問題点〕

情報を伝送する代表的な方法では平衡電線対を用いてい
る。信号発生器により電線対に信号を流すが、この信号
発生器は電線の各々に相補的信号即ち位相差のある信号
を供給する。これらイ訃１１差動信号と呼ばれる。電話
システムをま典型的にこの型式（平衡電線対）のシステ
ムを用℃・て℃・る。

２本の電線に静電的又は磁気的に加えらｆｔた信号によ
り、これら２本の電線の各々に互（・にβ］位相の信号
が発生する。これら信号を同相（コモン・モード）信号
と呼ぶ。

レシーバにおける問題は、差動信号と不要な同相信号と
を区別することである。増幅器等の特定のシステム構成
にとって、同相障害を無視する機能を、同相抑圧と呼ぶ
。この同相抑圧は、差ＩＪＩｌ牙１」得と同相利得との
比で定義する。

更に、高い同相抑圧比を得るには、差動信号及び同相信
号の両方に対して平衡した入力インビーダンス（即ち、
差動入力ノードの各端子における接地に対する等価イン
ピーダンス）が望ましい。

従来のレシーバである信号演算増幅器には、この望まし
くない不平衡状態が存在する。この問題に対する従来の
解決法は、オープン・ループの帰還のない増幅器と、ト
ランスとを含んでいるが、これらは共に高価であり、ト
ランスの場合、低周波及び直流信号で動作しない。更に
、分圧器を備えた３個以上の演算増幅器な有する回路も
ある。これらの回路は、分圧器のつり合いによる精度内
で、同相信号によるｌｌＩ害をなくすように作用する。

差動電圧、即ち通常モード電圧は次段回路に通過する。

これらの回路は、一般に低周波範囲でラインレシーバと
して用いられている。

しかし、これらの回路には、２個の入力端子において差
動信号に対して入力インピーダンスが平衡していないと
いう問題がある。所望の同相抑圧を維持すると共に、２
個の信号入力端子におけるインピーダンスを平衡させよ
うとすると、回路が複雑になる。特に、所望性能の目的
を達するには、少なくとも３個の演算増幅器が必要だっ
た。

〔問題点を解決するための手段〕

本発明の平衡線用レシーバは、２個の演算増幅器、即ち
差動入力増幅回路及び固定利得反転増幅回路を含んでお
り、平衡したインピーダンス差動入力及び略零の同相利
得（略無限の同相抑圧比）を得るように、これら増幅回
路を相互接続する。

〔作用〕

差動入力増幅回路は、同相利得な略零にするように選択
した抵抗比の順方向信号路となる。また差動入力インピ
ーダンスを平衡するため、固定利得反転増幅回路を用い
て帰還路を設ける。

〔実施例〕

第１図は本発明の平衡線用増幅器の好適な一実施例のブ
ロック図である。差動入力増幅回路０１を設け、この増
幅回路α１の帰還路に固定利得反転増幅回路（２）を接
続している。

増幅回路α０は反転及び非反転入力端に抵抗器（ｎＲ１
、ｎＲ２）α着及びαＱの一端が夫々接続された演算増
幅器（６）を備えている。これら抵抗器の他端は、夫々
増幅回路四の差動入力端子Ｔ１及びＴ２となる。

更に、帰還抵抗器（Ｒｔ）（ｌを演算増幅器＠の反転入
力端及び正出力端間に接続し、抵抗器（Ｒ２）（イ）を
演算増幅器（２）の非反転入力端及び接地（基準電位源
）間に接続する。演算増幅器υの正出力端は、増幅回路
（１０の出力端子Ｔ３となる。固定利得反転増幅回路に
）は非反転入力端が接地された演算増幅器（ハ）を備え
ている。増幅回路（イ）は更に、演算増幅器（ハ）の反
転入力端及び非反転出力端間に接続された帰還抵抗器（
８６）に）と、一端が演算増幅器（ハ）の反転入力端に
接続され他端が増幅器に）の入力端子Ｔ４となる入力抵
抗器（Ｒ５）（ハ）と、一端が演算増幅器（ハ）の正出
力端に接続された１対の出力抵抗器（Ｒ３，Ｒ４）　］
及び０→とを備えている。抵抗器■及び０埠の他端は夫
夫増幅器（２）の出力端子ＴＩ’及びＴ２’となる。

増幅回路へｑの出力端子Ｔ３を増幅回路器の入力端子Ｔ
４に接続し、増幅回路器の出力端子ＴＩ’及びＴ２’を
増幅回路αりの端子Ｔ１及びＴ２に接続することにより
、増幅回路α１及び（ホ）を互いに相互接続する。

よって全体のシステムにおいて、平衡線からの信号を受
ける差動入力端子はＴ１及びＴ２であり、出力端子はＴ
３である◎ すべての信号に対して平衡したレシーノ９であり、無限
に近い同相抑圧比を得るには、増幅回路（イ）を増幅回
路（ト）に帰還構成で接続（７、これらの結果を得るよ
うに抵抗器の各個を後述の如く選択する。

この回路を解析する第１過程は、増幅回路＠と独立して
、増幅回路αＱを考察することである。まず、入力端子
Ｔ１及びＴ２から出力端子Ｔ３への利得を考察する。こ
れら利得は、入力端子Ｔ２を接地した場合、 となり、また入力端子Ｔ１を接地した場合、となる。

増幅回路αＱの如き演算回路の同相利得は次のようにな
る。

Ａｃｍ　＝　Ａｌ　＋　Ａ２　Ｃ３） また差動利得、即ち通常利得は次のようになる。

式（１）及び（２）を式（３）及び（４）に代入すると
、とナル。ナオ、Ｖｌｎ　＝　ｖＴｌ−ＶＴ２”’Ｃア
ル。

更に、Ｔ１及びＴ２における入力インピーダンスレま、 ｚ１＝　ｎＲ１（７） Ｚ２　＝　（１＋ｎ　）　Ｒ２（８） となる。これらインピーダンスｚ１及びｚ２をアドミッ
タンスに変換すると、次のようになる。

次に、端子Ｔ１及びＴ２をＴＩ’及びＴ２’に相互接続
した効果を考察すると、増幅回路αＱの利得及び同相平
衡は変化しない。ここで、 Ｒ１＝　Ｒ２、Ｒ５＝　Ｒ６αυ とすると、 となり、また となる。ここで、 ｖｌ＝−ｖＯｊ即ち、Ｒ５＝　Ｒ６）　α４である。

これら電流値から、Ｔ１及びＴ２における総合の入力ア
ドミッタンスは夫々、 となり、ここでＲ３＝　Ｒ４である。

Ｒ３及びＲ４を付加しても、同相入力インピーダンスは
不平衡ＫｆｉらないようＫする。

次に、 Ｙｌ’　＝　Ｙ２’　αη トスるためのＲ３Ａ１をめる。このシステムの入力アド
ミッタンスの等式は、差動モードを平衡させるのに必要
である。式（至）及びαＱを式αηに代入すると、 なお、Ｒ１＝Ｒ２，Ｒ３＝Ｒ４である。

要約すれば、零の同相利得、及び平衡した入力インピー
ダンスを得る上述の解析から、第１図の回路の条件は Ｒ１＝　Ｒ２、Ｒ３＝　Ｒ４、Ｒ５＝　Ｒ６及びＲ３＝
　２　（１＋ｎ　）ＲＩ　Ｅｌ となる。

この回路を組立て、完全に動作させた際の・やラメータ
値の例を次に示す。

Ｒ１＝　Ｒ２＝　ＩＯＫΩ ｎ　＝　４ ｎＲ１＝　ｎＲ２＝　４０にΩ Ｒ３＝　Ｒ４＝　１００ＫΩ Ｒ５＝　Ｒ６＝　ＩＯＫΩ 上述の解析では、Ｒ１とＲ２の比、Ｒ３とＲ４の比、Ｒ
５とＲ６の比を１としたが、これら値は他の比でも可能
である。

Ｒ５とＲ６の比が１以外の場合、増幅回路（２）の利得
は１ではなく次のようになる。

ｖｌ＝　−ｋｖｏ　（２４１ これは、式（２）〜（２）に定数ｋを単に付加するだけ
である・Ｒ１とＲ２の比、Ｒ３とＲ４の比に対しては、
１を選択して所望の同相平衡を維持する。しかし、特定
の不平衡が所望ならば、これら比の変更に対して一般的
な分析が得られるが、かかる回路は限定された実際の値
になる。

〔発明の効果〕

上述の如く本発明によれば、簡単な回路構成により、平
衡線からの差動信号に対し、２個の大刀端子における入
力インピーダンスが平衡すると共に、同相抑圧比を無限
大に近づけることができる。

【図面の簡単な説明】

桐図は本発明の好適な一実施例の回路図である。 図において、α０は差動増幅大刀回路、（イ）は反転増
幅回路である。

Claims (1)

【特許請求の範囲】
1. 平衡線からの差動信号を受ける差動増幅入力回路と、該
   差動増幅入力回路の帰還路に接続された反転増幅回路と
   を具え、上記差動増幅入力回路は、反転入力端及び非反
   転入力端が夫々第１抵抗器及び第２抵抗器を介して上記
   平衡線の各々に接続された第１演算増幅器と、該第１演
   算増幅器の反転入力端及び出力端間に接続された第３抵
   抗器と、上記第１演算増幅器の非反転入力端及び基準電
   位源間に接続された第４抵抗器とを有し、上記反転増幅
   回路は、上記第１演算増幅器の出力信号を所定利得で反
   転増幅する第２演算増幅器と、上記平衡線の各々及び上
   記第２演算増幅器の出力端間に接続された第５抵抗器及
   び第６抵抗器とを有し、上記第１演算増幅器の出力端か
   ら出力信号を得ることを特徴とする平衡線用レシーバ。