JP2023132557A - 高精度増幅器、2入力対演算増幅器および高精度演算増幅器 - Google Patents
高精度増幅器、2入力対演算増幅器および高精度演算増幅器 Download PDFInfo
- Publication number
- JP2023132557A JP2023132557A JP2022037942A JP2022037942A JP2023132557A JP 2023132557 A JP2023132557 A JP 2023132557A JP 2022037942 A JP2022037942 A JP 2022037942A JP 2022037942 A JP2022037942 A JP 2022037942A JP 2023132557 A JP2023132557 A JP 2023132557A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- amplifier
- input
- operational amplifier
- voltage divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims description 29
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 29
- 238000010586 diagram Methods 0.000 description 41
- 230000000694 effects Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000005236 sound signal Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
【課題】演算増幅器を用いた電圧増幅器において、信号変化による演算増幅器内の素子の温度変化に起因する演算増幅器の誤差電圧の影響を抑制する。【解決手段】演算増幅器の誤差電圧を検出し、検出した電圧を増幅し、演算増幅器に対してフィードバック補償する。その際、誤差電圧の増幅における同様の誤差電圧が電圧増幅器の出力電圧に表れないように、フィードバック補償する信号は、本来の入力信号に加算する形式とすることを特徴とする。【選択図】図1
Description
本発明は、入力電圧を高精度に増幅し出力電圧を生成する増幅回路に関するものである。
演算増幅器を用いたフィードバック増幅回路は、比較的高い精度を容易に実現できるので、よく用いられており、オーディオ信号の増幅などにも使われている。また、その回路方式は、増幅機能により、非反転増幅回路、反転増幅回路、差動増幅回路などがある。
一般的に、使用する演算増幅器のゲインを高くすれば、増幅回路の精度も上がるので、高精度な増幅を行う際には高ゲインの演算増幅器が用いられる。
一般的に、使用する演算増幅器のゲインを高くすれば、増幅回路の精度も上がるので、高精度な増幅を行う際には高ゲインの演算増幅器が用いられる。
しかし、演算増幅器のゲインを高めていっても、得られる増幅器の精度には限界がある場合がある。演算増幅器は、バイポーラ・トランジスタや電界効果トランジスタ(FET)などを用いて構成されている。バイポーラ・トランジスタの場合、その温度が変化するとベース‐エミッタ間の電圧や電流増幅率が変化するし、FETの場合は閾電圧や相互コンダクタンスが変化する。演算増幅器の中のバイポーラ・トランジスタやFETはバイアスが掛かっているので、演算増幅器の出力電圧が変化すれば、関係するバイポーラ・トランジスタやFETの消費電力が変化し、それらの温度が変動し、その結果それらの素子の特性が変化し、演算増幅器の入出力の関係が変化する。その変化の仕方には、非線形成分も含まれることも考えられるが、線形成分を持っており、動特性を伴っている。
演算増幅器を用いた典型的な非反転増幅回路の例を図16に示す。端子981に掛けられる入力電圧を増幅し、出力電圧を端子982から出力するものである。演算増幅器911および分圧器921を用いて構成されている。この回路を解析するためのブロック線図を図17に示す。図中のsはラプラス変数である。入力信号である信号971は、端子981に掛けられる入力電圧であり、出力信号である信号982は、端子982から出力される出力電圧である。ブロック931は演算増幅器911に対応するものであり、要素932は分圧器921に対応するものである。9311は演算増幅器911の入出力特性において上述の素子温度変化の影響を含まない成分であり、その伝達関数をA(s)とする。また、分圧器921の伝達関数を1/β(s)とする。抵抗9211の抵抗値をR1、抵抗9212の抵抗値をR2としたとき、1/β(s)=R2/(R1+R2)である。
ここで、演算増幅器の上述の素子の動的温度変化の影響を入れた場合を考える。増幅器を構成する素子の特性が出力信号に応じで変化するため、その影響は演算増幅器の入力電圧の変化として現れる。すなわち、図17においては要素9312として記述することができる。その伝達関数をD(s)とする。すると、入力信号である信号971から出力信号である信号972までの伝達関数は次式となる。
ここで、演算増幅器の上述の素子の動的温度変化の影響を入れた場合を考える。増幅器を構成する素子の特性が出力信号に応じで変化するため、その影響は演算増幅器の入力電圧の変化として現れる。すなわち、図17においては要素9312として記述することができる。その伝達関数をD(s)とする。すると、入力信号である信号971から出力信号である信号972までの伝達関数は次式となる。
ここで演算増幅器911のゲインが十分に高い場合、すなわちA(jω)の絶対値が十分に大きい場合を考える。ただし、ωは角周波数であり、jは虚数単位である。すると、入力信号である信号971から出力信号である信号972までの周波数伝達関数は次式のように近似することができる。
理想的にはこの値はβ(jω)となることが望ましいが、D(jω)を含む項が含まれていて、その項の値はA(jω)の絶対値を大きくしても小さくすることはできない。このことは、信号変化による演算増幅器内の素子の動的温度変化による増幅回路の増幅率変動は演算増幅器の増幅率を上げても抑制することができないことを意味している(非特許文献1)。D(s)は周波数特性を持っているので、音声信号を扱う増幅器の場合、出力信号における音質の変化が懸念される。
このように、演算増幅器を用いて従前の回路により増幅回路を構成した場合、信号変化による演算増幅器内の素子の動的温度変化が起因して、精度の高い増幅ができないという問題点があった。
信号変化による演算増幅器内の素子の動的温度変化に起因する増幅回路の誤差は、直流成分に関しては、演算増幅器のオフセット電圧として現れる。演算増幅器のオフセット電圧に対する補償方法として、反転増幅回路に対して特許文献1が提案されている。しかし、この方法では、補償回路に挿入される低域通過フィルタのために、相当に低い周波数までしか十分に補償することができず、扱いたい信号の帯域である可聴周波数帯域全般に対して補償することに問題があった。さらに、この補償方法は、反転増幅回路にしか適用することができず、非反転増幅回路や差動増幅回路に適用することができなかった。
米谷昭彦著 「オペアンプの初段トランジスタの温度変化によるオフセット電圧変動についての考察」電気学会研究会資料,電子回路研究会,ECT-020-028 2020年
解決しようとする問題点は、信号変化による演算増幅器内の素子の動的温度変化に起因して増幅回路の誤差が発生することである。
本発明は、信号変化による演算増幅器内の素子の動的温度変化に起因して増幅回路の誤差を検出してフィードバック補償することを特徴とする。
第1の局面においては、入力信号端子と、出力信号端子と、第1の差動増幅器と、第2の差動増幅器と、第1の分圧器と、第2の分圧器を持ち、前記入力信号端子は第1の差動増幅器の正入力および第2の差動増幅器の負入力に接続され、前記出力信号端子は第1の差動増幅器の出力および第1の分圧器の第1の端子および第2の分圧器の第1の端子に接続され、第1の分圧器の第2の端子は第2の差動増幅器の出力に接続され、第2の分圧器の第2の端子は基準電位に接続され、第1の分圧器の第3の端子は第1の差動増幅器の負入力に接続され、第2の分圧器の第3の端子は第2の増幅器の正入力に接続されることを特徴とする高精度増幅器である。
第2の局面においては、入力信号端子と、出力信号端子と、差動増幅器と、反転増幅回路と、分圧器を持ち、前記分圧器の第1の端子は前記入力信号端子に接続され、前記分圧器の第2の端子は前記差動増幅器の負入力および前記反転増幅回路の入力に接続され、前記分圧器の第3の端子は前記差動増幅器の出力および前記出力信号端子に接続され、前記反転増幅回路の出力は前記差動増幅器の正入力に接続され、前記反転増幅回路は、その周波数特性において零点によるブレークポイントを持つことを特徴とする高精度増幅器である。
第3の局面においては、第1の入力信号端子と、第2の入力信号端子と、出力信号端子と、第1の差動増幅器と、第2の差動増幅器と、第1の分圧器と、第2の分圧器と、第3の分圧器を持ち、第1の入力信号端子は第1の分圧器の第1の端子に接続され、第2の入力信号端子は第2の分圧器の第1の端子および第3の分圧器の第1の端子に接続され、第1の分圧器の第2の端子は第1の差動増幅器の負入力および第2の差動増幅器の正入力に接続され、第2の分圧器の第2の端子は第1の差動増幅器の正入力に接続され、第3の分圧器の第2の端子は第2の差動増幅器の負入力に接続され、第1の差動増幅器の出力は第1の分圧器の第3の端子および前記出力信号端子に接続され、第1の差動増幅器の出力は第2の分圧器の第3の端子に接続されることを特徴とする高精度増幅器である。
第4の局面においては、第1の正入力と、第1の負入力と、第2の正入力と、第2の負入力と、出力を持ち、前記出力の信号の値は、第1の正入力と第1の負入力の差と第2の正入力と第2の負入力の差の一次結合であり、第2の正入力と第2の負入力の差に対するゲインの最大値は第1の正入力と第1の負入力の差に対するゲインの最大値の30倍より大きく、第1の正入力と第1の負入力から前記出力までの増幅段数と第2の正入力と第2の負入力から前記出力までの増幅段数が異なっていることを特徴とする演算増幅器を持ち、前記演算増幅器の第1の正入力と第2の正入力を接続した端子と、前記演算増幅器の第1の負入力と第2の負入力を接続した端子を入力とし、前記演算増幅器の出力を前記出力とする2入力対演算増幅器である。
第5の局面においては、第4の局面に記載の2入力対演算増幅器を持ち、前記2入力対演算増幅器の第1の正入力と前記2入力対演算増幅器の第2の正入力を接続した正入力端子と、前記2入力対演算増幅器の第1の負入力と前記2入力対演算増幅器の第2の負入力を接続した負入力端子と、前記2入力対演算増幅器の出力に接続された出力端子を持つことを特徴とする高精度演算増幅器である。
第6の局面においては、第5の局面に記載の演算増幅器を用いて構成された高精度増幅器である。
本発明の高精度増幅回路は、信号変化による演算増幅器内の素子の動的温度変化に起因して増幅回路の誤差をフィードバック補償することにより抑制した増幅を行うことができるという利点がある。また、フィードバック補償する際に補償器内の素子の動的温度変化によって発生する誤差の影響もフィードバック補償により抑制されるという利点がある。
本発明を実施するための形態を説明するための増幅回路の概念的なブロック線図を図1に示す。この増幅回路は入力信号である信号191を入力し、出力信号である信号192を出力するものである。フィードバック要素である要素121の伝達関数は1/β(s)である。その他、演算増幅器であるブロック111および増幅回路であるブロック112などにより構成されている。要素1111はブロック111に対応する演算増幅器の内部の素子の動的温度変化による影響を含まない特性であり、その伝達関数をA(s)とする。要素1112はブロック111に対応する演算増幅器の中の素子の動的温度変化による影響を表したもので、その伝達関数をD(s)とする。要素1121はブロック112に対応する増幅回路の内部の素子の動的温度変化による影響を含まない特性であり、その伝達関数をF(s)とする。要素1122は増幅回路112の中の素子の動的温度変化による影響を表したもので、その伝達関数をH(s)とする。
このとき、入力信号191から出力信号192までの伝達関数は、次式のようになる。
このとき、入力信号191から出力信号192までの伝達関数は、次式のようになる。
ただし、F1(s)は増幅回路であるブロック112の伝達関数に(-1)を乗じたものであり、次式である。
ここで、演算増幅器であるブロック111のゲインが十分に大きい時、すなわち、|A(jω)|が十分に大きい場合を考える。ただし、jは虚数単位であり、ωは角周波数である。このとき、入力信号191から出力信号192までの周波数伝達関数は、次式のように近似できる。
理想的には、この値はβ(jω)となることが望ましい。上式の第2項にD(jω)を含む項が含まれてしまっていて、この項の値がゼロに近いことが望まれるが、増幅回路112のゲイン|F1(jω)|を大きく取ることにより、その項の値を小さくすることができ、フィードバック補償により抑制されることが判る。
また、増幅回路であるブロック112のゲインが十分に大きい時、すなわち、|F1(jω)|が十分に大きい場合を考える。このとき、入力信号191から出力信号192までの伝達関数は、次式のように近似できる。
理想的には、この値はβ(jω)となることが望ましい。上式の第2項にH(jω)を含む項が含まれてしまっているが、演算増幅器111のゲイン|A(jω)|を大きく取ることにより、その項の値を小さくすることができ、フィードバック補償されることが判る。上式の第3項にD(jω)H(jω)が現れるが、|D(jω)|および|H(jω)|は共に小さい値であり、小さい値同士の積となる項であるので、実質的にこの項による影響は無視できる。
このように、増幅回路の概念的なブロック線図を図1に示すような構成とすることにより、信号変化によるブロック111に対応する演算増幅器の中の素子の動的温度変化に起因する誤差およびブロック112に対応する増幅回路の中の素子の動的温度変化に起因する誤差の双方をフィードバック補償により抑制し、精度の高い増幅を行うことができる。
図2は、本発明第1の実施の形態である非反転増幅器2の回路構成を示すものである。端子281に入力された電圧信号を増幅して端子282から出力電圧を出力するものである。
この回路の説明の前に、図1に示すブロック線図との関係を説明する。非反転増幅回路の場合、回路構成上、図1における信号195と信号196を分離することが容易ではない。そこで、図1に示すブロック線図を図3に示すブロック線図のように等価変換する。フィードバック要素である要素121を要素321および要素322に分けることにより、この分離を実現する。信号395が信号195に、信号396が信号196に、それぞれ対応する。
図2に示す回路と図3に示すブロック線図の対応について説明する。信号395は、演算増幅器212の正入力電圧と負入力電圧の差に対応し、信号396は演算増幅器211の正入力電圧と負入力電圧の差に対応する。分圧器221は要素321に対応し、分圧器222は要素322に対応する。信号393は、ノード293の電圧信号に(1-β(s))を乗じた信号に相当する。
演算増幅器であるブロック311は演算増幅器211に対応する。増幅回路であるブロック312は演算増幅器212に対応しているが、ブロック312のゲインは演算増幅器212のゲインに(1-β(jω))を乗じた値に対応している。
演算増幅器であるブロック311は演算増幅器211に対応する。増幅回路であるブロック312は演算増幅器212に対応しているが、ブロック312のゲインは演算増幅器212のゲインに(1-β(jω))を乗じた値に対応している。
図3において、要素321と要素322は同じ特性を持っていることを想定しているので、図2における分圧器221と分圧器222による分圧の効果が等価であることが望ましい。実際には演算増幅器212は出力インピーダンスを持つので、抵抗器2212の抵抗値を選定する際には配慮が必要な場合がある。演算増幅器212の出力インピーダンスをrоとしたとき、とき、抵抗器2211の抵抗値R1、抵抗器2212の抵抗値R2、抵抗器2221の抵抗値R3および抵抗器2222の抵抗値R4の間には次の関係があることが望ましい。
(数7)
R1:(R2+rо)=R3:R4 (7)
R1:(R2+rо)=R3:R4 (7)
演算増幅器211と演算増幅器212は、異なる特性を持つものを使用してもよいし、ほぼ同じ特性を持つものを使用してもよい。ほぼ同じ特性を持つものを使用したとき、非反転増幅器2のゲインが1に近い場合は安定性が得られやすいが、ゲインが大きい場合には不安定となり易く、抵抗器2211や抵抗器2221にコンデンサを並列に接続するなど安定化のための何らかの対策が必要となる。
本発明第1の実施の形態は、
入力信号端子である端子281と、出力信号端子である端子282と、
第1の差動増幅器である演算増幅器211と、第2の差動増幅器である演算増幅器212と、第1の分圧器である分圧器221と、第2の分圧器である分圧器222を持ち、
前記入力信号端子は第1の差動増幅器の正入力および第2の差動増幅器の負入力に接続され、
前記出力信号端子は第1の差動増幅器の出力および第1の分圧器の第1の端子22181および第2の分圧器の第1の端子22281に接続され、
第1の分圧器の第2の端子22182は第2の差動増幅器の出力に接続され、
第2の分圧器の第2の端子22282は基準電位に接続され、第1の分圧器の第3の端子22183は第1の差動増幅器の負入力に接続され、
第2の分圧器の第3の端子22283は第2の増幅器の正入力に接続されることを特徴とする高精度増幅器である非反転増幅器2である。
入力信号端子である端子281と、出力信号端子である端子282と、
第1の差動増幅器である演算増幅器211と、第2の差動増幅器である演算増幅器212と、第1の分圧器である分圧器221と、第2の分圧器である分圧器222を持ち、
前記入力信号端子は第1の差動増幅器の正入力および第2の差動増幅器の負入力に接続され、
前記出力信号端子は第1の差動増幅器の出力および第1の分圧器の第1の端子22181および第2の分圧器の第1の端子22281に接続され、
第1の分圧器の第2の端子22182は第2の差動増幅器の出力に接続され、
第2の分圧器の第2の端子22282は基準電位に接続され、第1の分圧器の第3の端子22183は第1の差動増幅器の負入力に接続され、
第2の分圧器の第3の端子22283は第2の増幅器の正入力に接続されることを特徴とする高精度増幅器である非反転増幅器2である。
本発明第1の実施の形態においては、分圧器221は抵抗器2211および抵抗器2212により構成され、分圧器222は抵抗器2221および抵抗器2222により構成されているが、これらの分圧器はコンデンサやインダクタなどの抵抗器以外の素子を含む素子を組み合わせて構成してもよいし、トランス等を併用して構成してもよい。
本発明第1の実施の形態においては、分圧器221および分圧器222に周波数に依存しない分圧比を持たせているが、分圧器221および分圧器222に周波数に依存する分圧比を持たせてもよい。この場合、非反転増幅器2は、主に分圧器222の分圧比の周波数特性に応じた周波数特性を持たせることができる。
図4は、本発明第1の実施の形態における非反転増幅器2の回路構成例の一つを示す図である。図2に示す非反転増幅器2に対して、分圧器221の構成方法が異なっている。図4において、端子22381は分圧器223の第1の端子であり、端子22382は第2の端子、端子22383は第3の端子、端子22384は第4の端子である。端子22384は基準電位に接続されている。
図4に示す回路構成と図2に示す回路構成の関係は以下の通りである。テブナンの定理により、図2における抵抗器2212の抵抗値R2は図4においては(R21//R22)に相当する。また、図2における演算増幅器212のゲインは、図4における演算増幅器213に対してゲインをR22/(R21+R22)倍したものに相当する。このように、図2に示す非反転増幅器2は、図4に示す非反転増幅器2と等価なものである。回路構成において、テブナンの定理やノートンの定理を用いた回路変換は、当業者にとって容易な変更である。また、Δ-Y変換やY-Δ変換の適用も容易な変更である。
図4に示す回路構成と図2に示す回路構成の関係は以下の通りである。テブナンの定理により、図2における抵抗器2212の抵抗値R2は図4においては(R21//R22)に相当する。また、図2における演算増幅器212のゲインは、図4における演算増幅器213に対してゲインをR22/(R21+R22)倍したものに相当する。このように、図2に示す非反転増幅器2は、図4に示す非反転増幅器2と等価なものである。回路構成において、テブナンの定理やノートンの定理を用いた回路変換は、当業者にとって容易な変更である。また、Δ-Y変換やY-Δ変換の適用も容易な変更である。
図5は、本発明第2の実施の形態である反転増幅器4の回路構成を示す図である。端子481に入力された電圧信号を増幅して端子482から出力電圧を出力するものである。抵抗器4211の抵抗値はR1であり、抵抗器4212の抵抗値はR2、抵抗器4122の抵抗値はR7である。
この回路構成に相当するブロック線図を図6に示す。このブロック線図は図1に示すものと似ているが、入力に要素123があることと、加え合わせ点131および加え合わせ点132における加え合わせの符号が異なることが相違している。図6に示すブロック線図において、入力信号である信号197から出力信号である信号192までの伝達関数は次のようになる。
この式の数3との相違は、全体に対してマイナスの符号が付いていること、および、分子にγ(s)が付加されている点のみである。したがって、本発明第1の実施の形態と同様に、信号変化によるブロック111に対応する演算増幅器の中の素子の動的温度変化に起因する誤差およびブロック112に対応する増幅回路の中の素子の動的温度変化に起因する誤差の双方をフィードバック補償により抑制し、精度の高い増幅を行うことができる。
図5に記載の回路構成と、図6に示すブロック線図との関係は次のようである。ブロック111は演算増幅器411に対応し、ブロック112は増幅回路412に対応する。入力信号である信号197は、端子481に掛けられる電圧に相当し、出力信号である信号192は、端子482の電圧に相当する。信号195はノード494の電圧、信号193はノード493の電圧に相当する。
抵抗器4211の抵抗値をR1、抵抗器4212の抵抗値をR2、抵抗器4122の抵抗値をR7とすると、要素121の伝達関数β(s)および要素123の伝達関数γ(s)は次のようになる。
(数9)
β(s)=(R1+R2//R7)/R2 (9)
β(s)=(R1+R2//R7)/R2 (9)
(数10)
γ(s)=(R1//R7)/(R1//R7+R2) (10)
γ(s)=(R1//R7)/(R1//R7+R2) (10)
演算増幅器111のゲイン|A(jω)|および増幅回路112のゲイン|F1(jω)|が十分に大きい時には、入力信号である信号197から出力信号である信号192までのゲインは、ほぼ-R1/R2となる。
増幅回路412は、演算増幅器4121、抵抗器4122、コンデンサ4123、抵抗器4124により構成されている零点を有する積分器となっている。角周波数ω2以下では積分特性を持ち、角周波数ω2以上では、角周波数ω3までフラットなゲイン特性を持つ。よく用いられる反転増幅回路は、増幅回路412が無い状態であり、増幅回路412を設計する際には、増幅器全体が安定となるように配慮することが必要である。
図7は、増幅回路412を設計する際の一つの指針を説明するのに用いるゲイン特性の概形を示す図である。縦軸はゲインであり、単位をデシベルとしている。横軸は周波数で、対数目盛としている。G1(s)は演算増幅器411の正入力の電圧からノード494の電圧までの伝達関数であり、そのゲインは|G1(jω)|となる。F1(s)は増幅回路412の端子41281の電圧から端子41283の電圧までの伝達関数に(-1)を乗じたものであり、そのゲインは|F1(jω)|となる。
G1(s)は、演算増幅器411の入出力特性が積分特性で近似できる範囲において、次のように近似できる。
ω2は増幅回路412の中に抵抗器4124を挿入したことにより発生する零点によるコーナー角周波数である。
ω3は演算増幅器4121のゲインバンド幅が有限であることにより生じるコーナー角周波数である。
図中、ω1は|G1(jω)|のコーナー角周波数であり、ω2は|F1(jω)|のコーナー角周波数である。ωHおよびωLは処理を行う信号帯域の下限および上限である。
演算増幅器ω>ω2において|F1(jω)|がフラットになっている部分があるが、このときF1(jω)≒-R8/R7である。この絶対値が1より大きい場合を考える。
図中、ω1は|G1(jω)|のコーナー角周波数であり、ω2は|F1(jω)|のコーナー角周波数である。ωHおよびωLは処理を行う信号帯域の下限および上限である。
演算増幅器ω>ω2において|F1(jω)|がフラットになっている部分があるが、このときF1(jω)≒-R8/R7である。この絶対値が1より大きい場合を考える。
閉ループ系の安定性を確保するためには、ナイキストの安定規範より、一巡伝達関数のゲイン交差周波数において、一巡伝達関数の位相が-180°に達しないことが必要となり、多くの場合、これが十分条件ともなる。端子41283周りでの一巡伝達関数はG1(s)F1(s)である。一巡伝達関数のゲイン交差角周波数をωgとすると、R8/R7>1であれば、ωg>ω1となる。
ω=ωgにおいてF1(jω)がフラットであるとき、増幅回路412の位相遅れは0°に近い値となる。したがって、G1(jωg)の位相遅れが180°よりある程度以上小さければ、この反転増幅器4は安定となる。
ω=ωgにおいてF1(jω)がフラットであるとき、増幅回路412の位相遅れは0°に近い値となる。したがって、G1(jωg)の位相遅れが180°よりある程度以上小さければ、この反転増幅器4は安定となる。
|F1(jω)|は演算増幅器411の内部素子の温度に起因する非理想的特性をフィードバック補償するゲインであるので、その値は信号帯域においてなるべく大きい方がよく、このことはω2をできるだけ高く設定することが望まれることを意味する。しかし、ω2はωgよりある程度低く取らないと、F1(jωg)の位相遅れが大きくなってしまい、反転増幅器4の安定性や安定余裕の確保が難しくなる。
本発明第2の実施の形態においては、増幅回路412の伝達特性に零点を持たせることにより、安定性を保ちながらω2を高く設定することができる。図7においては、ω1>ω2としているが、ω1<ω2であっても問題はない。ω2を高く設定することによって、信号帯域における|F1(jω)|の値を大きくすることができ、演算増幅器411において発生する非理想的な特性を、より多くフィードバック補償できる。増幅回路412の伝達特性に零点を持たせない場合は、|F1(jω)|の特性は平たんな部分を持たず、F1(jω1)の位相遅れも大きくなるので、|F1(jω)|が1となる角周波数はω1よりも十分に低い周波数に取る必要がある。
本発明第2の実施の形態においては、増幅回路412の伝達特性に零点を持たせることにより、安定性を保ちながらω2を高く設定することができる。図7においては、ω1>ω2としているが、ω1<ω2であっても問題はない。ω2を高く設定することによって、信号帯域における|F1(jω)|の値を大きくすることができ、演算増幅器411において発生する非理想的な特性を、より多くフィードバック補償できる。増幅回路412の伝達特性に零点を持たせない場合は、|F1(jω)|の特性は平たんな部分を持たず、F1(jω1)の位相遅れも大きくなるので、|F1(jω)|が1となる角周波数はω1よりも十分に低い周波数に取る必要がある。
特許文献1においては、高速の増幅器のオフセット電圧を補償する技術が提案されている。これは、図5に示す反転増幅器において、増幅回路412に零点を持たせず、かつ、端子41283と演算増幅器411の正入力の間にローパスフィルタを挿入したものに相当する。このローパスフィルタの挿入により、ノード494の電圧から演算増幅器411の正入力の電圧までの位相遅れが、増幅回路412の位相遅れとローパスフィルタの位相遅れの和となる。そのため、ノード41281周りでの一巡伝達関数のゲイン交差周波数を低くせざるを得ない。
特許文献1においては、その目的を演算増幅器411の直流オフセット電圧の補償としているので、それで問題は無いが、演算増幅器411の内部素子の温度に起因する非理想的特性をフィードバック補償することを目的とした場合には、ノード41281周りでの一巡伝達関数のゲイン交差周波数を高く設定することが望まれる。
特許文献1においては、その目的を演算増幅器411の直流オフセット電圧の補償としているので、それで問題は無いが、演算増幅器411の内部素子の温度に起因する非理想的特性をフィードバック補償することを目的とした場合には、ノード41281周りでの一巡伝達関数のゲイン交差周波数を高く設定することが望まれる。
本発明第2の実施の形態においては、|F1(jω)|の特性は平たんな部分のゲインが0dBより大きいものとしていたが、0dB以下でもよい。すなわち、R8/R7<1としてもよい。この場合、ω2の設定に対してやや不利になり、その分、信号帯域における|F1(jω)|が小さくなるが、F1(s)に零点を持たせることにより、反転増幅器4の過渡特性を改善することができる。
本発明第2の実施は、
入力信号端子である端子481と、出力信号端子である端子482と、
差動増幅器である演算増幅器411と、反転増幅回路である増幅回路412と、分圧器421を持ち、
前記分圧器の第1の端子である端子42182は前記入力信号端子に接続され、
前記分圧器の第2の端子である42183は前記差動増幅器の負入力および前記反転増幅回路の入力である端子41281に接続され、
前記分圧器の第3の端子である端子42181は前記差動増幅器の出力および前記出力信号端子に接続され、
前記反転増幅回路の出力は前記差動増幅器の正入力に接続され、
前記反転増幅回路は、その周波数特性において零点によるブレークポイントを持つことを特徴とする
高精度増幅器である。
入力信号端子である端子481と、出力信号端子である端子482と、
差動増幅器である演算増幅器411と、反転増幅回路である増幅回路412と、分圧器421を持ち、
前記分圧器の第1の端子である端子42182は前記入力信号端子に接続され、
前記分圧器の第2の端子である42183は前記差動増幅器の負入力および前記反転増幅回路の入力である端子41281に接続され、
前記分圧器の第3の端子である端子42181は前記差動増幅器の出力および前記出力信号端子に接続され、
前記反転増幅回路の出力は前記差動増幅器の正入力に接続され、
前記反転増幅回路は、その周波数特性において零点によるブレークポイントを持つことを特徴とする
高精度増幅器である。
図8は、本発明第2の実施の形態である反転増幅器4の他の回路構成例を示す図である。端子481に入力された電圧信号を増幅して端子482から出力電圧を出力するものである。この回路例は、増幅回路413の部分が図5に示す回路例における増幅回路412と構成が異なっているが、演算増幅器4131の周波数特性が直流ゲインの大きい1次遅れ系で近似できる場合は、それらの周波数特性は定性的に同じように扱うことができる。
図5における増幅回路412はフィードバックによる積分回路を基にして、抵抗器4124により零点を設けているのに対し、図8における増幅回路413では演算増幅器4131を開ループで用い、コンデンサ4136により零点を設けている。これらの相違点により、図8における増幅回路413は、端子41381から見た入力インピーダンスが高い、零点に対応する角周波数ω2を高く設定できる、といった特徴を有している。
このように、図5における増幅回路412や図8における増幅回路413は、それらの具体的な回路構成は限定されるものではなく、同等の周波数特性を持っていればよい。
このように、図5における増幅回路412や図8における増幅回路413は、それらの具体的な回路構成は限定されるものではなく、同等の周波数特性を持っていればよい。
図9は、本発明第2の実施の形態である反転増幅器4の更なる他の回路構成例を示す図である。端子481に入力された電圧信号を増幅して端子482から出力電圧を出力するものである。この回路例は、増幅回路414の部分が2次の積分器となっている点が図5に示す回路例と異なっている。図5における増幅回路412は1次の積分器となっている。
増幅回路414における端子41481の電圧から端子41483の電圧までの伝達関数に(-1)を乗じたものは次のように近似できる。
ただし、ζは増幅回路414を構成する素子の抵抗値や静電容量によってきまる減衰係数である。また、ω3は演算増幅器4141のゲインバンド幅が有限であることにより生じるコーナー角周波数である。
抵抗器4149の挿入により、F1(s)に零点を二つ持たせている。この二つの零点は、ζの値により、二つの実数になったり、一対の共役複素対になったりする。
抵抗器4149の挿入により、F1(s)に零点を二つ持たせている。この二つの零点は、ζの値により、二つの実数になったり、一対の共役複素対になったりする。
図10は、増幅回路412を設計する際の一つの指針を説明するのに用いるゲイン特性の概形を示す図である。縦軸はゲインであり、単位をデシベルとしている。横軸は周波数で、対数目盛としている。G1(s)は演算増幅器411の正入力の電圧からノード494の電圧までの伝達関数であり、そのゲインは|G1(jω)|となる。|F1(jω)|は増幅回路412の端子41481の電圧から端子41483の電圧までのゲインである。
図10に示すゲイン特性と図7に示すゲイン特性の違いは、ω<ω2における|F1(jω)|の傾きであり、図10においては-40dB/decであるのに対し、図7においては-20dB/decである。ゲイン特性が-40dB/decであるとき、位相はほぼ180度遅れることになるので、F1(s)に零点を持たせないと、反転増幅器4の安定性を確保できない。
図10に示すゲイン特性と図7に示すゲイン特性の違いは、ω<ω2における|F1(jω)|の傾きであり、図10においては-40dB/decであるのに対し、図7においては-20dB/decである。ゲイン特性が-40dB/decであるとき、位相はほぼ180度遅れることになるので、F1(s)に零点を持たせないと、反転増幅器4の安定性を確保できない。
増幅回路412を2次の積分器とすることの利点は、信号帯域ωL<ω<ωHにおける|F1(jω)|の値を大きくすることができる点である。|F1(jω)|の値が大きいと、それだけ演算増幅器411で発生する非理想的な特性をよくフィードバック補償することができるが、ω1/ωHの値をあまり大きく確保できない場合には、|F1(jω)|を十分に大きな値にするためには、何らかの工夫が必要になる。その対策として、増幅回路412を2次の積分器としている。反転増幅器4がパワーアンプであるとき、ω1/ωHの値を大きく設定することが難しいことが多く、増幅回路412を2次の積分器とすることの利点が大きい。
図9に回路構成例を示す反転増幅器4は、増幅回路412を2次の積分器としていたが、増幅回路412の機能は1次の積分器や2次の積分器以外でもよく、任意の周波数フィルタを用いることができ、さらに高次のフィルタであってもよい。
図11に示す回路構成は、図5に回路構成を示す本発明第2の実施の形態である反転増幅器4の応用例である。端子581と端子582に入力される電圧の差を増幅して、端子583と端子584の電圧差として出力するものである。端子583と端子584からの信号出力において、差動モードの出力インピーダンスを低く、同相モードの出力インピーダンスを高く設定することができる回路構成である。
図11に示す回路構成は、図5に回路構成を示す反転増幅器4を二つ用いて差動増幅器を構成しているが、図5における増幅回路412の端子41282の接続先が基準電位に接続されているのに対し、図11において対応する端子である端子51292および端子51492はノード596に接続されている点が異なっている。このように、本発明第2の実施の形態における増幅回路412の端子41282は必ずしも基準電位に接続する必要はなく、他の信号のノードに接続してもよい。
また、本発明第2の実施の形態は、単体の反転増幅器として機能させる必要はなく、全体の回路の一部として機能させるようにしてもよい。
図12は、本発明第3の実施の形態である差動増幅器6の回路構成を示すものである。端子681に入力された電圧信号と端子682に入力された電圧信号の差を増幅して端子683から出力電圧を出力するものである。ただし、増幅率の絶対値は1より大きい場合もあれば、1以下の場合もある。通常の差動増幅器は分圧器622の端子62291が基準電位に接続されているが、本発明第3の実施の形態においては、分圧器622の端子62291は、その電圧が補償信号となっているノード695に接続されている。
ただし、抵抗器6211の抵抗値をR1、抵抗器6212の抵抗値をR2、抵抗器6221の抵抗値をR3、抵抗器6222の抵抗値をR4、抵抗器6231の抵抗値をR5、抵抗器6232の抵抗値をR6、演算増幅器612の出力抵抗をrоとしたとき、つぎの関係が成り立つものとする。
(数14)
R1:R2=(R3+rо):R4=R5:R6 (14)
R1:R2=(R3+rо):R4=R5:R6 (14)
この回路構成に相当するブロック線図を図13に示す。図12に記載の回路構成と、図13に示すブロック線図との関係は次のようである。ブロック311は演算増幅器611に対応し、ブロック312は演算増幅器612に対応する。入力信号である信号397は、端子681に掛けられる電圧から端子682に掛けられる電圧を引いた電圧に相当し、出力信号である信号392は、端子683の電圧に相当する。信号395は演算増幅器612の正入力の電圧から負入力の電圧を引いた電圧、信号393はノード695の電圧に相当する。
要素121の伝達関数β(s)および要素123の伝達関数γ(s)は次のようになる。
(数15)
β(s)=(R1+R2)/R2 (15)
β(s)=(R1+R2)/R2 (15)
(数16)
γ(s)=R1/(R1+R2) (16)
γ(s)=R1/(R1+R2) (16)
演算増幅器611のゲイン|A(jω)|および演算増幅器612のゲイン|F1(jω)|が十分に大きい時には、入力信号である信号397から出力信号である信号392までのゲインは、ほぼ-R1/R2となる。
図13に示すブロック線図は図1に示すものと似ているが、入力に要素323および要素324があることと、フィードバック要素が要素321および要素322に別れていること、ブロック312の出力に要素325が入っていることなどが相違している。図13に示すブロック線図において、入力信号である信号397から出力信号である信号392までの伝達関数は次のようになる。
この式の数2との相違は、全体に対してマイナスの符号が付いていること、および、分子にγ(s)が付加されていること、F1(s)に対してβ(s)で割られている点のみである。したがって、本発明第1の実施の形態と同様に、信号変化によるブロック311に対応する演算増幅器の中の素子の動的温度変化に起因する誤差およびブロック312に対応する増幅回路の中の素子の動的温度変化に起因する誤差の双方をフィードバック補償により抑制し、精度の高い増幅を行うことができる。
演算増幅器611と演算増幅器612は、異なる特性を持つものを使用してもよいし、ほぼ同じ特性を持つものを使用してもよい。ほぼ同じ特性を持つものを使用したとき、非差動増幅器2のゲインの設定によっては安定性が得られやすいが、ゲインの設定によっては不安定となり易く、抵抗器6211や抵抗器6221にコンデンサを並列に接続するなど安定化のための何らかの対策が必要となる。
本発明第3の実施の形態における更なる利点として、差動増幅器6の同相信号除去比を高くできることが挙げられる。演算増幅器を用いて差動増幅回路をフィードバック増幅器として構成した場合、閉ループ系の安定性を満たすために演算増幅器の周波数に対するゲイン勾配を低く設定する必要があり、このことが差動増幅回路の同相信号除去比を制約してしまっていた。本発明第3の実施の形態においては、演算増幅器612において、差動増幅器6における同相信号成分を検出して演算増幅器611にフィードバック補償しており、結果として減算増幅器7の同相信号除去比を大きくすることができる。この特徴は、差動増幅器6を計装アンプの中の差動増幅器に用いた場合に利点が大きい。
本発明第3の実施の形態における差動増幅器6は、信号帯域内においてゲインがほとんど変化しない差動増幅をその機能としていたが、ゲインは信号帯域内で一定でなくてもよく、積分特性をもってもよく、周波数フィルタであってもよい。
本発明第3の実施の形態における差動増幅器6は、正入力からのゲインと負入力からのゲインの絶対値が等しい差動増幅の機能を有していたが、正入力からのゲインと負入力からのゲインの絶対値は等しくなくてもよく、異なっていてもよい。
本発明第3の実施の形態における差動増幅器6は、正入力が一つ、負入力が一つの増幅回路となっていたが、入力の数はそれぞれ一つでなくてもよく、複数であってもよい。また、正入力の入力数と負入力の入力数が異なってもよい。
本発明第3の実施の形態は、
第1の入力信号端子である端子681と、第2の入力信号端子である端子682と、出力信号端子である683と、
第1の差動増幅器である演算増幅器611と、第2の差動増幅器である演算増幅器612と、
第1の分圧器である分圧器621と、第2の分圧器である分圧器622と、第3の分圧器である分圧器623を持ち、
第1の入力信号端子は第1の分圧器の第1の端子である端子62192に接続され、
第2の入力信号端子は第2の分圧器の第1の端子である端子62292および第3の分圧器の第1の端子である端子62392に接続され、
第1の分圧器の第2の端子である端子62193は第1の差動増幅器の負入力および第2の差動増幅器の正入力に接続され、
第2の分圧器の第2の端子である端子62293は第1の差動増幅器の正入力に接続され、
第3の分圧器の第2の端子である端子62393は第2の差動増幅器の負入力に接続され、
第1の差動増幅器の出力は第1の分圧器の第3の端子である端子62191および前記出力信号端子に接続され、
第1の差動増幅器の出力は第2の分圧器の第3の端子である端子62291に接続されることを特徴とする
高精度増幅器である差動増幅回路6である。
第1の入力信号端子である端子681と、第2の入力信号端子である端子682と、出力信号端子である683と、
第1の差動増幅器である演算増幅器611と、第2の差動増幅器である演算増幅器612と、
第1の分圧器である分圧器621と、第2の分圧器である分圧器622と、第3の分圧器である分圧器623を持ち、
第1の入力信号端子は第1の分圧器の第1の端子である端子62192に接続され、
第2の入力信号端子は第2の分圧器の第1の端子である端子62292および第3の分圧器の第1の端子である端子62392に接続され、
第1の分圧器の第2の端子である端子62193は第1の差動増幅器の負入力および第2の差動増幅器の正入力に接続され、
第2の分圧器の第2の端子である端子62293は第1の差動増幅器の正入力に接続され、
第3の分圧器の第2の端子である端子62393は第2の差動増幅器の負入力に接続され、
第1の差動増幅器の出力は第1の分圧器の第3の端子である端子62191および前記出力信号端子に接続され、
第1の差動増幅器の出力は第2の分圧器の第3の端子である端子62291に接続されることを特徴とする
高精度増幅器である差動増幅回路6である。
図14は、本発明第4の実施の形態である減算増幅器7の回路構成を示すものである。端子782に入力された信号電圧の実数倍から端子781に入力された信号電圧の実数倍を引いた電圧を端子783から出力電圧を出力するものである。
演算増幅器7311は、2対の入力と一つの出力を持つ演算増幅器であり、ノード797の電圧とノード798の電圧の差の増幅率倍の電圧とノード795の電圧とノード796の電圧の差の増幅率倍の電圧の和の電圧を出力とするものである。
演算増幅器7311における誤差電圧を演算増幅器7312により検出・増幅し、ノード795およびノード796の信号を通してフィードバック補償している。通常の減算増幅器は、演算増幅器7311に相当する演算増幅器が2入力であり、演算増幅器7312に相当するものは用いられない。
抵抗器7211の抵抗値をR1、抵抗器7212の抵抗値をR2、抵抗器7221の抵抗値をR3、抵抗器7222の抵抗値をR4としたとき、つぎの関係が成り立つものとする。
(数18)
R1:R2=R3:R4
R1:R2=R3:R4
演算増幅器7311において、ノード797の電圧とノード798の電圧の差に対する増幅率と、ノード795の電圧とノード796の電圧の差に対する増幅率が等しい場合を考える。内部の素子の動的温度変化による影響を含まない特性の伝達関数をA(s)とする。また、その内部の素子の動的温度変化による影響を表した伝達関数をD(s)とする。
演算増幅器7312において、内部の素子の動的温度変化による影響を含まない特性の伝達関数をF(s)とする。また、その内部の素子の動的温度変化による影響を表した伝達関数をH(s)とする。すると、減算増幅器7の伝達特性を表すブロック線図は図6のようになる。
演算増幅器7312において、内部の素子の動的温度変化による影響を含まない特性の伝達関数をF(s)とする。また、その内部の素子の動的温度変化による影響を表した伝達関数をH(s)とする。すると、減算増幅器7の伝達特性を表すブロック線図は図6のようになる。
ここで、β(s)およびγ(s)は次のようである。
(数19)
β(s)=(R1+R2)/R2 (19)
β(s)=(R1+R2)/R2 (19)
(数20)
γ(s)=R1/(R1+R2) (20)
γ(s)=R1/(R1+R2) (20)
図14に記載の回路構成と、図6に示すブロック線図との関係は次のようである。ブロック111は演算増幅器7311に対応し、ブロック112は増幅回路7312に対応する。入力信号である信号197は、端子781に掛けられる電圧から端子782に掛けられる電圧を引いた電圧に相当し、出力信号である信号192は、端子783の電圧に相当する。信号195はノード798の電圧からノード797の電圧を引いた電圧、信号193はノード796の電圧にからノード795の電圧を引いた電圧に相当する。
このブロック線図において、入力信号である信号197から出力信号である信号192までの伝達関数は次のようになる。
この式の数3との相違は、全体に対してマイナスの符号が付いていること、および、分子にγ(s)が付加されている点のみである。したがって、本発明第1の実施の形態と同様に、信号変化によるブロック111に対応する演算増幅器の中の素子の動的温度変化に起因する誤差およびブロック112に対応する増幅回路の中の素子の動的温度変化に起因する誤差の双方をフィードバック補償により抑制し、精度の高い増幅を行うことができる。
演算増幅器111のゲイン|A(jω)|および増幅回路112のゲイン|F1(jω)|が十分に大きい時には、入力信号である信号197から出力信号である信号192までのゲインは、ほぼ-R1/R2となる。
本発明第4の実施の形態における更なる利点として、減算増幅器7を差動増幅器として使用した場合、その同相信号除去比を高くすることが挙げられる。演算増幅器を用いて差動増幅回路をフィードバック増幅器として構成した場合、閉ループ系の安定性を満たすために演算増幅器の周波数に対するゲイン勾配を低く設定する必要があり、このことが差動増幅回路の同相信号除去比を制約してしまっていた。本発明第4の実施の形態においては、回路73において、演算増幅器7312によりゲイン交差周波数以下の周波数帯域においてゲイン勾配を大きくしているので、信号帯域における開ループゲインを大きくすることができ、結果として減算増幅器7の同相信号除去比を大きくすることができる。この特徴は、減算増幅器7を計装アンプの中の差動増幅器に用いた場合に利点が大きい。
本発明第4の実施の形態の本発明第3の実施の形態に対する利点として、分圧器の数が二つで済むことが挙げられる。本発明第3の実施の形態の差動増幅器では、分圧器が三つ必要であった。
演算増幅器7312は、演算増幅器7311の内部の素子の温度変化による影響をフィードバック補償するためのものであるので、信号帯域内においてゲインが十分に大きいことが要求され、実用的にはゲインが30を下回ると、十分な効果が得られない。したがって、演算増幅器7312のゲインの最大値は30以上とする。その結果、回路731における端子73184と端子73183の入力対から端子73185の出力までのゲインは、
端子73182と端子73181の入力対から端子73185の出力までのゲインの30倍以上となる。
端子73182と端子73181の入力対から端子73185の出力までのゲインの30倍以上となる。
本発明第4の実施の形態における回路731は、
第1の正入力である端子73182と、第1の負入力である端子73181と、第2の正入力である端子73184と、第2の負入力である端子73183と、出力である端子73185を持ち、
前記出力の信号の値は、第1の正入力と第1の負入力の差と第2の正入力と第2の負入力の差の一次結合であり、
第2の正入力と第2の負入力の差に対するゲインの最大値は第1の正入力と第1の負入力の差に対するゲインの最大値の30倍より大きく、
第1の正入力と第1の負入力から前記出力までの増幅段数と第2の正入力と第2の負入力から前記出力までの増幅段数が異なっていることを特徴とする演算増幅器を持ち、
前記演算増幅器の第1の正入力と第2の正入力を接続した端子と、前記演算増幅器の第1の負入力と第2の負入力を接続した端子を入力とし、前記演算増幅器の出力を前記出力とする2入力対演算増幅器
である。
第1の正入力である端子73182と、第1の負入力である端子73181と、第2の正入力である端子73184と、第2の負入力である端子73183と、出力である端子73185を持ち、
前記出力の信号の値は、第1の正入力と第1の負入力の差と第2の正入力と第2の負入力の差の一次結合であり、
第2の正入力と第2の負入力の差に対するゲインの最大値は第1の正入力と第1の負入力の差に対するゲインの最大値の30倍より大きく、
第1の正入力と第1の負入力から前記出力までの増幅段数と第2の正入力と第2の負入力から前記出力までの増幅段数が異なっていることを特徴とする演算増幅器を持ち、
前記演算増幅器の第1の正入力と第2の正入力を接続した端子と、前記演算増幅器の第1の負入力と第2の負入力を接続した端子を入力とし、前記演算増幅器の出力を前記出力とする2入力対演算増幅器
である。
本発明第4の実施の形態における回路73は、
2入力対演算増幅器である回路731を持ち、
前記2入力対演算増幅器の第1の正入力である端子73182と前記2入力対演算増幅器の第2の正入力である端子73184を接続した正入力端子である端子7382と、
前記2入力対演算増幅器の第1の負入力である端子73181と前記2入力対演算増幅器の第2の負入力である端子73183を接続した負入力端子である端子73181と、
前記2入力対演算増幅器の出力である端子73185に接続された出力端子である端子7383
を持つことを特徴とする高精度演算増幅器
である。
2入力対演算増幅器である回路731を持ち、
前記2入力対演算増幅器の第1の正入力である端子73182と前記2入力対演算増幅器の第2の正入力である端子73184を接続した正入力端子である端子7382と、
前記2入力対演算増幅器の第1の負入力である端子73181と前記2入力対演算増幅器の第2の負入力である端子73183を接続した負入力端子である端子73181と、
前記2入力対演算増幅器の出力である端子73185に接続された出力端子である端子7383
を持つことを特徴とする高精度演算増幅器
である。
本発明第4の実施の形態における高精度増幅器である減算増幅器7は、演算増幅器である回路73を用いて構成された高精度増幅器である。
本発明第4の実施の形態の利点の一つは、回路73の部分が2入力1出力の汎用の演算増幅器となっていることである。したがって、回路73の構成を持つ一種類の演算増幅器を用意するだけで、様々な高精度増幅器を構成することができる。
本発明第4の実施の形態においては、演算増幅器7311において、ノード797の電圧とノード798の電圧の差に対する増幅率と、ノード795の電圧とノード796の電圧の差に対する増幅率が等しいとしていたが、それらは等しくなくてもよく、異なっていても良い。
本発明第4の実施の形態においては、ノード795とノード796の信号は電圧信号としていたが、これらは電圧信号でなくてもよく、電流信号であってもよい。これらが電流信号である場合は、演算増幅器7312の出力は電流信号であり、演算増幅器7312の出力に接続される演算増幅器7311の入力は電流入力である。
本発明第4の実施の形態においては、補償信号となっているノード795の信号とノード796の信号の対は差動信号となっていたが、この補償信号は差動信号でなくてもよく、シングルエンド信号でもよい。
本発明第4の実施の形態においては、信号帯域においてゲインが周波数にあまり依存しない減算増幅回路であったが、ゲインや位相が周波数に依存する回路でもよく、積分特性を持っていたり、1次遅れなど周波数フィルタ特性を持っていてもよい。
本発明第4の実施の形態においては、入力を二つ持つ減算回路となっていたが、入力は一つでもよい。R4の値を無限大にして、端子781の一つを入力とする反転増幅回路としてもよい。また、端子781を基準電位に接続し、端子782を入力とし、R3の値を無限大とすることにより非反転増幅回路としてもよい。その際に、R2の値を無限大としてボルテージフォロアとしてもよい。
本発明第4の実施の形態においては、減算増幅器7の出力はシングルエンド信号であったが、減算増幅器7の出力はシングルエンド信号でなくてもよく、差動信号であってもよい。出力が差動信号である場合の回路構成例を図15に示す。端子881の電圧と端子882の電圧を入力とし、端子883の電圧と端子884の電圧の差を出力とする減算増幅回路であり、その機能は差動増幅である。
演算増幅器を用いた電圧増幅器において、信号変化による演算増幅器内の素子の温度変化に起因する演算増幅器の誤差電圧の影響を抑制し、精度の高い増幅器を提供することができる。
2 非反転増幅回路
4 反転増幅回路
6 差動増幅回路
7 減算増幅回路
4 反転増幅回路
6 差動増幅回路
7 減算増幅回路
Claims (6)
- 入力信号端子と、出力信号端子と、
第1の差動増幅器と、第2の差動増幅器と、第1の分圧器と、第2の分圧器を持ち、
前記入力信号端子は第1の差動増幅器の正入力および第2の差動増幅器の負入力に接続され、
前記出力信号端子は第1の差動増幅器の出力および第1の分圧器の第1の端子および第2の分圧器の第1の端子に接続され、
第1の分圧器の第2の端子は第2の差動増幅器の出力に接続され、
第2の分圧器の第2の端子は基準電位に接続され、第1の分圧器の第3の端子は第1の差動増幅器の負入力に接続され、
第2の分圧器の第3の端子は第2の増幅器の正入力に接続されることを特徴とする
高精度増幅器。 - 入力信号端子と、出力信号端子と、
差動増幅器と、反転増幅回路と、分圧器を持ち、
前記分圧器の第1の端子は前記入力信号端子に接続され、
前記分圧器の第2の端子は前記差動増幅器の負入力および前記反転増幅回路の入力に接続され、
前記分圧器の第3の端子は前記差動増幅器の出力および前記出力信号端子に接続され、
前記反転増幅回路の出力は前記差動増幅器の正入力に接続され、
前記反転増幅回路は、その周波数特性において零点によるブレークポイントを持つことを特徴とする
高精度増幅器。 - 第1の入力信号端子と、第2の入力信号端子と、出力信号端子と、
第1の差動増幅器と、第2の差動増幅器と、
第1の分圧器と、第2の分圧器と、第3の分圧器を持ち、
第1の入力信号端子は第1の分圧器の第1の端子に接続され、
第2の入力信号端子は第2の分圧器の第1の端子および第3の分圧器の第1の端子に接続され、
第1の分圧器の第2の端子は第1の差動増幅器の負入力および第2の差動増幅器の正入力に接続され、
第2の分圧器の第2の端子は第1の差動増幅器の正入力に接続され、
第3の分圧器の第2の端子は第2の差動増幅器の負入力に接続され、
第1の差動増幅器の出力は第1の分圧器の第3の端子および前記出力信号端子に接続され、
第1の差動増幅器の出力は第2の分圧器の第3の端子に接続されることを特徴とする
高精度増幅器。 - 第1の正入力と、第1の負入力と、第2の正入力と、第2の負入力と、出力を持ち、
前記出力の信号の値は、第1の正入力と第1の負入力の差と第2の正入力と第2の負入力の差の一次結合であり、
第2の正入力と第2の負入力の差に対するゲインの最大値は第1の正入力と第1の負入力の差に対するゲインの最大値の30倍より大きく、
第1の正入力と第1の負入力から前記出力までの増幅段数と第2の正入力と第2の負入力から前記出力までの増幅段数が異なっていることを特徴とする演算増幅器を持ち、
前記演算増幅器の第1の正入力と第2の正入力を接続した端子と、前記演算増幅器の第1の負入力と第2の負入力を接続した端子を入力とし、前記演算増幅器の出力を前記出力とする2入力対演算増幅器。 - 請求項4に記載の2入力対演算増幅器を持ち、
前記2入力対演算増幅器の第1の正入力と前記2入力対演算増幅器の第2の正入力を接続した正入力端子と、
前記2入力対演算増幅器の第1の負入力と前記2入力対演算増幅器の第2の負入力を接続した負入力端子と、
前記2入力対演算増幅器の出力に接続された出力端子
を持つことを特徴とする高精度演算増幅器。 - 請求項5に記載の演算増幅器を用いて構成された高精度増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022037942A JP2023132557A (ja) | 2022-03-11 | 2022-03-11 | 高精度増幅器、2入力対演算増幅器および高精度演算増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022037942A JP2023132557A (ja) | 2022-03-11 | 2022-03-11 | 高精度増幅器、2入力対演算増幅器および高精度演算増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023132557A true JP2023132557A (ja) | 2023-09-22 |
Family
ID=88065286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022037942A Pending JP2023132557A (ja) | 2022-03-11 | 2022-03-11 | 高精度増幅器、2入力対演算増幅器および高精度演算増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023132557A (ja) |
-
2022
- 2022-03-11 JP JP2022037942A patent/JP2023132557A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5734294A (en) | Large swing wide band high order programmable active filters | |
US6335655B1 (en) | Filter circuit | |
US4320351A (en) | Differential amplifying system with bootstrapping | |
EP1083655A2 (en) | Amplifier circuit | |
JPH07112132B2 (ja) | 広帯域差動増幅器 | |
US20130021098A1 (en) | Integrator distortion correction circuit | |
US9608579B2 (en) | Apparatus and methods for paralleling amplifiers | |
US5909131A (en) | Low-distortion technique to bandlimit a switched-capacitor sampling circuit | |
JP2010220195A (ja) | カレントコンベアベースの計器増幅器 | |
US6731165B1 (en) | Electronic amplifier | |
JP2023132557A (ja) | 高精度増幅器、2入力対演算増幅器および高精度演算増幅器 | |
US4132958A (en) | Feedbeside correction circuit for an amplifier | |
JP6512826B2 (ja) | 差動増幅装置 | |
JPWO2020110252A1 (ja) | アクティブサーキュレータ | |
WO2022241627A1 (zh) | 一种前馈放大电路、音频放大器和音频播放装置 | |
JP3431984B2 (ja) | 高速精密合成増幅器 | |
CN115016586A (zh) | 低压差线性稳压器与其控制系统 | |
US5146176A (en) | Amplifier circuit with input error compensation | |
US20130049857A1 (en) | High gain amplifier method using low-valued resistances | |
CN113169711B (zh) | 具有集成滤波器的音频放大器 | |
US5977827A (en) | Circuit arrangement including a differential amplifier stage | |
KR100186796B1 (ko) | 필터 회로 | |
Arbet et al. | High dynamic range and low distortion fully differential difference amplifier in CMOS | |
US11689166B2 (en) | Circuitry for reducing distortion over a wide frequency range | |
JP6986066B2 (ja) | ノイズ除去回路 |