JPH02277304A - 差動増幅器における同相電圧排除方法及びそのための差動増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は差動増幅器に関し、特に同相分抑圧あるいは
同相分排除特性に優れた差動増幅器に関する。

〔従来の技術〕

本願発明に関連する先行技術としては、１９８１年１１
月２４日に公告され本願発明の譲受人に対し譲渡された
「ラスク走査型ブラウン管デイスプレィ」トい゛う名称
のティー・ダブル・スピルスベリ−の米国特許第４，３
０２，７０８号中に開示された偏向増幅器システムがあ
る。その特許明細書において、スピルスベリ−は差動入
力増幅器段とブラウン管デイスプレィ（表示装置）の偏
向コイルを駆動する偏向増幅器システムとを有する偏向
システムを開示、説明している。そのシステムでは、誤
差信号を入力段の差動増幅器に供給し、その誤差信号を
ゼロに低下させるようフライバックパルスの振幅を調整
するようにフィードフォワードすることによって、所望
の線形な偏向ヨーク電流を得るようになっている。即ち
、ビーム偏向コイルと直列にサンプリング抵抗器が接続
されておシ、これによってコイル電流に比例した負帰還
電圧を得、これを用いてシステム動作の線形性をよシ高
めるようになっている。偏向ヨーク（ビーム偏向コイル
）の一端は、共振帰線期間中に生じる共振サイクルで動
作するようコンデンサ、ダイオードおよびトランジスタ
の並列回路に接続されており、上記サンプリング抵抗器
はビーム偏向コイルの他端に直列に接続されている。

〔発明が解決しようとする課題〕

上記のような従来技術による差動増幅器にあっては、サ
ンプリング抵抗器が偏向コイルの非接地側に接続されて
いるため、同相のビーム偏向信号がほぼそのｔｔ印加さ
れるが、この偏向信号の振幅は負帰還信号を得るために
望ましい差分信号の振幅よシ著しく大きい。このような
振幅の大きい同相電圧は差動増幅器を発振させたム過負
荷にしたり、飽和させたシする原因となる。そこで、こ
の発明の目的は、同相信号分を大幅に抑圧しつつ電圧差
分信号を増幅するくとのできる改良された差動増幅器を
提供することにある。

〔課題を解決するための手段〕

上記目的達成のため、この発明の差動増幅器はその入力
端子群とこれらの端子群に対する共通接続点とに結合さ
れた同相信号を表す信号を得るための加算回路網を設け
ると共に、同相信号に比例した大きさの逆相信号を発生
する反転増幅器を上記加算回路網に結合し、上記入力端
子と上記第１の加算回路網の接続点とに結合されて上記
同相信号と逆相信号とを結合し、ヌル値を生じるように
また差分信号の少なくとも一部を通常の差動増幅器に結
合された出力端子に供給するよう動作する第２の加算回
路網を設けたものである。

〔実施例〕

以下、この発明の差動増幅器の一実施例について図面を
参照しつつ詳細に説明する。

差動増幅器の入力信号はどのような組合せでもすべて差
分入力信号と同相入力信号に分解するととができる。い
ま、入力信号電圧がＶ　１　＋　Ｖ　＊の２つであると
すると、これらの入力信号の差分入力電圧ｅ、及び同相
入力電圧ｅｃはぞれぞれ次式■及び■で表される。

ｅｄ＝ｖｌ−■２■ ｅ　　＝　（Ｖｔ　＋Ｖｔ　）／２　　　　　　　　　
■に こで、２つの入力端子の信号が大きさが等しく位相が１
８０°異なるような差分及び２つの入力端子の信号が大
きさも位相も等しい同相分が考えられるが、このような
差分と同相分における、差分利得と同相分利得の比は同
相分排除（抑圧）比として知られている。入力信号に対
する実際の増幅器の出力はすべて差分利得の出力と同相
利得の出力の和になる。そして、同相分によって出力に
は誤差項が導入され、同相分排除比が大きいほど、誤差
項は小さくなり、増幅器精度が高くなる。

第１図において、差動増幅器５２は同相分加算回路網１
４、反転増幅器１６、及びバッファ増幅器１８を具備し
ている。加算回路網１４は抵抗器Ｒ２及びＲ３を有し、
これらの抵抗器の一端部は入力端子１０及び１２にそれ
ぞれ接続され、他端部は反転増幅器１６０反転入力に結
合された共通ノード（接続点）２０に接続されている。

反転増幅器１６の非反転入力は接地されている。共通ノ
ド２０は抵抗器Ｒ１の一端部にも接続されている。反転
増幅器１６の出力はバッファ増幅器１８の入力に接続さ
れ、バッファ増幅器１８の出力はノード２２で抵抗器Ｒ
１の他端部に接続されている。

入力端子１０及び１２はもう一つの加算回路網２４に接
続されておｐｌこの加算回路網２４は一端部がそれぞれ
入力端子１０及び１２に接続され他端部がノード２６（
ノード２２に接続されている）に共通に接続された２つ
の分圧器よシな９、これらの分圧器は直列抵抗器Ｒ４，
Ｒ５及びＲ６゜Ｒ７で構成されている。分圧器の抵抗器
Ｒ４，Ｒ５にはその接続点２Ｂに出力電圧ｖ１を取シ出
すためのタップが設けられ、同様にもう一つの分圧器の
抵抗器Ｒ６，Ｒ７にもその接続点３０に出力電圧ｖ２を
取り出すためのタップが設けられている。

上記出力電圧信号ｖ１は線路（リード）３２を介して高
インピーダンスバッファ増幅器３４に結合され、このバ
ッファ増幅器３４の出力は直列抵抗器Ｒ８，Ｒ９よシな
る抵抗回路網に結合され、ノード３６に出力信号ＶＩＢ
を供給する。直列抵抗器Ｒ８，Ｒ９はその接続点３８に
信号を取り出して差動増幅器４０の非反転入力に供給す
るためのタップが設けられている。差動増幅器４０の機
能については以下に説明する。バッファ増幅器３４の非
反転入力３３は通常の如くノード３６で出力に結合され
ている。ノード３０にはリード４４を介して第２のバッ
ファ増幅器４２が接続されている。上記同様にこのバッ
ファ増幅器４２はノード４６に出力信号Ｖ２Ｂを発生し
、ＲＩＯ，Ｒ１１よシなる抵抗性分圧器に供給する。抵
抗器Ｒ１０゜Ｒ１１の接続点４８は差動増幅器４０の反
転入力に結合され、Ｒ１１の自由端（他端）はノード５
０で増幅器４０の出力に結合され、出力信号■０を発生
する。

動作については、まず差分及び同相分を含む入力信号が
端子１０及び１２にされる。図中ｖＣｍ＋及びＶ。Ｍ−
はそれぞれ同相電圧■ｃｍと所望の極性の差分信号Ｓ＋
またはＳ−を含む信号で、それぞれ次式（す、■で表す
ことができる。

ｖＣｍ＋＝ｖｃｍ＋Ｓ＋　　　　　　　　■■ＣＭ−＝
■ｃｍ−８−　　　　　　　■抵抗器Ｒ１，Ｒ２及びＲ
３と増幅器１６は反転加算増幅器を形成している。抵抗
器Ｒ２及びＲ３は入力端子１０と１２の信号を合成して
それらの電流和をノード２０に生じさせて抵抗器Ｒ１に
流し、ノード２２に出力電圧ｖ３を生じさせる。増幅器
１６及び１Ｂを含む回路のオリ得は抵抗比Ｒ１／Ｒ２及
びＲ１／Ｒ３によって決まる。従って、Ｒ２とＲ３の抵
抗値が等しいとすると、ノード２２に生じる出力電圧ｖ
３はそれぞれ端子１０と１２に供給される入力信号ｖｃ
ｍ＋とＶ。Ｍ−の平均値に逆極性で比例するはずである
。増幅器１６は市販の代表的な演算増幅器（オペアンプ
）を用いており、出力が±１０ボルト以内に制限されて
いるため、回路のオリ得はＵｌ（増幅器１６）がこの範
囲内で動作するよう決定しなければならない。この回路
利得は抵抗比Ｒ１／Ｒ２及びＲ１／Ｒ３がＲ１／Ｒ２＝
　Ｒ１／Ｒ＝　５／Ｖ　　　　となるよう各ｍｍ 抵抗値を選ぶことによシ決定することができる。

ここで、■　　は入力に供給される最大同相電ｍｍ 圧のボルト単位の値である。増幅器１Ｂは利得１の電流
バッファとして機能し、同相電圧を反転させた信号を加
算回路網２４０ノード２６に供給する。加算回路網２４
の各抵抗素子はＲ４／Ｒ５＝Ｒ６／Ｒ７＝ｖｃｍｍ／１
０となるように選択される。

こうすることによって、加算回路網２４の入力端子１０
及び１２に現れる同相電圧分と加算回路網１４及び増幅
器１６．１８を介してノード２６に出力される同相電圧
分信号とが確実に大きさが正比例しかつ互いに逆極性と
な夛、接続点２８及び３０にヌル値を生じさせる仁とが
できる。その結果、これらの接続点の出力電圧■１及び
ｖ２は実質的に同相電圧の影響がなくなシ、端子１０及
び１２に印加される電圧差分を正確に表す値となる。

高い同相分排除比を確保するためには、Ｒ４／Ｒ５の比
はＲ６／Ｒ７の比に正確に合致させなければならない。

増幅器３４及び４２は利得１の高インピーダンスバッフ
ァ増幅器であシ、増幅器Ｕ５　（４０）に付随する抵抗
器に不均等な電流が流れてもその影響でノード２８及び
３０が不均等に負荷されることがないようこれらのメー
トを増幅器４０よシ切シ離す役割を有する。増幅器Ｕ２
（１８）は電流バッファであり、加算回路網２４に付随
する漂遊容量の影響を減殺して増幅器の動作周波数範囲
を拡大するよう作用する。望ましくは、回路は対称状に
配設してノード２８と３０の周シの漂遊容量を均等化す
ることによって同相分排除比が有効な周波数範囲を拡大
すべきである。

抵抗器Ｒ８、Ｒ９、ＲＩＯ及びＲ１１の値は差分信号の
所望の増幅が可能なよう差動増幅器４０に適切な利得率
を与えるように選択される。ここでは、例えばＲ９／Ｒ
８＝　Ｒ１１／Ｒ１０＝（Ｖｃｍｍ＋１０）／１０とな
るように選択される。

一部の用途では、例えば前述の偏向増幅器等におけるよ
うに終端抵抗器を端子１０及び１２に接続するような場
合、その終端抵抗器を流れる電流によシ導入される不平
衡の影響を考慮することが大切である。これらの電流を
Ｉ十及び■−で表す。

第２図には、本願発明の差動増幅器５２を組み込むと共
に偏向ヨークＬｙの電流をサンプリングするためにこれ
と直列に抵抗器Ｒｓを接続した典型的な線形偏向増幅器
のブロック図が描かれている。この場合、電流■＋は抵
抗器Ｒｓ、偏向ヨークＬｙのどちらにも流れない。その
ため、電流Ｉ十は抵抗器Ｒ８両端間の電圧に誤差を生じ
させるような作用を全く呈しない。電流■−はノード１
゜及び１２を取って流れるが、この場合抵抗器Ｒ３の電
圧降下は偏向ヨークＬｙを流れる電流を表すものではな
いから、抵抗器Ｒｓの両端間の電圧差には誤差が生じる
ことになる。加算回路網２４の各抵抗器の値が前に第１
図を参照しつつ説明したような一致関係になっていると
すると、この誤差は端子１０に正の電位が印加された時
偏向ヨークに電流が全く流れてい、なくてもｖｌとｖ２
の間に電圧差を生じさせる結果をもたらす。これに対し
ては、Ｒ４／Ｒ５がＲ６／Ｒ７よシ僅かに大きくなるよ
うこれらの抵抗値を調節することＫよって不都合な電流
がサンプリング抵抗器を流れることによシ生゛じる誤差
を補正することができる。このように、例えば最大同相
電圧■ｃｍｍ＝２ｏｖ、Ｒ８＝０．１Ωとすると、他の
抵抗器の適切な値は下記のように決定される。

Ｒ３＝２０にΩ Ｒ５＝　Ｒ７＝　　２０００ Ｒ４＝　　４００．０５１０ 同様に、Ｒ７＝２０００に対するＲ６の適切な値はＲ６
＝　３９９の４９０ となる。また、Ｒ１／Ｒ２＝　Ｒ１／Ｒ３＝　５／Ｖｃ
ｔｎｍであるから、Ｒ１＝５にΩ、Ｒ２＝２０にΩ　と
求めることができる。以上から明らか々ように、ここで
必要な補正係数は極めて小さいため、レーザーを用いる
等、電子的に微調整可能々高安定抵抗素子を用いること
によってのみ達成可能である。

このように、本願発明の差動増幅器のかいろはハイブリ
ッドチップあるいはモノリシックチップの形で用いるの
に好適であるが、レーず一調整式抵抗器の長所によって
このよう表チップの製造が可能となる。実験用の回路に
よる測定では−９６ｄｂのオーダーの同相分排除比が達
成されている。

以上、この発明を実施例について詳細に説明したが、使
用した用語は本願発明を限定するというよシはむしろ説
明を目的とするものであシ、特許請求の範囲内において
種々の変更、改良を行うことが可能なことは明白である
。

【図面の簡単な説明】

第１図はこの発明の同相分排除方法を具体化した差動増
幅器の回路図、第２図はこの発明の差動増幅器を組み込
むことが可能な従来技術による線形差動増幅器システム
のブロック図である。 １０．１２・・・・入力端子、１４・・・・加算回路網
、１６・・・・反転増幅器、１８・・・・バッファ増幅
器、２０・・・・共通ノード、３４．４６・・−・高イ
ンピーダンスバッファ増幅器、４０・・・・差動増幅器
。 特許出願人　　ハネウェル・インコーポレーテツド復代
理人　山川政樹

Claims (1)

1. 【特許請求の範囲】 １、同相電圧信号を入力するための一対の入力端子を設
   け； 上記同相電圧信号をこれと逆相関係で表す逆相分信号を
   発生する上記入力端子に結合された反転増幅器を設け； 上記同相電圧信号に応動してその一部に相当する同相分
   出力を発生すると共に、この同相分信号と上記逆相分信
   号とを加算する分圧器を設け；上記入力端子に供給され
   る入力の差分電圧を上記同相分信号とは無関係に表す出
   力を得るために上記分圧器をバッファ増幅器に結合し； 上記バッファ増幅器からの出力に比例した信号を入力し
   て実質的に上記同相分信号に影響されない増幅信号が得
   られるような差分利得を設定する；ことを特徴とする差
   動増幅器における同相電圧排除方法。 ２、相当大きな同相信号の存在において差動信号成分（
   差分信号）を抽出するための差動増幅器であつて： 差分信号及び同相信号がそれぞれ入力される第１の入力
   端子及び第２の入力端子と； それぞれ上記第１及び第２の入力端子とこれらの端子に
   対する共通接続点とに結合された第１及び第２のインピ
   ーダンス素子を有する上記同相信号を表す同相分信号を
   得るための第１の加算回路網と； 入力及び出力を有し、この入力が上記第１の加算回路網
   に結合されていて、上記同相信号に比例した大きさでこ
   れと逆相関係の逆相分信号を発生する増幅器と； それぞれ上記第１及び第２の入力端子に結合された第１
   及び第２のノードを有すると共に上記増幅器の出力に結
   合された第３のノードを有する複数個のインピーダンス
   素子で構成され、上記同相分信号と逆相分信号とを合成
   してこれらの信号のヌル値を発生すると共に、上記差分
   信号の少なくとも一部を上記複数個のインピーダンス素
   子の各対の中間点にそれぞれ結合された一対の出力端子
   に供給するよう動作する第２の加算回路網と；一対の入
   力端子を有して、上記差分信号の上記少なくとも一部を
   入力し、上記同相信号と実質上無関係にその増幅信号を
   発生する差分利得手段と；出力が上記差分利得手段の上
   記入力端子に結合され、入力が上記第２の加算回路網の
   中間接続点に結合されていて、この中間接続点を上記差
   分利得手段の入力インピーダンスに対して分離するため
   のインピーダンス分離手段と； を具備したことを特徴とする差動増幅器。