JPS633353B2

JPS633353B2 -

Info

Publication number: JPS633353B2
Application number: JP54041901A
Authority: JP
Inventors: Emu Keito Toomasu; Shii Shumuuku Jeemuzu
Original assignee: Raytheon Co
Current assignee: Raytheon Co
Priority date: 1978-04-07
Filing date: 1979-04-06
Publication date: 1988-01-22
Also published as: FR2422207B1; GB2019066A; DE2911788C2; FR2422207A1; JPS54145457A; DE2911788A1; CA1113160A; US4247789A; IT7948630A0; IT1116599B; GB2019066B

Description

【発明の詳細な説明】本発明は電子回路に関し、特に乗算除算アナロ
グ入力信号に適用する電子回路に関する。

従来良く知られているように、乗算除算アナロ
グ入力信号が種々広く応用されている。この種の
１つの回路としていわゆる「対数−真数乗算器」
があり、これは直列接続されたベース−エミツタ
接合をもつ４つのトランジスタを含んでている。
出力電流はこのトランジスタの出力回路のコレク
タ電極に発生され、トランジスタの他の２つの出
力回路のコレクタ電極に供給される一対の電流値
の積を、第４のトランジスタのコレクタ電極に供
給された基準電流で割つた値に対応するようにな
されている。このように構成すれば、トランジス
タの実効オーミツクエミツタ抵抗が回路内に誤差
電圧を発生させ、これにより乗算−除算処理の確
度を低下させることになる。この誤差の原因を除
く技術として、一対のトランジスタのベース電極
相互間に補償用抵抗を設けた方法が米国特許第
3805092号、1974年４月16日に開示されている。
この場合出力トランジスタのコレクタ電極に結合
された演算増幅器が一対の電流の積を基準電流で
割つた値に対応する出力を送出するようになされ
ている。電圧は補償抵抗内を流れる補償電流を発
生してトランジスタのオーミツクエミツタ抵抗に
よつて発生された誤差電圧を除去する。このよう
な方法はある応用範囲については有効であり得る
が、出力側に演算増幅器を用いることは実現可能
ではあつても、この回路構成を製造する際に集積
回路を用いることを困難ならしめる。その理由
は、この演算増幅器は出力電流を供給するので、
ウエフアに熱傾斜を生じさせ、このウエフア上に
形成された他のデバイスの直線性にかなり悪い影
響を与えることになるからである。またこのよう
な演算増幅器を集積回路の一部に用いることは一
般に集積回路をアナログ乗算回路に適用するにつ
き制限を生じ、従つてこのような集積回路は他の
応用例例えば、可変利得増幅器、変調器、復調
器、APC増幅器、RMSから直流への変換器、除
算器、２乗平方根回路等に用いることを困難にし
ている。

従つて、本発明の目的は、トランジスタのオー
ミツク・エミツタ抵抗の影響を補償する改良され
た電子回路を提供することである。

本発明の他の目的は、アナログ乗算／除算回路
に適用することができ、そして集積回路として組
立て得る改良された電子回路を提供することであ
る。

本発明の更に他の目的は、使用するトランジス
タのオーミツク・エミツタ抵抗の影響を補償した
回路を有する電子的アナログ乗算／除算回路を提
供することである。

本発明による電子回路は、これらの目的を達成
するため、オーミツク抵抗r_e1を有するエミツタ
に電流I_E1＝I_C1が流れるときそのオーミツク抵抗
に電圧降下I_C1r_e1を生じる第１のトランジスタQ₁
と、該トランジスタのベース及びエミツタに夫々
接続されるベース及びエミツタを有し、前記第１
のトランジスタのエミツタを流れる電流に関連す
る電流I_C5＝I_C1をコレクタに生じさせる第２のト
ランジスタQ₅と、該第２トランジスタのコレク
タに流れる電流I_C5に応答して、前記第１トラン
ジスタのオーミツク抵抗に生じる電圧に関連した
電圧（｜I_C5r_e′₂｜＝｜I_C1r_e1｜）を、前記第１のト
ランジスタのエミツタのオーミツク抵抗に生じる
電圧と直列にその電圧と逆極性で生じさせる電圧
発生装置r_e′₂と、から構成される。この構成によ
つて、第１トランジスタQ₁のオーミツク・エミ
ツタ抵抗r_e1にエミツタ電流I_E1＝I_C1が流れるとき
生じる電圧降下I_C1r_e1は、I_E1に対応するコレクタ
電流（望ましくはI_C5＝I_C1を生じさせる第２のト
ランジスタQ₅と、そのコレクタ電流によつて例
えば｜I_C5r_e′₂｜＝｜I_C1r_e1｜の関係にある電圧をオ
ーミツク・エミツタ抵抗に生じる電圧と直列にそ
してその電圧と逆極性で生じさせる電圧発生装置
r_e′₂とによつて相殺される。

本発明の実施例においては、４つのトランジス
タを含む第１の複数のトランジスタを有し、その
第１のトランジスタのエミツタ電極は第２のトラ
ンジスタのベース電極に接続され、第２のトラン
ジスタのエミツタ電極は第３のトランジスタのエ
ミツタ電極に接続され、第４のトランジスタのエ
ミツタ電極は第３のトランジスタのベース電極に
接続されている。第１の複数のトランジスタの第
１及び第２のトランジスタに接続された第２の複
数のトランジスタのコレクタ電極は、第１の接続
点に一緒に接続され、そのコレクタ電極に流れる
電流が第１及び第２のトランジスタのオーミツク
エミツタ抵抗に流れる電流と対応するようになさ
れている。第１の複数のトランジスタの第３及び
第４のトランジスタに接続された第２の複数のト
ランジスタのコレクタ電極は、第２の接続点に一
緒に接続され、そのコレクタ電極に流れる電流が
第３及び第４のトランジスタのオーミツクエミツ
タ抵抗に流れる電流に対応するようになされてい
る。電圧発生手段は第１及び第２の接続点に接続
された抵抗を含み、この抵抗の抵抗値は第１の複
数のトランジスタのオーミツクエミツタ抵抗に対
応するようになされている。この抵抗を通つて第
１の接続点に電流が流れ込むと、第１及び第２の
トランジスタのオーミツクエミツタ抵抗の両端に
発生する電圧に対応する第１の補償電圧を第１の
接続点に発生し、第２のトランジスタを通つて第
２の接続点に電流が流れると、第３及び第４のト
ランジスタのオーミツクエミツタ抵抗の両端に発
生する電圧に対応する第２の補償電圧を第２の接
続点に発生させる。第１の補償電圧は第１及び第
２のトランジスタのベース−エミツタ接合を直列
に接続することによつて直列に導入される。本発
明の好適な実施例においては、第４のトランジス
タのベース電極は第１の接続点に接続され、また
第１のトランジスタのベース電極は第２の接続点
に接続されている。第３のトランジスタ（すなわ
ち出力トランジスタ）のコレクタ電極に流れる電
流は、第１及び第２のトランジスタのコレクタに
流れる電流の積を第４のトランジスタのコレクタ
電極に流れる電流によつて除算した値に対応す
る。

かかる構成に依ればオーミツクエミツタ抵抗の
効果を除去でき、かくするにつき出力トランジス
タ（すなわち第３のトランジスタ）のコレクタ電
極に演算増幅器を接続する必要をなくし得、これ
によりかかる回路を集積回路部品によつて製造す
ることができる。

以下図面について本発明の一例を詳述するに、
第１図に示す電子回路１０はトランジスタQ₁の
コレクタ電極の電流I_C1とトランジスタQ₂のコレ
クタ電極の電流との積をトランジスタQ₄のコレ
クタ電極の電流によつて除算した値に対応する出
力電流I_C3をトランジスタQ₃のコレクタ電極に発
生するようになされている。回路１０はベース−
エミツタ接合を直列に接続してなる第１の複数の
トランジスタQ₁，Q₂，Q₃及びQ₄を含む。すなわ
ち、トランジスタQ₁のエミツタ電極はトランジ
スタQ₂のベース電極に接続され、トランジスタ
Q₂，Q₃のエミツタ電極は互いに接続され、トラ
ンジスタQ₃のベース電極はトランジスタQ₄のエ
ミツタ電極に接続されている。第２の複数のトラ
ンジスタQ₅，Q₆，Q₇，Q₈は、その各トランジス
タのベース電極及びエミツタ電極がそれぞれ第１
の複数のトランジスタの対応するトランジスタの
ベース電極及びエミツタ電極に接続されている。
特に、トランジスタQ₅のベース電極はトランジ
スタQ₁のベース電極に接続され、またトランジ
スタQ₅のエミツタ電極はトランジスタQ₁のエミ
ツタ電極に接続されている。同様にトランジスタ
Q₆のベース電極はトランジスタQ₂のベース電極
に接続され、トランジスタQ₆のエミツタ電極は
トランジスタQ₂のエミツタ電極に接続されてい
る。トランジスタQ₈及びQ₄のベース電極は互い
に接続され、そのエミツタ電極も互いに接続され
ている。またトランジスタQ₃及びQ₇のベース電
極は互いに接続され、そのエミツタ電極も互いに
接続されている。

なお、トランジスタQ₁〜Q₄及びQ₅〜Q₈は、通
常の集積回路製造技術を用いて共通の半導体基板
上に形成されている。トランジスタQ₁及びQ₅，
Q₂及びQ₆，Q₃及びQ₇，Q₄及びQ₈は一対になさ
れ、比較的大きなβ増幅率（すなわちベース電流
に対するコレクタ電流の比）を有し、この場合
200以上に選定されている。そして各対のトラン
ジスタのコレクタ電流は互いに等しくなるように
なされている。ここで、トランジスタQ₅のコレ
クタ電流I_C5はトランジスタQ₁のコレクタ電流I_C1
とほぼ等しく（すなわちI_C5＝I_C1）、トランジスタ
Q₆のコレクタ電流I_C6はトランジスタQ₂のコレク
タ電流I_C2とほぼ等しく（すなわちI_C6＝I_C2）、トラ
ンジスタQ₄のコレクタ電流I_C4はトランジスタQ₈
のコレクタ電流I_C8とほぼ等しく（すなわちI_C8＝
I_C4）、トランジスタQ₇のコレクタ電流I_C7はトラン
ジスタQ₃のコレクタ電流I_C3（すなわちI_C7＝I_C3）
とほぼ等しい。

トランジスタQ₁，Q₂，Q₄のエミツタ−ベース
−コレクタ接合はそれぞれ差動増幅器部１２，１
４，１６のフイードバツク通路に接続されてい
る。この差動増幅器１２，１４，１６の詳細構成
は第２図及び第３図に示されている。しかしここ
では、この差動増幅器部は構造上同一構造をも
ち、高い利得を有すると共に信号を入力する場合
に非常に高い入力インピーダンスを呈する。従つ
て増幅器１２の端子２０に導入された電流I₁はト
ランジスタQ₁のコレクタ電流I_C1とほぼ等しい
（すなわちI1I_C1）。同様に増幅器１４，１６の
端子２２，２４に導入された電流はそれぞれ、ト
ランジスタQ₂，Q₄のコレクタ電流とほぼ等しい
（すなわちI₂I_C2、I₄I_C4）。

周知のように、バイポーラトランジスタのベー
ス‐エミツタ接合電圧V_BEは次式で表わされる。

V_BEKT／ｑlnI_C／I_S＋I_C・r_e ……(1) ここで、Ｋはボルツマン定数、ｑは電荷、Ｔは
温度、r_eはトランジスタのオーミツクエミツタ抵
抗、I_Cはコレクタ電流（すなわち、ここではトラ
ンジスタのβ増幅率は高いので、ほぼエミツタ電
流と等しい）、I_Sはトランジスタの逆飽和電流で
ある。

こうして、第１図に示す回路１０は、トランジ
スタQ₁，Q₂，Q₃及びQ₄の夫々のオーミツク・エ
ミツタ抵抗の影響を夫々トランジスタQ₅，Q₆，
Q₇及びQ₈と抵抗r_e′₁又はr_e′₂とによつて補償する。
例えば、トランジスタQ₁のオーミツク・エミツ
タ抵抗による電圧降下はトランジスタQ₅及び抵
抗r_e′₂によつて補償される。より詳細には、抵抗
r_e′₂を流れる電流I_C5によつて生じる電圧は、トラ
ンジスタQ₁のオーミツク・エミツタ抵抗に生じ
る電圧と極性が反対で、大きさはI_E1r_e1に等しく
される。即ち、トランジスタQ₁とQ₅は、トラン
ジスタQ₅のコレクタを流れる電流I_C5がトランジ
スタQ₁のエミツタに流れる電流にほぼ等しくな
るように形成され、抵抗r_e′₂をトランジスタQ₁の
オーミツク・エミツタ抵抗と等しくすることによ
つて、トランジスタQ₅のコレクタ電流がr_e′₂に流
れて生じる電圧は、トランジスタQ₁のオーミツ
ク・エミツタ抵抗に生じる電圧と等しくなる。更
に抵抗r_e′₂がトランジスタQ₁のベース・エミツタ
接合間電圧V_EB1と直列に結合されるので、トラン
ジスタQ₅のコレクタ電流が抵抗r_e′₂に流れて生じ
る電圧は、エミツタ電流によつてトランジスタ
Q₁のオーミツク・エミツタ抵抗に生じる電圧を
相殺する。トランジスタQ₂，Q₃及びQ₄のオーミ
ツク・エミツタ抵抗に生じる電圧も同様にして相
殺される。

次に第１図に示す回路全体について説明する。

第１図について次式が成立つ。

V_BQ1＋V_EB1＋V_EB2 ＝V_BQ4＋V_EB4＋V_EB3……(2) ここで、V_BQ1はトランジスタQ₁のベース電極、
V_EB1はトランジスタQ₁のベース−エミツタ接合
間に生ずる電圧、V_EB2はトランジスタQ₂のベー
ス‐エミツタ接合間に生ずる電圧、V_BQ4はトラン
ジスタQ₄のベース電極の電圧、V_EB4はトランジ
スタQ₄のベース‐エミツタ間に生ずる電圧、
V_EB3はトランジスタQ₃のベース‐エミツタ接合
間に生ずる電圧である。

(1)式及び(2)式を組合せれば（そしてトランジス
タQ₁〜Q₄は同じ半導体基板上に形成されている
ので、同じ温度であることを考えれば）、 KT／ｑ〔lnI_C1／I_S1＋lnI_C2／I_C2 −lnI_C3／I_S3−lnI_C4／I_S4〕＋I_C1r_e1＋I_C2r_e2−I_C3r_e3 −I_C4r_e4＝V_BQ4−V_BQ1 ……(3) ここで、I_S1，I_S2，I_S3，I_S4はそれぞれトランジ
スタQ₁，Q₂，Q₃，Q₄の逆方向飽和電流、r_e1〜r_e4
はそれぞれトランジスタQ₁〜Q₄のオーミツクエ
ミツタ抵抗である。

I_S3・I_S4／I_S1・I_S2が一定値γであり、また全て
のトランジスタが同じ半導体基板上に形成されて
いるから本質的に同一であるので、r_e1＝r_e2＝r_e3
＝r_e4＝r_eであると考えると、(3)式は次の様に表
わし得る。

KT／rq［lnI₁I₂／I₃I₄］＋（I₁＋I₂−I₃−I₄）re ＝V_BQ4−V_BQ1 ……(4) (4)式において、 ln［I₁I₂／I₃I₄］＝Ｏ ……(5) とすれば、この場合I₃＝I₁I₂／I₄となるが、温度に無関係になり、｛（I₁＋I₂）−（I₃＋I₄）｝r_e ＝V_BQ4−V_BQ1 ……(6) の関係をもたねばならない。

(6)式を満足するためには、 (a) V_BQ4＝（I₁＋I₂）r_e ……(7) かつ、 (b) V_BQ1＝（I₃＋I₄）r_e ……(8) とすることが１つの方法である。

トランジスタQ₅，Q₆のコレクタ電極は一緒に
第１の接続点２６に接続され、トランジスタQ₇，
Q₈のコレクタ電極は一緒に接続点２８に接続さ
れている。抵抗re₂′が接地とトランジスタQ₅，Q₆
のコレクタ電極との間に接続点２６において接続
され、抵抗re₁′が接地とトランジスタQ₇，Q₈のコ
レクタ電極との間に接続点２８において接続され
ている。抵抗re₂′を流れる電流は（I_C5＋I_C6）であ
り（すなわちトランジスタQ₄，Q₈のベース電極
を流れる電流は無視できる）、また抵抗re₁′を流
れる電流は（I_C7＋I_C8）である（すなわちトラン
ジスタQ₁，Q₅のベース電極を流れる電流は無視
できる）から、 V_BQ4＝（I_C5＋I_C6）re₂′ ……(9) V_BQ1＝（I_C7＋I_C8）re₁′ ……(10) となる。

上述のように対応するトランジスタQ₁及びQ₅，
Q₂及びQ₆，Q₄及びQ₈，Q₇及びQ₃はベース電極を
互いに接続し、かつエミツタ電極を互いに接続し
ているから、I₁＝I_C5、I₂＝I_C6、I₄＝I_C8、I₃＝I_C7と
なる。従つて(9)式、(10)式から、 V_BQ4＝（I₁＋I₂）re₂′ ……(11) V_BQ1＝（I₃＋I₄）re₁′ ……(12) となる。

また(5)式、(6)式、(7)式、(8)式と、（11）式、
（12）式とから、re＝re₁′＝re₂′とすれば、 l_o［I₁I₂／I₃I₄］＝０従つてI₃＝I₁I₂／I₄となる。す
なわち抵抗re₁′及びre₂′はトランジスタQ₁〜Q₄の
オーミツクエミツタ抵抗reと等しく、従つてトラ
ンジスタQ₃のコレクタ電極の電流I₃は電流I₁，I₂
の積を電流I₃で割つた値と等しい。さらにトラン
ジスタQ₅，Q₆，Q₇，Q₈はそれぞれトランジスタ
Q₁，Q₂，Q₃，Q₄のベース‐エミツタ抵抗を通じ
て流れる電流に対応する電流をコレクタ電極に生
じさせる。コレクタ電極には抵抗re₁′，re₂′を通
じて直列に結合されたトランジスタQ₁〜Q₄のベ
ース‐エミツタ接合に直列に補償電圧V_BQ1，V_BQ4
を発生させ、これによりこれらのトランジスタ内
に生じたオーミツクなエミツタ抵抗による電圧降
下を補償する。トランジスタQ₁，Q₂のベース‐
エミツタ接合に直列に発生する補償電圧V_BQ1はト
ランジスタQ₇〜Q₈によつてトランジスタQ₃，Q₄
のコレクタの電流（I₃＋I₄）をモニタすることに
よつて発生され、このモニタ電流が抵抗re₁′を流
れることにより、トランジスタQ₁のベース電極
に適応する極性の補償電圧（I₃＋I₄）re₁′を供給
することになる。同様にして補償電圧V_BQ4はトラ
ンジスタQ₅，Q₆によつてトランジスタQ₁，Q₂の
コレクタの電流（I₁＋I₂）をモニタすることによ
つて発生され、このモニタ電流が抵抗re₂′を流れ
ることにより、トランジスタQ₄のベース電極に
適応する極性の補償電圧（I₁＋I₂）re₂′を供給す
ることになる。

第２図に差動増幅部１２，１４，１６の一例を
示すが、差動増幅部１２は一対の入力端子２０，
３２を有する差動増幅器３０を含み、この差動増
幅器３０の出力点３６に電流源３４が接続され、
入力端子２０及び出力端子３６間にコンデンサ３
８が接続されている。なおトランジスタQ₁は差
動増幅部１２のフイードバツク通路に接続され、
トランジスタQ₁のコレクタ電極は直接入力端子
２０に接続され、エミツタ電極が差動増幅部１２
の出力端子３５に接続されている。

差動増幅器３０は一対のトランジスタQ_A，Q_B
を含んでいる。このトランジスタQ_A，Q_Bのベー
ス電極はそれぞれ入力端子２０，３２に接続され
ている。トランジスタQ_A，Q_Bのエミツタ電極は
電流源４２を通じて共通の基準電位（この場合接
地電位）に結合されている。トランジスタQ_A，
Q_Bのコレクタ電極は電流ミラー回路４４に接続
されている。この電流ミラー回路４４はトランジ
スタQ_A，Q_Bのコレクタ電極を流れる差動電流を
電圧に変換して出力端子３６に送出するもので、
この電圧は入力端子３２，２０間に発生する差動
電圧に対応する。電流ミラー回路４４は一対のト
ランジスタQ₁₁₀′及びQ₁₁₁′を含み、そのベース電
極を互いに接続してトランジスタQ₁₁₀′のコレク
タ電極に接続している。トランジスタQ₁₁₀′のコ
レクタ電極はトランジスタQ_Aのコレクタ電極に
接続され、トランジスタQ₁₁₁′のコレクタ電極は
トランジスタQ_Bのコレクタ電極に接続され、か
つ出力端子３６を構成している。トランジスタ
Q₁₁₀′，Q₁₁₁′のエミツタ電極は互いに接続されて
電源−V_ccに接続されている。従つてトランジス
タQ₁₁₀′はダイオードを形成するように接続され
ている。

電流源３４は一対のトランジスタQ₁₀₉′，
Q₁₁₂′を含む。トランジスタQ₁₀₉′はエミツタホロ
ア構成となされ、出力端子３６とトランジスタ
Q₁₁₂との間のバツフア回路として機能する。トラ
ンジスタQ₁₀₉のベース電極は出力端子３６に接続
され、コレクタ電極が接地され、エミツタ電極が
抵抗R₁′（この場合20（Ω）でなる）を通じて電源
−V_ccに接続されている。トランジスタQ₁₁₂′はベ
ース電極をトランジスタQ₁₀₉′のエミツタ電極に
接続し、このエミツタ電極を抵抗R₂′（この場合
511（Ω）である）を通じて電源−V_ccに接続し、
コレクタ電極を直接出力端子３５（この場合トラ
ンジスタQ₁のエミツタ電極に直接接続されてい
る）に接続している。

以上の構成において、トランジスタQ₁₁₂′のコ
レクタ電極に電流が流れたとき、その電流の大き
さは入力端子３２，２０に供給されたアナログ信
号の電圧差に対応する。入力端子３２は予定の基
準電圧源（この場合接地）に接続されているの
で、出力端子３６の電圧は入力端子２０の電圧に
対応することになる。出力端子３６すなわちトラ
ンジスタQ₁₀₉′のベース電極の電圧はトランジス
タQ₁₁₂′のコレクタ電極を通る電流値を決める。
ここでトランジスタQ₁₁₂′を通る電流値は入力端
子２０に結合された入力信号の電圧に対応する。
特に第２図に示す回路は、差動増幅部１２と共に
構成されているフイードバツク回路に接地されて
いるトランジスタQ₁によつて差動増幅部１２の
動特性を分析することにより、第４図に示すブロ
ツクダイアグラムによつて表わし得る。差動増幅
器３０は伝達関数G₁（jω）を有するブロツク３０
によつて表わし得、またコンデンサ３８は伝達関
数G₄（jω）＝jωC（ここでＣはコンデンサ３８の容
量である）として表わし得る。コンデンサ３８及
び差動増幅器３０への入力は同じであり、出力は
出力端３６′（この場合加算器３６′として表わさ
れている）に加えられる。電流源３４には加算器
３６′の出力端に発生される信号が与えられ、こ
の電流源３４は伝達関数−G₂（jω）と表わし得
る。トランジスタQ₁の伝達関数はG₃（jω）と表わ
し得る。コンデンサ３８がなければ、第４図に示
す系の開ループの利得は、Ａ（jω）＝−G₁（jω）・G₂（jω）・G₃（jω） ……（13）となる。またこのようにコンデンサ３８がない系
は不安定である。特にコンデンサ３８がない場合
には、特に差動増幅器３０によつて高周波成分に
対して過度な位相遅れが与えられる。系はコンデ
ンサ３８によつて安定化される。特に、コンデン
サ３８の伝達関数はG₄（jω）＝jωCであるから、容
量値Ｃは高周波成分に対して位相進みを加えるよ
うに選定され、これにより差動増幅器３０によつ
て高周波成分に対して与えられる位相遅れを打消
し、補償する。すなわち、コンデンサ３８は位相
進み回路を具え、フイードバツクループに結合さ
れたトランジスタQ₁によつて第４図に示す如く
関連づけることによつて、差動増幅部１２の閉ル
ープレスポンスを安定化させる。他方低周波成分
に対する系の開ループ利得Ａ（jω）を（13）式で
与える。しかし高周波成分（すなわち、差動増幅
器３０のバンド幅以上の周波数成分）に対する開
ループ利得はＡ（jω）＝−（jωC）・G₂（jω）・G₃（jω） ……（14）であるから、全ての周波数成分を考えたときの全
開ループ利得はナイキスト（Nyquist）安定基準
を満足する。電流源出力端をもつ差動増幅部１２
を用意し、入力端子２０及び出力端子３６間にコ
ンデンサ３８を接続することにより、トランジス
タQ₁のコレクタ電流I_C1を流したとき増幅部が応
動して端子２０に供給される電圧に対応する安定
状態に到達するまでのレスポンスは極めて速くな
る。入力端子２０は常時入力抵抗（この場合抵抗
R₁）に結合されているので、トランジスタ
Q₁₁₂′のコレクタに流れる電流（及びトランジス
タQ₁のコレクタ電流I_C1は急速に電流I₁に比例す
ることになる。

次に第３図にはアナログ乗算除算回路１０′が
示されている。この回路は第１図について上述し
たように回路１０と同様の回路でなり、対応部分
には同一符号にダツシユをつけて示す。このよう
に第３図の回路は差動増幅部１２′，１４′，１
６′を有する。差動増幅部１２′，１４′，１６′の
うち例えば１２′について詳細に示すに、差動増
幅器３０′は入力端子２０，３２に接続され、電
流ミラー回路４４′が差動増幅器３０′の出力端に
接続されて出力端子３６′に端子３０，３２に与
えられた信号の電位差に対応する電圧を発生する
ようになされ、出力端子３６′及び入力端子２０
間にコンデンサ３８′（この場合25（pF）程度の
ものを用いる）が接続され、出力端子３６′に電
流源３４′が接続されている。

トランジスタQ₁₀₁，Q₁₀₂，Q₁₀₃，Q₁₀₄，Q₁₀₅，
Q₁₀₆及びQ₁₀₇は第２図について上述したトランジ
スタQ_A，Q_B及び電流源４２と同様の動作をする。
トランジスタQ₁₀₁，Q₁₀₂のコレクタ電極は接地に
接続されている。またトランジスタQ₁₀₁のベース
電極は入力端子３２に接続され、トランジスタ
Q₁₀₂のベース電極は端子２０及びコンデンサ３
８′に接続されている。トランジスタQ₁₀₃，Q₁₀₄，
Q₁₀₅，Q₁₀₆のベース電極は互いに接続されてトラ
ンジスタQ₁₀₇のコレクタ電極に接続されている。
トランジスタQ₁₀₃，Q₁₀₄のエミツタ電極は互いに
接続されてトランジスタQ₁₀₁のエミツタ電極に接
続されている。トランジスタQ₁₀₅，Q₁₀₆のエミツ
タ電極は互いに接続されてトランジスタQ₁₀₂のエ
ミツタ電極に接続されている。トランジスタQ₁₀₄
及びQ₁₀₆のコレクタ電極はそのトランジスタのベ
ース電極に接続されている。トランジスタQ₁₀₇の
ベース電極は基準電圧源５０に接続され、このト
ランジスタQ₁₀₇のエミツタ電極が抵抗（3320（Ω）
でなる）を通じて電源−V_ccに接続されている。
基準電圧源５０はトランジスタQ₁₀₇のベースに基
準電圧（−V_cc＋0.7（Ｖ）でなる）を発生する。
トランジスタQ₁₀₃，Q₁₀₆のコレクタ電極は電流ミ
ラー回路４４′に接続される。電流ミラー回路４
４′は出力端３６′に入力端子２０，３２の電圧差
に対応する電圧を発生する。この電流ミラー回路
はトランジスタQ₁₁₀を有し、そのエミツタ電極が
電源−V_ccに接続され、コレクタ電極がトランジ
スタQ₁₀₃のコレクタ電極及びトランジスタQ₁₀₈の
ベース電極に接続され、ベース電極がトランジス
タQ₁₀₈のエミツタ電極、トランジスタQ₁₁₁のベー
ス電極及び抵抗（20（kΩ）でなる）を通じて電源
−V_ccに接続されている。トランジスタQ₁₁₁のコ
レクタ電極はトランジスタQ₁₀₆のコレクタ電極及
び出力端子３６′に接続され、またエミツタ電極
が電源−V_ccに接続されている。

電流源３４′は出力端３６′に接続され、一対の
トランジスタQ₁₀₉，Q₁₁₂を含む。トランジスタ
Q₁₀₉のコレクタ電極は接地され、ベース電極が出
力端３６′に接続され、エミツタ電極が抵抗（20
（kΩ）でなる）を通じて電源−V_cc及びトランジ
スタQ₁₁₂のベース電極に接続されている。

トランジスタQ₁₁₂のエミツタ電極は抵抗（511
（Ω）でなる）を通じて電源−V_ccに接続されてい
る。トランジスタQ₁₁₂のコレクタ電極は出力端３
５及びトランジスタQ₁，Q₅のエミツタ電極に接
続されている。電流源３４′を通じて流れる電流
値は出力端３６′の電圧（すなわち端子２０，３
２間の差動電圧）に対応する。また電流源３４′
を通じて流れる電流はトランジスタQ₁のエミツ
タ電極の電流に対応する。またさらにトランジス
タQ₁₀₂のベース電極を流れる電流はトランジスタ
Q₁のエミツタ電極の電流と比較して無視できる。
従つて差動増幅部１２′はコンデンサ３８′を入力
端子２０及び出力端子３６′に接続することによ
つてトランジスタQ₁のコレクタ電流を、第１図、
第２図及び第４図について上述したように端子２
０に与えられた電流（すなわち電流I₁）の値に比
例した安定状態のレベルに急速に安定させること
ができる。

この場合基準電圧源５０はダイオードとして用
いられるトランジスタQ₁₇の出力を有し、そのコ
レクタ電極に電圧（−V_cc＋0.7（Ｖ）でなる）を
供給する。特にトランジスタQ₁₇は電源−V_ccに接
続され、このトランジスタのベースがコレクタに
接続されている。電源−V_ccはトランジスタQ₁₃の
ベース電極、トランジスタQ₁₄のコレクタ電極及
びツエナーダイオードD₁₈を通じて電界効果型ト
ランジスタ（以下FETという）Q₁₉のソース電極
に接続されている。トランジスタQ₁₃のコレクタ
電極はトランジスタQ₁₄のベース電極及びトラン
ジスタQ₁₆のコレクタ電極に接続されている。ト
ランジスタQ₁₄のエミツタ電極はトランジスタ
Q₁₆，Q₁₅のベース電極に接続されている。トラ
ンジスタQ₁₆，Q₁₅のエミツタ電極及びFETQ₁₉の
ドレイン電極は接地に接続されている。

第３図のアナログ型の乗算除算回路１０′は通
常の製造技術を用いて半導体基板６０上に形成さ
れる。基板６０は表面に差動増幅部１２′に対す
る入力端子２０，３２と、差動増幅部１４に対す
る入力端子２２，６４と、差動増幅部１６′に対
する入力端子２４，６８と、適当な電源（図示せ
ず）の出力電圧−V_ccに接続できるようにするた
めの端子７０と、この電源の接地に接続できるよ
うにするための端子７２とを形成している。なお
端子６８はこの点を電気的に接地するようにでき
れば省略しても良い。また出力端子８０が基板６
０上に形成され、トランジスタQ₃のコレクタ電
極に接続されている。

第５図にはトランジスタQ₃のコレクタ電極を
基板６０に形成された出力端子８０を介して接続
されるべき出力回路８２が示されている。この出
力回路８２はフイードバツク抵抗R₀を有する演
算増幅器８４を含んでなる。この増幅器８４の入
力端は端子８０及び演算増幅器の出力端に接続さ
れている。従つて増幅器８４はトランジスタQ₃
のコレクタ電流I₃に比例する電圧を発生する。な
おここでは出力回路８２は基板６０上には形成さ
れておらず、これにより基板６０上に形成された
回路１０′を広く種々の応用目的（例えば可変利
得増幅器や、２乗平方根回路など）に適用できる
ような基板上に形成できる。

以上に本発明の好適な実施例を説明したが、本
発明の原理を用いて種々の変形、変更を加えた実
施例を得ることができることは明らかである。

【図面の簡単な説明】

第１図は本発明に依る電子回路を示す接続図、
第２図は第１図の電子回路の差動増幅部を示す接
続図、第３図は本発明に依る電子回路の他の例を
示す接続図、第４図は第２図の差動増幅部を示す
ブロツク図、第５図は第３図の電子回路に用いら
れる出力回路を示す略線的接続図である。１０……電子回路、１２，１４，１６……差動
増幅部、２０，３２……入力端子、３０……差動
増幅器、３４，４２……電流源、３５，３６……
出力端子、３６′……加算器、４４……電流ミラ
ー回路、Q₁〜Q₄，Q₅〜Q₈……第１、第２の複数
のトランジスタ。

Claims

【特許請求の範囲】１ (a) 各々がオーミツク・エミツタ抵抗を有
し、直列結合されたベース・エミツタ接合を有
する第１組の４個のトランジスタQ₁，Q₂，Q₃，
Q₄と、 (b) 各々が前記第１組のトランジスタの夫々対応
するトランジスタのベース及びエミツタに接続
されるベース及びエミツタを有する第２組の４
個のトランジスタQ₅，Q₆，Q₇，Q₈であつて、
各々のトランジスタのコレクタに、そのトラン
ジスタに結合された第１組のトランジスタの対
応するトランジスタのオーミツク・エミツタ抵
抗を流れる電流と関連する電流を流す第２組の
トランジスタと、を有し、 (c) 前記第１組のトランジスタの第1Q₁及び第
4Q₄のトランジスタのエミツタが夫々第2Q₂及
び第3Q₃のトランジスタのベースに接続され、
第２トランジスタQ₂のエミツタが第３トラン
ジスタQ₃のエミツタに接続され、第１、第２
及び第４トランジスタのコレクタに入力信号が
加えられ、第３トランジスタのコレクタから出
力信号が出力され、更に (d) 前記第２組のトランジスタの第１対のトラン
ジスタQ₅，Q₆のコレクタ及び前記第４トラン
ジスタQ₄のベースに結合される第１抵抗re′₂で
あつて、前記第２組のトランジスタの第１対の
トランジスタのコレクタを流れる電流に応答し
て、前記第１組のトランジスタの第１対のトラ
ンジスタQ₁，Q₂のオーミツク・エミツタ抵抗
に生じる電圧と逆極性の第１電圧［（Ic₅＋Ic₆）
re′₂］を、前記第１組のトランジスタの第１対
のトランジスタの直列結合されたベース・エミ
ツタ接合と直列に生じさせる第１抵抗と、 (e) 前記第２組のトランジスタの第２対のトラン
ジスタQ₇，Q₈のコレクタ及び前記第１トラン
ジスタQ₁のベースに結合される第２抵抗re′₁で
あつて、前記第２組のトランジスタの第２対の
トランジスタのコレクタを流れる電流に応答し
て、前記第１組のトランジスタの第２対のトラ
ンジスタQ₃，Q₄のオーミツク・エミツタ抵抗
に生じる電圧と逆極性の第２の電圧［（Ic₇＋
Ic₈）re′₁］を、前記第１組のトランジスタの第
２対のトランジスタのベース・エミツタ接合と
直列に生じさせる第２抵抗と、を有する電子回路。２特許請求の範囲第１項記載の電子回路におい
て、前記第１組のトランジスタの各トランジスタ
が、それに結合される前記第２組のトランジスタ
の対応するトランジスタと整合している、電子回
路。