JPS62202606A - 相互コンダクタンス増幅回路 - Google Patents
相互コンダクタンス増幅回路Info
- Publication number
- JPS62202606A JPS62202606A JP61043964A JP4396486A JPS62202606A JP S62202606 A JPS62202606 A JP S62202606A JP 61043964 A JP61043964 A JP 61043964A JP 4396486 A JP4396486 A JP 4396486A JP S62202606 A JPS62202606 A JP S62202606A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- emitter
- voltage
- current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 5
- 101100535994 Caenorhabditis elegans tars-1 gene Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- FBOUIAKEJMZPQG-AWNIVKPZSA-N (1E)-1-(2,4-dichlorophenyl)-4,4-dimethyl-2-(1,2,4-triazol-1-yl)pent-1-en-3-ol Chemical compound C1=NC=NN1/C(C(O)C(C)(C)C)=C/C1=CC=C(Cl)C=C1Cl FBOUIAKEJMZPQG-AWNIVKPZSA-N 0.000 description 1
- 244000201986 Cassia tora Species 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- NCAIGTHBQTXTLR-UHFFFAOYSA-N phentermine hydrochloride Chemical compound [Cl-].CC(C)([NH3+])CC1=CC=CC=C1 NCAIGTHBQTXTLR-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はトランジスタ回路中で、信号電圧を電流に変換
する相互コンダクタンス回路に関係゛し、電源電圧に対
して比較的に大きな信号電圧を扱う場合に好適な回路構
成に関する。
する相互コンダクタンス回路に関係゛し、電源電圧に対
して比較的に大きな信号電圧を扱う場合に好適な回路構
成に関する。
従来の相互コンダクタンス増幅回路としては、差動壇１
陥回路の差動対トランジスタのエミッタ間に帰還インピ
ーダンスを相互接続したものが広（使用されている。し
かし、この方式による回路には、「基礎電子回路」（槙
書店）にも浦じられているようＫ、入力電圧が大さくな
って差動対トランジスタの平衡が保たれなくなると、変
換電流における直線性が失なわれるという点については
配慮されていない。
陥回路の差動対トランジスタのエミッタ間に帰還インピ
ーダンスを相互接続したものが広（使用されている。し
かし、この方式による回路には、「基礎電子回路」（槙
書店）にも浦じられているようＫ、入力電圧が大さくな
って差動対トランジスタの平衡が保たれなくなると、変
換電流における直線性が失なわれるという点については
配慮されていない。
上記の問題を認識した回路としては、特公昭５７−１８
３６６号公報の明細書に開示されたカスコードフィード
フォワード増幅器がある。しかし、この回路も、その特
許明細書の第１図に示されているように原理的に非直巌
性が残る。これは、上述したトランジスタの不平衡の影
響を相殺するために、同様の不平衡特性を有する補正用
差動対が設けられてはいるものの、この回路においては
両差効対の間に最適な伝達比を示す線形回路を置かなけ
ればならないため和、これらに同一信号が入力されない
拳が原因している。そのために、出力信号には２次以上
の高調波成分が残る。また、最適な伝達比を実現するた
めに、使用されている多数の抵抗器における制約も大き
い。
３６６号公報の明細書に開示されたカスコードフィード
フォワード増幅器がある。しかし、この回路も、その特
許明細書の第１図に示されているように原理的に非直巌
性が残る。これは、上述したトランジスタの不平衡の影
響を相殺するために、同様の不平衡特性を有する補正用
差動対が設けられてはいるものの、この回路においては
両差効対の間に最適な伝達比を示す線形回路を置かなけ
ればならないため和、これらに同一信号が入力されない
拳が原因している。そのために、出力信号には２次以上
の高調波成分が残る。また、最適な伝達比を実現するた
めに、使用されている多数の抵抗器における制約も大き
い。
本発明の目的は、必要な大きさに設定された入力ダイナ
ミックレンジ全体に渡り、その電圧対電流変換利得が直
線住良（安定に得られる無歪みの相互コンダクタンス増
幅回路を提供することにある。
ミックレンジ全体に渡り、その電圧対電流変換利得が直
線住良（安定に得られる無歪みの相互コンダクタンス増
幅回路を提供することにある。
本発明においては、線形回路における非線形性を補償す
るためには、同様の非線形性を有する回路を用いる方法
が最適であることと、２組のトランジスタペアのコレク
タ電流比が等しい時には、そのペース・エミッタ電圧の
差も等しくなってい石ことに着目している。
るためには、同様の非線形性を有する回路を用いる方法
が最適であることと、２組のトランジスタペアのコレク
タ電流比が等しい時には、そのペース・エミッタ電圧の
差も等しくなってい石ことに着目している。
つまり、上述したトランジスタの不平衡によって生じる
ペース・エミッタ接続の差を、同様の不平衡状態におい
たトランジスタベアのペース命エミッタ電圧によって補
償しているのである。
ペース・エミッタ接続の差を、同様の不平衡状態におい
たトランジスタベアのペース命エミッタ電圧によって補
償しているのである。
以下に実施例により本発明を説明するが、まずその原理
について述べる。
について述べる。
第２図は従来の相互コンダクタンス増幅回路の動作原理
と問題点を示すための回路図である。この図において、
トランジスタＱｌ、Ｑ２はそれぞれｄＥ流源１１．Ｉ２
でバイアスされ、抵抗Ｒ，ｇを介してエミッタ接続され
ることにより差動対となっている。トランジスタのペー
ス・エミッタ電圧Ｗｉｇ、、、は、能動領域においては
殆ど一定の大きさと見なせるので、入力端子ＩＮ１．Ｉ
Ｎ２に加えられた差＠電圧（Ｖ Ｂ、 −Ｖｓ、 ）は
そのままの大きさで抵抗ＲＥに加わることになり、この
抵抗に流れる電流（Ｖ Ｂ、−ＶＢ、 ） ／凡Ｅが変
換電流として両エミッタ電流に加えられる。通常、電流
源工１と工２の大きさは等しく設定しておく。
と問題点を示すための回路図である。この図において、
トランジスタＱｌ、Ｑ２はそれぞれｄＥ流源１１．Ｉ２
でバイアスされ、抵抗Ｒ，ｇを介してエミッタ接続され
ることにより差動対となっている。トランジスタのペー
ス・エミッタ電圧Ｗｉｇ、、、は、能動領域においては
殆ど一定の大きさと見なせるので、入力端子ＩＮ１．Ｉ
Ｎ２に加えられた差＠電圧（Ｖ Ｂ、 −Ｖｓ、 ）は
そのままの大きさで抵抗ＲＥに加わることになり、この
抵抗に流れる電流（Ｖ Ｂ、−ＶＢ、 ） ／凡Ｅが変
換電流として両エミッタ電流に加えられる。通常、電流
源工１と工２の大きさは等しく設定しておく。
しかし、この回路においては変換電流の大きさが電流源
１１．Ｉ２の大きさに近付くにつれて、両トランジスタ
の平衡が崩れ、ペース・エミッタ電圧ＶＢ Ｅ、とＶＢ
Ｅ、の大きさの差分が増加する。
１１．Ｉ２の大きさに近付くにつれて、両トランジスタ
の平衡が崩れ、ペース・エミッタ電圧ＶＢ Ｅ、とＶＢ
Ｅ、の大きさの差分が増加する。
そのため、抵抗比Ｅへの印加電圧が入力差動電圧（ＶＢ
、 −ＶＢ、）よりも小さくなり電圧・電流変換特性に
おける直線性が失なわれる。これらのトランジスタのエ
ミッタ電流Ｉ ｇｍ、 Ｉ−の差は次の式％式％ 但し、上式においてはトランジスタＱ１．Ｑ２の接合部
飽和電流Ｉｓ、、Ｉｓ、を等しいものとし、Ｖｔはサー
マル電位を示している。上式の右辺におい１に て、ｖｔｌｎｒｔは変換誤差の原因となる非線形成部 分を表している。さらに、この項に含まれるサーマル電
位Ｖｔの太き′−ｊＬ（常温においては約２６ｍＶ）は
絶対温度に比例する。上記のペース・エミッタ電圧の差
は、この項によって示される電圧に擲しい。
、 −ＶＢ、）よりも小さくなり電圧・電流変換特性に
おける直線性が失なわれる。これらのトランジスタのエ
ミッタ電流Ｉ ｇｍ、 Ｉ−の差は次の式％式％ 但し、上式においてはトランジスタＱ１．Ｑ２の接合部
飽和電流Ｉｓ、、Ｉｓ、を等しいものとし、Ｖｔはサー
マル電位を示している。上式の右辺におい１に て、ｖｔｌｎｒｔは変換誤差の原因となる非線形成部 分を表している。さらに、この項に含まれるサーマル電
位Ｖｔの太き′−ｊＬ（常温においては約２６ｍＶ）は
絶対温度に比例する。上記のペース・エミッタ電圧の差
は、この項によって示される電圧に擲しい。
第１図は本発明に係る相互コンダクタンス増幅回路の原
理図である。第１図において、１と２は電圧の電流変換
をするための主差動対トランジスタであり、図２におい
てはＱｌとＱ２に相当する。
理図である。第１図において、１と２は電圧の電流変換
をするための主差動対トランジスタであり、図２におい
てはＱｌとＱ２に相当する。
３と４のトランジスタは、上述のベース拳エミッタ電圧
の差分を相殺するために用いられる補償用トランジスタ
である。５と６は共にレベルシフト回路を示しており、
具体的には種々の回路構成が考えられるが、ここに８い
てはトランジスタ３゜４のエミッタ側からは゛４流を殆
ど流さない回路でなければならない。例えば、第３Ａ図
や第３Ｂ図に示される回路を用いても良い。第３Ａ図に
おいて、トランジスタ５０は入力インピーダンスを高め
るためのエミッタフォロワであり、電流源５３によって
バイアスされている。そして、このトランジスタ５０の
エミッタにダイオード５１から５２を１段接続してレベ
ルシフトを行なう。このダイオード５１から５２を抵抗
５４に置き換えて、レベルシフトの電圧を任意の大きさ
に設定できるよデにした回路が第３Ｂ図である。これら
のレベルシフト回路によるレベルシフトの電圧は、第１
図のトランジスタ１と２やその他のトランジスタが飽和
しないように選び、５と６で等しい値に設定する。従っ
て、この電圧値は入力電圧範囲と相互コンダクタンス回
路の実際の構成によって決まることになり、その値が零
や負になることもある。
の差分を相殺するために用いられる補償用トランジスタ
である。５と６は共にレベルシフト回路を示しており、
具体的には種々の回路構成が考えられるが、ここに８い
てはトランジスタ３゜４のエミッタ側からは゛４流を殆
ど流さない回路でなければならない。例えば、第３Ａ図
や第３Ｂ図に示される回路を用いても良い。第３Ａ図に
おいて、トランジスタ５０は入力インピーダンスを高め
るためのエミッタフォロワであり、電流源５３によって
バイアスされている。そして、このトランジスタ５０の
エミッタにダイオード５１から５２を１段接続してレベ
ルシフトを行なう。このダイオード５１から５２を抵抗
５４に置き換えて、レベルシフトの電圧を任意の大きさ
に設定できるよデにした回路が第３Ｂ図である。これら
のレベルシフト回路によるレベルシフトの電圧は、第１
図のトランジスタ１と２やその他のトランジスタが飽和
しないように選び、５と６で等しい値に設定する。従っ
て、この電圧値は入力電圧範囲と相互コンダクタンス回
路の実際の構成によって決まることになり、その値が零
や負になることもある。
前者の場合は、トランジスタ３．４のエミッタをトラン
ジスタ１．２のベースに直結し、後者の場合には第３Ａ
図や第３Ｂ図のトランジスタ５０をＰＮＰ形に変更し、
それに合わせてレベルシフト回路の各部の直流の回ぎを
反転すれば良い。また、第１図の７はトランジスタ１，
２のエミッタに帰還を施すためのエミッタインピーダン
スであり、相互コンダクタンス増幅回路の電圧・電流変
換利得の周波数特性はこのインピーダンスによって調整
される。これ以後の実施例の説明では、このインピーダ
ンスを抵抗７で代表してい（。エミッタインピーダンス
７０両端には通常、第４Ａ図に示すように電流源７０．
７１が接続されるが、他の方法として第４Ｂ図に示すよ
うに、エミッタインピーダンスを二つに分割して、その
接接点に一つの電流源７２を接続する方式等もある。前
者の方法においては電流源７０．７１のバイアス電流が
エミッタインビープ／スフにほとんど流れないために、
入力の同相電圧範囲が最大となる。後者の方法では電流
源７２からの雑音が同相１ｇ号として現れるだけなので
低雑音となる。以後の実施例においては、第４Ａ図を用
いて、ｇｄＢ図も代表していくことに注意されたい。第
１図において８はトランジスタ３と４にエミッタ電流Ｉ
Ｂ、、ＩＥ４？：供給する二つの゛電流源であるが、こ
れらの電流値は後に述べるようにトランジスタ１．２の
エミッタ・電流Ｉ Ｊ ＊ Ｉ Ｊによって制御される
ことになる。
ジスタ１．２のベースに直結し、後者の場合には第３Ａ
図や第３Ｂ図のトランジスタ５０をＰＮＰ形に変更し、
それに合わせてレベルシフト回路の各部の直流の回ぎを
反転すれば良い。また、第１図の７はトランジスタ１，
２のエミッタに帰還を施すためのエミッタインピーダン
スであり、相互コンダクタンス増幅回路の電圧・電流変
換利得の周波数特性はこのインピーダンスによって調整
される。これ以後の実施例の説明では、このインピーダ
ンスを抵抗７で代表してい（。エミッタインピーダンス
７０両端には通常、第４Ａ図に示すように電流源７０．
７１が接続されるが、他の方法として第４Ｂ図に示すよ
うに、エミッタインピーダンスを二つに分割して、その
接接点に一つの電流源７２を接続する方式等もある。前
者の方法においては電流源７０．７１のバイアス電流が
エミッタインビープ／スフにほとんど流れないために、
入力の同相電圧範囲が最大となる。後者の方法では電流
源７２からの雑音が同相１ｇ号として現れるだけなので
低雑音となる。以後の実施例においては、第４Ａ図を用
いて、ｇｄＢ図も代表していくことに注意されたい。第
１図において８はトランジスタ３と４にエミッタ電流Ｉ
Ｂ、、ＩＥ４？：供給する二つの゛電流源であるが、こ
れらの電流値は後に述べるようにトランジスタ１．２の
エミッタ・電流Ｉ Ｊ ＊ Ｉ Ｊによって制御される
ことになる。
即ち８は電流制御″電流源である。
以上のように構成された実施例の基本回路の動作を以下
に説明する。第１図の入力端子３０．４０の入力１圧（
ＶＢ、−ＶＢ、）が大きくなると、エミッタインピーダ
ンス７に流入する変換電流が大きくなりトランジスタ１
と２のベース・エミッタ電圧に差が生じてくるが、この
電圧差をトランジスタ３と４のベース・エミッタ電圧差
によって補償する方法が本発明の原理である。トランジ
スタ５と４のベース・エミッタ這圧間に必要な電圧差を
得るためには、これらのエミッタ゛成流工ＥｓとＩＥ。
に説明する。第１図の入力端子３０．４０の入力１圧（
ＶＢ、−ＶＢ、）が大きくなると、エミッタインピーダ
ンス７に流入する変換電流が大きくなりトランジスタ１
と２のベース・エミッタ電圧に差が生じてくるが、この
電圧差をトランジスタ３と４のベース・エミッタ電圧差
によって補償する方法が本発明の原理である。トランジ
スタ５と４のベース・エミッタ這圧間に必要な電圧差を
得るためには、これらのエミッタ゛成流工ＥｓとＩＥ。
をどのような大きさに制御すべきか、以下に具体的に述
べる。エミッタインピーダンス７をＲＥ。
べる。エミッタインピーダンス７をＲＥ。
レベルシフト回路５と６によるシフト電圧を両方共に等
しいものとすると、トランジスタ１と２のエミッタ電流
ＩＥ、とＩＥ、の差は次式によって与えられる。
しいものとすると、トランジスタ１と２のエミッタ電流
ＩＥ、とＩＥ、の差は次式によって与えられる。
但し、上式においてもＩｓ、からＩｇ４はトランジスタ
１から４の接合部飽和電流を表しており、モノリシック
集積回路の同一チップ上のトランジスタに８いてはエミ
ッタ面積の大きさにほぼ比例した値を示す。
１から４の接合部飽和電流を表しており、モノリシック
集積回路の同一チップ上のトランジスタに８いてはエミ
ッタ面積の大きさにほぼ比例した値を示す。
トランジスタ１と３のベース−エミッタ電圧の和トトラ
ンジスタ２と４のベース・エミッタ電圧の和との間に生
じている電圧差を表しており、これが零となれば変換電
流（Ｉ′Ｅ、−ＩＥ、）における非線形成分を補償でき
る。
ンジスタ２と４のベース・エミッタ電圧の和との間に生
じている電圧差を表しており、これが零となれば変換電
流（Ｉ′Ｅ、−ＩＥ、）における非線形成分を補償でき
る。
トランジスタ１と２．３と４はそれぞれペアトランジス
タであるとすると Ｉｓ、′−＃Ｉｓ。
タであるとすると Ｉｓ、′−＃Ｉｓ。
Ｉｓ、ａ−ｖＩｓ４
が成立し、この時にＩＥ、とＩＥ４を次式の関係に制御
すれば入力電圧に比例した変換電流を得ることができる
。
すれば入力電圧に比例した変換電流を得ることができる
。
ＩＥ、Ｉｇ、冨Ｉｇ、ＩＥ。
以上の解析より、次の事が結論できる。
ｔ 第１図において、トランジスタ３と４のエミッタ亀
流ＩＥ、とＩＥ４の比をトランジスタ２と１のエミッタ
電流ＩＩ、と工Ｅ、の比に等しく制御すれば、入力電圧
（ＶＢ、−ＶＢ、）に比例した変換電流（ｌ１ｉｉｌ−
ＩＥｔ）が誤差な（得られる。
流ＩＥ、とＩＥ４の比をトランジスタ２と１のエミッタ
電流ＩＩ、と工Ｅ、の比に等しく制御すれば、入力電圧
（ＶＢ、−ＶＢ、）に比例した変換電流（ｌ１ｉｉｌ−
ＩＥｔ）が誤差な（得られる。
２ その際に、エミッタ電流ＩＥｓとＩＰ、の比のみが
制御されていれば良（、それらの絶対値は任意に選べる
。
制御されていれば良（、それらの絶対値は任意に選べる
。
＆ また、トランジスタ１と２，３と４との間でそれぞ
れがペアトランジスタとなっていれば良（、四つのトラ
ンジスタを同一形状にする必要はない。
れがペアトランジスタとなっていれば良（、四つのトラ
ンジスタを同一形状にする必要はない。
また、第１因の１から４のトランジスタＫＰＮＰ形のも
のを用いても、第５図に示すように各部の電圧と電流の
向きを反転するだけで以上の関係が得られる。
のを用いても、第５図に示すように各部の電圧と電流の
向きを反転するだけで以上の関係が得られる。
第６図は従来の相互コンダクタンス増幅回路と本発明に
よる回路の伝達特性を比較したグラフである。図中のＷ
ＩＮは入力差動電圧、１６は変換電流を表し、伝達特性
１０．は従来の回路による特性を、Ｉ−は本発明回路に
よる特性を示している。
よる回路の伝達特性を比較したグラフである。図中のＷ
ＩＮは入力差動電圧、１６は変換電流を表し、伝達特性
１０．は従来の回路による特性を、Ｉ−は本発明回路に
よる特性を示している。
第７図は本発明の原理に従って、完全な直＋ｌＪ％性が
得られるようにした相互コンダクタンス増幅回路の一実
施例である。この回路の場合は、トランジスタ１と２は
ペアトランジスタなのでこれらの電流伝送率偽と偽は等
しいもの見なし得るので、トランジスタ５０と６０のベ
ース電流Ｉｎ、。、ＩＢ。
得られるようにした相互コンダクタンス増幅回路の一実
施例である。この回路の場合は、トランジスタ１と２は
ペアトランジスタなのでこれらの電流伝送率偽と偽は等
しいもの見なし得るので、トランジスタ５０と６０のベ
ース電流Ｉｎ、。、ＩＢ。
がトランジスタ５と４のエミッタ電流Ｉ ＥＢ ＊ Ｉ
Ｅ４に比べて無視できる程に小さい値を示す限りにお
いて ＩＥ、ＩＩ、ｂｑＩち ＩＥ。
Ｅ４に比べて無視できる程に小さい値を示す限りにお
いて ＩＥ、ＩＩ、ｂｑＩち ＩＥ。
なる関係が成立し、上述の線形動作が得られる。
第７図の回路を用いることにより、入力電圧（ＶＢ、−
ＶＢ４）に極めて直線的に比例した差動電流出力（Ｉｃ
、−Ｉｃ、）を得る相互フンダクタンス増幅回路を、最
も簡単な構成によって実現できる。第７図が最も簡単な
回路構成になるというのは、この図においてはトランジ
スタ１．２が第１図における電流制御電流源の役割を兼
ね備えていることによる。第７図は不発明の基本的な実
施例として、差動増幅回路や乗算器の電圧・電流変換回
路等への広い適用範囲を有する。
ＶＢ４）に極めて直線的に比例した差動電流出力（Ｉｃ
、−Ｉｃ、）を得る相互フンダクタンス増幅回路を、最
も簡単な構成によって実現できる。第７図が最も簡単な
回路構成になるというのは、この図においてはトランジ
スタ１．２が第１図における電流制御電流源の役割を兼
ね備えていることによる。第７図は不発明の基本的な実
施例として、差動増幅回路や乗算器の電圧・電流変換回
路等への広い適用範囲を有する。
第７図の回路によって得られる直線性の良い変換電流を
用いることの利点の一つは、この電流を出力インピーダ
ンスに流して′１圧出力とする場合に出力として利用で
きる電圧範囲を有効に使用できることである。この利点
を生かして、さらに大きな出力ダイナはツクレンジが得
られるようにした回路を第８図に示す。第８図において
は、電圧源８０によりベースがバイアスされているペア
トランジスタ８１．８２（Ｉｓ□−ＩＳａｍ）を用いて
、トランジスタ１と２のコレクタ電流Ｉ ＣＨ＊ Ｉ
ＣＨの比に相当するベース・エミッタ電圧の差を取り出
している。そして、この電圧差を同じシフト電圧を有す
るレベルシフト回路８５．８４を介して差動対トランジ
スタ８５．８６のベースに入力すれば、これらのコレク
タ電流Ｉ（、ＨｅＩＣａａの比を とすることができる。よって、゛電流源９１とコレクタ
インピーダンス８７．８８の関係を適当に選ぶことによ
り、電源電圧Ｖｃｃの極めて広い範囲を出力電圧として
端子８９．９０から差動で取り出すことができる。また
、トランジスタ８５．８６のコレクタ電流を他のトラン
ジスタを用いたペース棲地回路に入力して゛電圧出力と
すれば（カスケード回路となり）高周波特性も向上する
。
用いることの利点の一つは、この電流を出力インピーダ
ンスに流して′１圧出力とする場合に出力として利用で
きる電圧範囲を有効に使用できることである。この利点
を生かして、さらに大きな出力ダイナはツクレンジが得
られるようにした回路を第８図に示す。第８図において
は、電圧源８０によりベースがバイアスされているペア
トランジスタ８１．８２（Ｉｓ□−ＩＳａｍ）を用いて
、トランジスタ１と２のコレクタ電流Ｉ ＣＨ＊ Ｉ
ＣＨの比に相当するベース・エミッタ電圧の差を取り出
している。そして、この電圧差を同じシフト電圧を有す
るレベルシフト回路８５．８４を介して差動対トランジ
スタ８５．８６のベースに入力すれば、これらのコレク
タ電流Ｉ（、ＨｅＩＣａａの比を とすることができる。よって、゛電流源９１とコレクタ
インピーダンス８７．８８の関係を適当に選ぶことによ
り、電源電圧Ｖｃｃの極めて広い範囲を出力電圧として
端子８９．９０から差動で取り出すことができる。また
、トランジスタ８５．８６のコレクタ電流を他のトラン
ジスタを用いたペース棲地回路に入力して゛電圧出力と
すれば（カスケード回路となり）高周波特性も向上する
。
８ｇ８図のように１流比をトランジスタのベース・エミ
ッタ電圧の差として取り出す方法を、第９図に示す回路
構成で用いれば、入力信号を受は入れる目的で利用し得
る電圧範囲も大幅に拡大することができる。第９図にお
いても、ノベルシフト回路８３．８４のシフト電圧を等
しく設定しておけば、第８図の場合と同様にトランジス
タ９３と９４のコレクタ１流比を次式によって表すこと
ができる。
ッタ電圧の差として取り出す方法を、第９図に示す回路
構成で用いれば、入力信号を受は入れる目的で利用し得
る電圧範囲も大幅に拡大することができる。第９図にお
いても、ノベルシフト回路８３．８４のシフト電圧を等
しく設定しておけば、第８図の場合と同様にトランジス
タ９３と９４のコレクタ１流比を次式によって表すこと
ができる。
ｌｃ Ｉｃ
丁ｔ−ｆ
・Ｓ 鵞
よって、第９図においても入力１圧（ＶＢ、−ｖａ、）
に直線的に比例した変換電流（Ｉｃｍ−１ｃ。）が得ら
れることになる。また、第８図と第９図の組み合せによ
って両図の利点を兼ね備えた相互コンダクタンス増幅回
路が得られる。つまり、第８図のトランジスタ８５と８
６のベース端子金Ｌ／ ヘ／ｌ／ ’／アフト路８３と
８４から開放して、第９図の差動対用ペース電圧出力端
子９５と９６のそれぞれに片方ずつ接続した構成をもつ
相互コンダクタンス増幅回路は、入力と出力の両方にお
いてダイナミックレンジを最大限にまで広げることがで
きる。
に直線的に比例した変換電流（Ｉｃｍ−１ｃ。）が得ら
れることになる。また、第８図と第９図の組み合せによ
って両図の利点を兼ね備えた相互コンダクタンス増幅回
路が得られる。つまり、第８図のトランジスタ８５と８
６のベース端子金Ｌ／ ヘ／ｌ／ ’／アフト路８３と
８４から開放して、第９図の差動対用ペース電圧出力端
子９５と９６のそれぞれに片方ずつ接続した構成をもつ
相互コンダクタンス増幅回路は、入力と出力の両方にお
いてダイナミックレンジを最大限にまで広げることがで
きる。
また、第１図の原理は第１０図の回路構成を用いても実
現し得る。第１０図においてはトランジスタ１０１と１
０２のコレクタ電流Ｉｃ、。１１ Ｉ ｃｔｏｔニモ、
トランジスタ３と４のコレクタ電流Ｉｃ、。
現し得る。第１０図においてはトランジスタ１０１と１
０２のコレクタ電流Ｉｃ、。１１ Ｉ ｃｔｏｔニモ、
トランジスタ３と４のコレクタ電流Ｉｃ、。
Ｉｃ、と同様な直＃！住が現れる。しかし、これら２組
のコレクタ電流と入力底圧（Ｖｓ、−ＶＢ、）の関係は
、それぞれの差動対におけるエミッタインピーダンス７
．１０７と電流源７０．７１と１７０゜１７１の大きさ
を選択することによって、ある限られた頓囲内であれば
自由に設定し得る。よって、これら２ｍのコレクタ電流
を次のように組み合せて出力電流とすれば、第１０図の
回路に様々の形の折線伝達特性を持たせることができる
。
のコレクタ電流と入力底圧（Ｖｓ、−ＶＢ、）の関係は
、それぞれの差動対におけるエミッタインピーダンス７
．１０７と電流源７０．７１と１７０゜１７１の大きさ
を選択することによって、ある限られた頓囲内であれば
自由に設定し得る。よって、これら２ｍのコレクタ電流
を次のように組み合せて出力電流とすれば、第１０図の
回路に様々の形の折線伝達特性を持たせることができる
。
例えば、第１０図の破線により示されるように、トラン
ジスタ３，４のコレクタ端子をそれぞれ出力端子１０３
．１０４に短絡した場合には、第１１図の折線１１５の
形の伝達特性が得られる。第１１図において、一点破線
１１３と破線１１４はそれぞれにＩｃ、 Ｉｃ、、
Ｉｃ、。、−Ｉｃ、。、のどちらか−万に対応してい
る。そして、第１０図のトランジスタ３と４のエミッタ
端子に、トランジスタ１０１と１０２により構成されて
いるような差動対をこれと同様にしてさらに多く接続す
れば、第１１図よりも複雑な形の折線伝達特性も実現で
きる。
ジスタ３，４のコレクタ端子をそれぞれ出力端子１０３
．１０４に短絡した場合には、第１１図の折線１１５の
形の伝達特性が得られる。第１１図において、一点破線
１１３と破線１１４はそれぞれにＩｃ、 Ｉｃ、、
Ｉｃ、。、−Ｉｃ、。、のどちらか−万に対応してい
る。そして、第１０図のトランジスタ３と４のエミッタ
端子に、トランジスタ１０１と１０２により構成されて
いるような差動対をこれと同様にしてさらに多く接続す
れば、第１１図よりも複雑な形の折線伝達特性も実現で
きる。
また、第７図においても＠１０図においてもエミッタイ
ンピーダンス７と１０７を零とすれば、最大の電圧−電
流交換利得が得られる。例えば、第１０図の場合は第１
２図に示す簡単な回路構成となる。
ンピーダンス７と１０７を零とすれば、最大の電圧−電
流交換利得が得られる。例えば、第１０図の場合は第１
２図に示す簡単な回路構成となる。
以上述べたように本発明によれば、必要な大きさに設定
された入出力のダイナミックレンジ全体に渡り、その電
圧・電流変換利得が直線性良（安安定に得られる無歪み
の相互コンダクタンス増幅回路を提供し得るので、限ら
れた電源電圧を有効に使用して比較的大きな信号電圧（
例えば電源電圧５ｖにおける信号電圧ｚ６Ｖｐｐ）を直
線性良（処理できるという効果がある。
された入出力のダイナミックレンジ全体に渡り、その電
圧・電流変換利得が直線性良（安安定に得られる無歪み
の相互コンダクタンス増幅回路を提供し得るので、限ら
れた電源電圧を有効に使用して比較的大きな信号電圧（
例えば電源電圧５ｖにおける信号電圧ｚ６Ｖｐｐ）を直
線性良（処理できるという効果がある。
第１図は本発明を示す回路図、第２図は従来の相互コン
ダクタンス増幅回路を示す回路図、第３Ａ図から第５図
までは第１図をさらに詳しく説明するために示す回路図
、第６図は本発明と従来回路に３ける伝達特性の違いを
示す特性図、第７図は本発明の基本的実施例を示す回路
図、第８図から第１０図までと第１２図は本発明のその
他の実施例を示す回路図、第１１図は第１０図の伝達特
性の一例乞示す特性図である。 １．２・・・主差動対トランジスタ ３．４・・・補償用トランジスタ ５．６・・・Ｖペルシフト回路 ７・・・エミッタインピーダンス 代理人弁理士 小 川 勝゛゛男 男 １ 口 ％３ＡＵ 躬３Ｅｌ 第４Ａ阻 躬４ＢｒＢ 第５国 第 ７ｍ 第８国 ３−？１ｉｌＴＩ用トラ〉シス７ ６−レＮルシ７１ジ
控 ｄ６−エ、７Ｊｌ刊ドアシン＾７躬９０ 躬１０区 ｉｏ＋ −鳳り（「豐カナ丁トう−ジスツ １ｏ２−
創＊’豐カナ丁トラノジスフ躬 １１０ 躬！２困
ダクタンス増幅回路を示す回路図、第３Ａ図から第５図
までは第１図をさらに詳しく説明するために示す回路図
、第６図は本発明と従来回路に３ける伝達特性の違いを
示す特性図、第７図は本発明の基本的実施例を示す回路
図、第８図から第１０図までと第１２図は本発明のその
他の実施例を示す回路図、第１１図は第１０図の伝達特
性の一例乞示す特性図である。 １．２・・・主差動対トランジスタ ３．４・・・補償用トランジスタ ５．６・・・Ｖペルシフト回路 ７・・・エミッタインピーダンス 代理人弁理士 小 川 勝゛゛男 男 １ 口 ％３ＡＵ 躬３Ｅｌ 第４Ａ阻 躬４ＢｒＢ 第５国 第 ７ｍ 第８国 ３−？１ｉｌＴＩ用トラ〉シス７ ６−レＮルシ７１ジ
控 ｄ６−エ、７Ｊｌ刊ドアシン＾７躬９０ 躬１０区 ｉｏ＋ −鳳り（「豐カナ丁トう−ジスツ １ｏ２−
創＊’豐カナ丁トラノジスフ躬 １１０ 躬！２困
Claims (1)
- １、ベース間に入力信号が印加され、エミッタが夫々に
第１及び第２レベルシフト回路を介して第１及び第２ト
ランジスタのベースに接続された第３及び第４トランジ
スタから成る補償用トランジスタ対と、エミッタが結合
インピーダンスを介して相互接続された上記第１及び第
２トランジスタを含む主増幅器とを備え、上記第３及び
第４トランジスタのエミッタの夫々に上記第１及び第２
トランジスタのエミッタ電流により制御される電流源を
接続することにより、上記補償用トランジスタ対への入
力電圧が上記第１及び第２トランジスタのコレクタ電流
に直線性良く変換されることを特徴とする相互コンダク
タンス増幅回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61043964A JPH0775289B2 (ja) | 1986-03-03 | 1986-03-03 | 相互コンダクタンス増幅回路 |
| KR1019870001743A KR900007033B1 (ko) | 1986-03-03 | 1987-02-27 | 차동 증폭 회로 |
| US07/020,884 US4820997A (en) | 1986-03-03 | 1987-03-02 | Differential amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61043964A JPH0775289B2 (ja) | 1986-03-03 | 1986-03-03 | 相互コンダクタンス増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62202606A true JPS62202606A (ja) | 1987-09-07 |
| JPH0775289B2 JPH0775289B2 (ja) | 1995-08-09 |
Family
ID=12678391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61043964A Expired - Lifetime JPH0775289B2 (ja) | 1986-03-03 | 1986-03-03 | 相互コンダクタンス増幅回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4820997A (ja) |
| JP (1) | JPH0775289B2 (ja) |
| KR (1) | KR900007033B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002524900A (ja) * | 1998-08-27 | 2002-08-06 | マキシム・インテグレイテッド・プロダクツ・インコーポレイテッド | トランスコンダクタンス補償によるゲイン線形性を有する差動増幅器 |
| JP2007215127A (ja) * | 2006-02-13 | 2007-08-23 | New Japan Radio Co Ltd | 演算増幅器 |
| JP2015104062A (ja) * | 2013-11-27 | 2015-06-04 | 三菱電機株式会社 | 高効率増幅器 |
| JP2018207452A (ja) * | 2017-06-09 | 2018-12-27 | 住友電気工業株式会社 | 駆動回路 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2661291A1 (fr) * | 1990-04-19 | 1991-10-25 | Philips Composants | Circuit suiveur differentiel. |
| JPH04369107A (ja) * | 1991-06-17 | 1992-12-21 | Pioneer Electron Corp | 差動増幅器 |
| JP3135283B2 (ja) * | 1991-06-27 | 2001-02-13 | キヤノン株式会社 | 絶対値検出用信号処理回路装置 |
| GB2268015A (en) * | 1992-06-18 | 1993-12-22 | Gould Inc | Feed-forward distortion reduction for transconductance amplifier |
| JPH06168594A (ja) * | 1992-11-30 | 1994-06-14 | Fujitsu Ltd | 半導体記憶装置 |
| US5506536A (en) * | 1994-12-14 | 1996-04-09 | National Semiconductor Corporation | Differential amplifier with exponential gain characteristic |
| US5530444A (en) * | 1995-01-05 | 1996-06-25 | Analog Devices, Inc. | Differential amplifiers which can form a residue amplifier in sub-ranging A/D converters |
| JP2874616B2 (ja) * | 1995-10-13 | 1999-03-24 | 日本電気株式会社 | Ｏｔａ及びマルチプライヤ |
| DE69615638T2 (de) * | 1995-11-29 | 2002-08-01 | Koninkl Philips Electronics Nv | Spannungsverstärker mit grossen dynamischen Bereich und A/D-Konverter damit |
| JP2002330038A (ja) * | 1997-01-16 | 2002-11-15 | Sony Corp | エミッタ共通差動トランジスタ回路 |
| US5931899A (en) * | 1997-02-27 | 1999-08-03 | International Business Machines Corporation | Method and apparatus for providing analog differential signal multiplication with a substantially linear response over a relatively large range of multiplication |
| JPH10247830A (ja) * | 1997-03-05 | 1998-09-14 | Sony Corp | 負性アンプ回路 |
| US6084466A (en) * | 1998-10-22 | 2000-07-04 | National Semiconductor Corporation | Variable gain current summing circuit with mutually independent gain and biasing |
| US7183857B2 (en) * | 2002-01-24 | 2007-02-27 | Maxim Integrated Products Inc. | Single supply direct drive amplifier |
| US7061327B2 (en) * | 2002-01-24 | 2006-06-13 | Maxim Integrated Products, Inc. | Single supply headphone driver/charge pump combination |
| WO2004063754A1 (en) * | 2003-01-13 | 2004-07-29 | Pfizer Products Inc. | System for rinsing a sample probe comprising a probe guide support |
| US8000113B2 (en) * | 2009-04-07 | 2011-08-16 | Maxim Integrated Products, Inc. | Efficient power regulation for class-E amplifiers |
| US8593830B2 (en) | 2010-06-29 | 2013-11-26 | Maxim Integrated Products, Inc. | Reverse current limit protection for active clamp converters |
| DE102012005488B4 (de) * | 2012-03-19 | 2014-05-15 | Drazenko Sukalo | Komposit-Operationsverstärker mit paralleler oder serieller Architektur mit aktiver Aufhebung von Nichtlinearitäten |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5785715U (ja) * | 1980-11-12 | 1982-05-27 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL6908784A (ja) * | 1969-06-10 | 1970-12-14 | ||
| US3689752A (en) * | 1970-04-13 | 1972-09-05 | Tektronix Inc | Four-quadrant multiplier circuit |
| US4081758A (en) * | 1976-05-27 | 1978-03-28 | Rca Corporation | Low distortion signal amplifier arrangement |
| US4390848A (en) * | 1981-02-12 | 1983-06-28 | Signetics | Linear transconductance amplifier |
-
1986
- 1986-03-03 JP JP61043964A patent/JPH0775289B2/ja not_active Expired - Lifetime
-
1987
- 1987-02-27 KR KR1019870001743A patent/KR900007033B1/ko not_active IP Right Cessation
- 1987-03-02 US US07/020,884 patent/US4820997A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5785715U (ja) * | 1980-11-12 | 1982-05-27 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002524900A (ja) * | 1998-08-27 | 2002-08-06 | マキシム・インテグレイテッド・プロダクツ・インコーポレイテッド | トランスコンダクタンス補償によるゲイン線形性を有する差動増幅器 |
| JP2007215127A (ja) * | 2006-02-13 | 2007-08-23 | New Japan Radio Co Ltd | 演算増幅器 |
| JP2015104062A (ja) * | 2013-11-27 | 2015-06-04 | 三菱電機株式会社 | 高効率増幅器 |
| JP2018207452A (ja) * | 2017-06-09 | 2018-12-27 | 住友電気工業株式会社 | 駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR900007033B1 (ko) | 1990-09-27 |
| US4820997A (en) | 1989-04-11 |
| KR870009543A (ko) | 1987-10-27 |
| JPH0775289B2 (ja) | 1995-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62202606A (ja) | 相互コンダクタンス増幅回路 | |
| US4586000A (en) | Transformerless current balanced amplifier | |
| US5057788A (en) | 2-stage differential amplifier connected in cascade | |
| US4748420A (en) | Quadcomp amplifier | |
| US4468628A (en) | Differential amplifier with high common-mode rejection | |
| JPH07162248A (ja) | 差動増幅器 | |
| US5717360A (en) | High speed variable gain amplifier | |
| KR100284965B1 (ko) | 차동 증폭기 | |
| US4774478A (en) | Feedback amplifier compensation circuitry | |
| US20010048336A1 (en) | Analog multiplying circuit and variable gain amplifying circuit | |
| US5751192A (en) | Integrated circuit and method for generating a transimpedance function | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| US5371476A (en) | Amplifying circuit | |
| US4698599A (en) | Differential summing amplifier for inputs having large common mode signals | |
| JPH01198816A (ja) | 広帯域差動増幅器 | |
| JPS5827411A (ja) | 差動増幅器回路 | |
| JPH09331220A (ja) | 利得可変増幅器 | |
| US4137506A (en) | Compound transistor circuitry | |
| US4293824A (en) | Linear differential amplifier with unbalanced output | |
| JPH04369105A (ja) | 増幅器 | |
| JPS59182610A (ja) | 電流増幅器 | |
| JPH05275942A (ja) | 差動増幅回路 | |
| US6167284A (en) | Device for converting a symmetrical signal into an asymmetrical signal | |
| JP2553135B2 (ja) | 可変利得回路のベース電流補償回路 | |
| JPS58181310A (ja) | 電圧利得制御増幅装置 |