JP3135283B2 - 絶対値検出用信号処理回路装置 - Google Patents
絶対値検出用信号処理回路装置Info
- Publication number
- JP3135283B2 JP3135283B2 JP03156871A JP15687191A JP3135283B2 JP 3135283 B2 JP3135283 B2 JP 3135283B2 JP 03156871 A JP03156871 A JP 03156871A JP 15687191 A JP15687191 A JP 15687191A JP 3135283 B2 JP3135283 B2 JP 3135283B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal processing
- processing circuit
- absolute value
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/25—Arrangements for performing computing operations, e.g. operational amplifiers for discontinuous functions, e.g. backlash, dead zone, limiting absolute value or peak value
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Amplifiers (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、絶対値検出回路、特に
トランジスタのエミッタカップル回路と反転増幅器とを
組み合わせて構成される絶対値検出回路に関するもので
ある。
トランジスタのエミッタカップル回路と反転増幅器とを
組み合わせて構成される絶対値検出回路に関するもので
ある。
【０００２】
【従来の技術】従来、入力信号がある一定の電圧レベル
に対して電圧的に正方向と負方向に、振幅を持っている
場合（ＡＣ的に振幅を持つ場合）、この入力信号の基準
電圧レベルからの差を検出する回路を絶対値検出回路と
いう。絶対値検出回路としては、例えば図４に示すよう
な構成がある。図４において、１８はＶINより入力され
るＡＣ入力信号の電圧レベルにかかわらず回路内の動作
電圧レベルを適切な電圧に固定する為の電圧クランプ回
路である。１１及び１２は、抵抗Ｒ、基準電圧ＶR、演
算増幅器を用いて構成される反転増幅器である。１６
は、１３及び１４のＮＰＮトランジスタのエミッタカッ
プル回路及び定電流回路１５により構成される絶対値検
出回路である。
に対して電圧的に正方向と負方向に、振幅を持っている
場合（ＡＣ的に振幅を持つ場合）、この入力信号の基準
電圧レベルからの差を検出する回路を絶対値検出回路と
いう。絶対値検出回路としては、例えば図４に示すよう
な構成がある。図４において、１８はＶINより入力され
るＡＣ入力信号の電圧レベルにかかわらず回路内の動作
電圧レベルを適切な電圧に固定する為の電圧クランプ回
路である。１１及び１２は、抵抗Ｒ、基準電圧ＶR、演
算増幅器を用いて構成される反転増幅器である。１６
は、１３及び１４のＮＰＮトランジスタのエミッタカッ
プル回路及び定電流回路１５により構成される絶対値検
出回路である。
【０００３】一般に入力ＶINに加えられる信号電圧が様
々なレベルにあるＡＣ入力信号である場合、まずＡＣ入
力信号をある一定電圧を基準として振幅する信号とする
為にクランプ回路を通過させる方法が採用される。そし
てこのクランプ回路によって適当な動作レベルにそろえ
られたＡＣ入力信号は、その後の反転増幅器とエミッタ
カップル回路によって構成される絶対値検出用信号処理
回路を通って出力端子Ｖｏｕｔより出力される。図５は
図４の回路内の各点における電圧レベルを表わしてい
る。図中、ＶINの電圧レベルＶ1は任意の電圧であり、
源入力信号（ａ）の状態により、いかなる値をもとりう
るものとする。このＶ1の電位はその後のクランプ回路
によって適切なレベルに固定され、反転増幅器へと送ら
れる。図４の回路では、反転増幅器のゲインは、図５に
示すように１倍となっているが、このゲインは任意であ
る。反転増幅器を１回通過した出力点をＡ、２回通過し
た出力点をＢとすると、それぞれＡ点、Ｂ点における出
力波形は図５の（ｂ）のようになる。出力振幅は反転増
幅器のゲインにより、いかなる値にもなりうるが、出力
電圧レベルはすべて基準電圧ＶRに固定される。
々なレベルにあるＡＣ入力信号である場合、まずＡＣ入
力信号をある一定電圧を基準として振幅する信号とする
為にクランプ回路を通過させる方法が採用される。そし
てこのクランプ回路によって適当な動作レベルにそろえ
られたＡＣ入力信号は、その後の反転増幅器とエミッタ
カップル回路によって構成される絶対値検出用信号処理
回路を通って出力端子Ｖｏｕｔより出力される。図５は
図４の回路内の各点における電圧レベルを表わしてい
る。図中、ＶINの電圧レベルＶ1は任意の電圧であり、
源入力信号（ａ）の状態により、いかなる値をもとりう
るものとする。このＶ1の電位はその後のクランプ回路
によって適切なレベルに固定され、反転増幅器へと送ら
れる。図４の回路では、反転増幅器のゲインは、図５に
示すように１倍となっているが、このゲインは任意であ
る。反転増幅器を１回通過した出力点をＡ、２回通過し
た出力点をＢとすると、それぞれＡ点、Ｂ点における出
力波形は図５の（ｂ）のようになる。出力振幅は反転増
幅器のゲインにより、いかなる値にもなりうるが、出力
電圧レベルはすべて基準電圧ＶRに固定される。
【０００４】この後に、ＮＰＮトランジスタのエミッタ
をカップリングした絶対値検出回路１６を通過させて、
最終的な出力端子Ｖｏｕｔに表われる波形は図５の
（ｃ）のようになる。このとき出力の電圧レベルは、Ｖ
Rに対して、１３及び１４のＮＰＮトランジスタのベー
スエミッタ間電圧ＶBE(13)、ＶBE(14)の値だけ低いレベ
ル即ちＶR−ＶBE(13、14)で出力されることになる。
をカップリングした絶対値検出回路１６を通過させて、
最終的な出力端子Ｖｏｕｔに表われる波形は図５の
（ｃ）のようになる。このとき出力の電圧レベルは、Ｖ
Rに対して、１３及び１４のＮＰＮトランジスタのベー
スエミッタ間電圧ＶBE(13)、ＶBE(14)の値だけ低いレベ
ル即ちＶR−ＶBE(13、14)で出力されることになる。
【０００５】図６は図４の符合１１、１２で示す反転増
幅器の回路図である。
幅器の回路図である。
【０００６】
【発明が解決しようとしている課題】しかしながら、上
記従来例では反転増幅器の出力電圧と絶対値検出回路の
出力電圧との間に差が生じる。即ち、ＮＰＮトランジス
タ１３及び１４のベースエミッタ間電圧ＶBE(13)、Ｖ
BE(14)の分だけ、動作点が下へシフトすることになる。
これは回路の動作上、ＡＣ動作的には問題にならない
が、出力の電圧レベルをＤＣ的に扱うような回路におい
ては、動作点の変動や、ダイナミックレンジの減少とい
った不都合を生じる可能性がある。又、ＶBE(13)及びＶ
BE(14)は定電流回路１５を流れる電流Ｉの値や、個々の
トランジスタの特性の差により、変化することが考えら
れ、例えばこの回路を半導体集積回路で実現しようとす
ると、各トランジスタの大きさのバラツキ、抵抗値のバ
ラツキ、又各素子の温度特性の差などによって、出力の
電圧レベルに大きな変動を生じる原因となる。
記従来例では反転増幅器の出力電圧と絶対値検出回路の
出力電圧との間に差が生じる。即ち、ＮＰＮトランジス
タ１３及び１４のベースエミッタ間電圧ＶBE(13)、Ｖ
BE(14)の分だけ、動作点が下へシフトすることになる。
これは回路の動作上、ＡＣ動作的には問題にならない
が、出力の電圧レベルをＤＣ的に扱うような回路におい
ては、動作点の変動や、ダイナミックレンジの減少とい
った不都合を生じる可能性がある。又、ＶBE(13)及びＶ
BE(14)は定電流回路１５を流れる電流Ｉの値や、個々の
トランジスタの特性の差により、変化することが考えら
れ、例えばこの回路を半導体集積回路で実現しようとす
ると、各トランジスタの大きさのバラツキ、抵抗値のバ
ラツキ、又各素子の温度特性の差などによって、出力の
電圧レベルに大きな変動を生じる原因となる。
【０００７】［目的］本発明は上述した技術的課題に鑑
みなされたものであり、従来よりも絶対値検出用出力の
電圧レベル低下の小さい信号処理回路を提供することを
主たる目的とする。
みなされたものであり、従来よりも絶対値検出用出力の
電圧レベル低下の小さい信号処理回路を提供することを
主たる目的とする。
【０００８】本発明の他の目的は、動作点の変動の小さ
い信号処理回路を提供することにある。
い信号処理回路を提供することにある。
【０００９】本発明の目的は、複数のトランジスタのエ
ミッタを共通に接続し、該複数のトランジスタの一方の
ベースに第１の反転増幅器の出力端子を接続し、該第１
の反転増幅器の出力端子に入力端子が接続された第２の
反転増幅器の出力端子を該複数のトランジスタの他方の
ベースに接続し、該第１の反転増幅器の入力端子に入力
された入力信号の絶対値を検出する信号処理回路装置に
おいて、該第１及び第２の反転増幅器はそれぞれ補償回
路を有する同じ回路構成の反転増幅器であり、該補償回
路は、前記複数のトランジスタの夫々と同一極性且つ同
一の大きさをもち、該複数のトランジスタのベース・エ
ミッタ間電圧を補償するオフセット電圧を生成する補償
用のトランジスタを有しており、該補償用のトランジス
タを、該第１及び第２の反転増幅器の入力段のトランジ
スタに接続することにより、該第１及び第２の反転増幅
器の出力電圧レベルを該オフセット電圧を加えた電圧レ
ベルにシフトさせる回路であることを特徴とする信号処
理回路装置により達成される。
ミッタを共通に接続し、該複数のトランジスタの一方の
ベースに第１の反転増幅器の出力端子を接続し、該第１
の反転増幅器の出力端子に入力端子が接続された第２の
反転増幅器の出力端子を該複数のトランジスタの他方の
ベースに接続し、該第１の反転増幅器の入力端子に入力
された入力信号の絶対値を検出する信号処理回路装置に
おいて、該第１及び第２の反転増幅器はそれぞれ補償回
路を有する同じ回路構成の反転増幅器であり、該補償回
路は、前記複数のトランジスタの夫々と同一極性且つ同
一の大きさをもち、該複数のトランジスタのベース・エ
ミッタ間電圧を補償するオフセット電圧を生成する補償
用のトランジスタを有しており、該補償用のトランジス
タを、該第１及び第２の反転増幅器の入力段のトランジ
スタに接続することにより、該第１及び第２の反転増幅
器の出力電圧レベルを該オフセット電圧を加えた電圧レ
ベルにシフトさせる回路であることを特徴とする信号処
理回路装置により達成される。
【００１０】
【作用】本発明によれば、絶対値検出用信号処理回路に
設けた補償回路によりあらかじめ、入力オフセット電圧
をつけておくので、ＶBE(13)及びＶBE(14)と等価な電圧
となる入力オフセット電圧によって絶対値検出回路にお
ける出力電圧レベルの低下をキャンセルできる。従って
本発明によれば、各素子のバラツキや温度による特性変
化などによって生じる動作点の変動や、ダイナミックレ
ンジの低下といった不具合を防止することができる。
設けた補償回路によりあらかじめ、入力オフセット電圧
をつけておくので、ＶBE(13)及びＶBE(14)と等価な電圧
となる入力オフセット電圧によって絶対値検出回路にお
ける出力電圧レベルの低下をキャンセルできる。従って
本発明によれば、各素子のバラツキや温度による特性変
化などによって生じる動作点の変動や、ダイナミックレ
ンジの低下といった不具合を防止することができる。
【００１１】
【実施例】図１は、本発明の一実施例を示す回路図であ
る。図１の（ａ）において、１及び２は抵抗Ｒ、及び基
準電圧ＶR、演算増幅器９からなる反転型増幅器であ
る。３は源入力信号を容量結合によって反転増幅器へ送
る為の容量である。４は、ＮＰＮトランジスタ６、７の
エミッタを共通接続し、定電流源５を付加することによ
って構成される絶対値検出回路である。又、１及び２の
反転増幅器の中に９で示された演算増幅器の具体的な実
施例を示す回路図が（ｂ）として示されている。
る。図１の（ａ）において、１及び２は抵抗Ｒ、及び基
準電圧ＶR、演算増幅器９からなる反転型増幅器であ
る。３は源入力信号を容量結合によって反転増幅器へ送
る為の容量である。４は、ＮＰＮトランジスタ６、７の
エミッタを共通接続し、定電流源５を付加することによ
って構成される絶対値検出回路である。又、１及び２の
反転増幅器の中に９で示された演算増幅器の具体的な実
施例を示す回路図が（ｂ）として示されている。
【００１２】
【外１】 がそれぞれ演算増幅器の非反転入力端子、反転入力端
子、ｏｕｔは出力端子である。
子、ｏｕｔは出力端子である。
【００１３】次にこの回路の動作を、図２に示した各点
の出力波形を用いて説明する。入力端子にかかる入力信
号は、いかなる電圧レベルにあってもよいが、これを容
量３によってＤＣ成分をカットし、ＡＣ成分のみを後段
に伝送する。従って、図２中の電圧レベルＶ1にかから
ず、反転増幅器１には入力信号のＡＣ成分が入力される
ことになる。反転増幅器１及び２は、その中の入力段の
ＰＮＰトランジスタのエミッタに接続されているＮＰＮ
トランジスタ８によって、あらかじめ入力オフセット電
圧ＶBE(8)が加えられている。即ち、反転増幅器１及び
２の出力電圧レベルは、リファレンス電圧ＶRにこのＶ
BE(8)を加えた電圧レベルにシフトする。従って、Ａ点
及びＢ点の出力電圧レベルは、ＶR＋ＶBE(8)という電位
に固定される。
の出力波形を用いて説明する。入力端子にかかる入力信
号は、いかなる電圧レベルにあってもよいが、これを容
量３によってＤＣ成分をカットし、ＡＣ成分のみを後段
に伝送する。従って、図２中の電圧レベルＶ1にかから
ず、反転増幅器１には入力信号のＡＣ成分が入力される
ことになる。反転増幅器１及び２は、その中の入力段の
ＰＮＰトランジスタのエミッタに接続されているＮＰＮ
トランジスタ８によって、あらかじめ入力オフセット電
圧ＶBE(8)が加えられている。即ち、反転増幅器１及び
２の出力電圧レベルは、リファレンス電圧ＶRにこのＶ
BE(8)を加えた電圧レベルにシフトする。従って、Ａ点
及びＢ点の出力電圧レベルは、ＶR＋ＶBE(8)という電位
に固定される。
【００１４】この後、絶対値検出回路４においては、Ａ
点の電位はＮＰＮトランジスタ７のベースエミッタ間電
圧ＶBE(7)によって低下し、又、Ｂ点の電位はＮＰＮト
ランジスタ６のベースエミッタ間電圧ＶBE(6)によって
低下し、最終的には、Ａ点側の出力電圧レベルはＶR＋
ＶBE(8)−ＶBE(7)、Ｂ点側の出力電圧レベルはＶR＋Ｖ
BE(8)−ＶBE(6)となり、図２中のＶｏｕｔに示された波
形が最終の絶対値出力信号として取り出される。このと
き、ＶBE(6)及びＶBE(7)は定電流Ｉによって決定される
ＮＰＮトランジスタのベースエミッタ間電圧であるが、
ＶBE(8)を、このＶBE(6)、ＶBE(7)と等しい電圧に設定
しておくことにより、これらをキャンセルすることがで
きる。ＮＰＮトランジスタのベースエミッタ間電圧の絶
対値をコントロールすることは非常に困難であるが、例
えばこの回路を半導体集積回路によって実現しようとす
るとき、トランジスタ６、７、及び８の極性を同一にし
大きさを同一に、更に近接に配置することにより、これ
らのベースエミッタ間電圧を等しいものとすることは、
比較的容易に実現できる。従って、最終的な出力の電圧
レベルＶｏｕｔは、 Ｖｏｕｔ＝ＶR＋ＶBE(8)−ＶBE(7)or(6)≒ＶR となって、ほぼＶRに等しいレベルにそろえることがで
きる。もちろん、これは入力信号のＤＣ成分に関するも
のであり、ＡＣ成分に関しては、絶対値回路の機能がそ
のまま適用されることはいうまでもない。
点の電位はＮＰＮトランジスタ７のベースエミッタ間電
圧ＶBE(7)によって低下し、又、Ｂ点の電位はＮＰＮト
ランジスタ６のベースエミッタ間電圧ＶBE(6)によって
低下し、最終的には、Ａ点側の出力電圧レベルはＶR＋
ＶBE(8)−ＶBE(7)、Ｂ点側の出力電圧レベルはＶR＋Ｖ
BE(8)−ＶBE(6)となり、図２中のＶｏｕｔに示された波
形が最終の絶対値出力信号として取り出される。このと
き、ＶBE(6)及びＶBE(7)は定電流Ｉによって決定される
ＮＰＮトランジスタのベースエミッタ間電圧であるが、
ＶBE(8)を、このＶBE(6)、ＶBE(7)と等しい電圧に設定
しておくことにより、これらをキャンセルすることがで
きる。ＮＰＮトランジスタのベースエミッタ間電圧の絶
対値をコントロールすることは非常に困難であるが、例
えばこの回路を半導体集積回路によって実現しようとす
るとき、トランジスタ６、７、及び８の極性を同一にし
大きさを同一に、更に近接に配置することにより、これ
らのベースエミッタ間電圧を等しいものとすることは、
比較的容易に実現できる。従って、最終的な出力の電圧
レベルＶｏｕｔは、 Ｖｏｕｔ＝ＶR＋ＶBE(8)−ＶBE(7)or(6)≒ＶR となって、ほぼＶRに等しいレベルにそろえることがで
きる。もちろん、これは入力信号のＤＣ成分に関するも
のであり、ＡＣ成分に関しては、絶対値回路の機能がそ
のまま適用されることはいうまでもない。
【００１５】図３は、本発明の他の実施例を示したもの
である。図３において、１７は反転増幅器１、２の相互
の差異によって生じる電圧レベルのズレをキャンセルす
る為の回路である。図１に示した絶対値検出回路におい
ては、反転増幅器のゲインを決定する為の抵抗Ｒの値が
小さい場合、このＲを流れる電流を無視することができ
なくなる。その結果出力にある程度のオフセット電圧が
発生することになる。従って、反転増幅器を１回通過し
たＡ点と２回通過したＢ点とでは、出力電圧レベルに差
が生じることになる。即ち前述の実施例では使用態様に
よっては、このまま絶対値検出回路に入力すると正確な
出力が表われないことがある。その対策として通常は、
Ｒの値を充分大きくとっておけば問題ないが、何らかの
理由、例えば、反転増幅器のゲインを大きくとらなけれ
ばならなかったり、容量３との関係で周波数特性が問題
となるような場合においては、Ｒの値を小さくおさえな
ければならない必要が生じる。このような場合、１７で
示したようなキャンセル回路を付加し、Ｒで消費される
電流をキャンセルするように、Ｉaの値を設定すれば、
Ｒの値が小さいような場合にも、所望の絶対値検出動作
が得られることになる。
である。図３において、１７は反転増幅器１、２の相互
の差異によって生じる電圧レベルのズレをキャンセルす
る為の回路である。図１に示した絶対値検出回路におい
ては、反転増幅器のゲインを決定する為の抵抗Ｒの値が
小さい場合、このＲを流れる電流を無視することができ
なくなる。その結果出力にある程度のオフセット電圧が
発生することになる。従って、反転増幅器を１回通過し
たＡ点と２回通過したＢ点とでは、出力電圧レベルに差
が生じることになる。即ち前述の実施例では使用態様に
よっては、このまま絶対値検出回路に入力すると正確な
出力が表われないことがある。その対策として通常は、
Ｒの値を充分大きくとっておけば問題ないが、何らかの
理由、例えば、反転増幅器のゲインを大きくとらなけれ
ばならなかったり、容量３との関係で周波数特性が問題
となるような場合においては、Ｒの値を小さくおさえな
ければならない必要が生じる。このような場合、１７で
示したようなキャンセル回路を付加し、Ｒで消費される
電流をキャンセルするように、Ｉaの値を設定すれば、
Ｒの値が小さいような場合にも、所望の絶対値検出動作
が得られることになる。
【００１６】尚、上記の説明には簡単化の為、１種類の
反転増幅器しか掲載しなかったが、通常オペアンプと呼
ばれる演算増幅器であれば、いかなるものでも同様の効
果を得ることができることはいうまでもない。
反転増幅器しか掲載しなかったが、通常オペアンプと呼
ばれる演算増幅器であれば、いかなるものでも同様の効
果を得ることができることはいうまでもない。
【００１７】以上説明した信号処理回路は半導体集積回
路として１つのチップにまとめられる。例えばビデオカ
メラ等のオートフォーカス用としては、ＣＣＤ等の光セ
ンサの出力信号を受けて高周波領域と低周波領域とに振
り分け、高周波領域は実施例１の回路で絶対値検出し、
低周波領域は実施例２の回路で絶対値検出する構成を採
用する。
路として１つのチップにまとめられる。例えばビデオカ
メラ等のオートフォーカス用としては、ＣＣＤ等の光セ
ンサの出力信号を受けて高周波領域と低周波領域とに振
り分け、高周波領域は実施例１の回路で絶対値検出し、
低周波領域は実施例２の回路で絶対値検出する構成を採
用する。
【００１８】
【発明の効果】以上、説明したように本発明ではトラン
ジスタのエミッタを共通接続した型の絶対値検出用信号
処理回路において、トランジスタのベースエミッタ間電
圧による動作点のシフトをキャンセルできる。即ち絶対
値検出回路前段にあらかじめ、補償回路による入力オッ
フセットをつけることによって動作点シフトをキャンセ
ルし、動作点の変動をなくし、ダイナミックレンジを確
保するとともに、温度による変動を防止することができ
る。
ジスタのエミッタを共通接続した型の絶対値検出用信号
処理回路において、トランジスタのベースエミッタ間電
圧による動作点のシフトをキャンセルできる。即ち絶対
値検出回路前段にあらかじめ、補償回路による入力オッ
フセットをつけることによって動作点シフトをキャンセ
ルし、動作点の変動をなくし、ダイナミックレンジを確
保するとともに、温度による変動を防止することができ
る。
【図１】本発明の実施例１による信号処理回路装置の回
路図である。
路図である。
【図２】図１の各ポイントにおける信号波形を示す図で
ある。
ある。
【図３】本発明の実施例２による信号処理回路装置の回
路図である。
路図である。
【図４】従来の信号処理回路装置の回路図である。
【図５】図４の各ポイントにおける信号波形を示す図で
ある。
ある。
【図６】従来の信号処理回路装置の反転増幅器の回路図
である。
である。
１、２ 反転増幅器 ３ 容量 ４ 絶対値検出の為の回路 ５ 定電流源 ６、７、８ ＮＰＮトランジスタ ９ 演算増幅器 １１、１２ 反転増幅器 １３、１４ ＮＰＮトランジスタ １５ 定電流源 １６ 絶対値検出の為の回路 １７ オフセットキャンセルの為の回路 １８ クランプ回路
Claims (3)
- 【請求項１】 複数のトランジスタのエミッタを共通に
接続し、該複数のトランジスタの一方のベースに第１の
反転増幅器の出力端子を接続し、該第１の反転増幅器の
出力端子に入力端子が接続された第２の反転増幅器の出
力端子を該複数のトランジスタの他方のベースに接続
し、該第１の反転増幅器の入力端子に入力された入力信
号の絶対値を検出する信号処理回路装置において、 該第１及び第２の反転増幅器はそれぞれ補償回路を有す
る同じ回路構成の反転増幅器であり、 該補償回路は、前記複数のトランジスタの夫々と同一極
性且つ同一の大きさをもち、該複数のトランジスタのベ
ース・エミッタ間電圧を補償するオフセット電圧を生成
する補償用のトランジスタを有しており、 該補償用のトランジスタを、該第１及び第２の反転増幅
器の入力段のトランジスタに接続することにより、該第
１及び第２の反転増幅器の出力電圧レベルを該オフセッ
ト電圧を加えた電圧レベルにシフトさせる回路であるこ
とを特徴とする信号処理回路装置。 - 【請求項２】 前記複数のトランジスタの一方には、前
記反転増幅器の帰還抵抗による電圧のずれをキャンセル
するキャンセル回路が更に設けられていることを特徴と
する請求項１に記載の信号処理回路装置。 - 【請求項３】 前記信号処理回路装置は半導体集積回路
で構成されていることを特徴とする請求項１に記載の信
号処理回路装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03156871A JP3135283B2 (ja) | 1991-06-27 | 1991-06-27 | 絶対値検出用信号処理回路装置 |
| DE69229375T DE69229375T2 (de) | 1991-06-27 | 1992-06-25 | Signalverarbeitungsschaltung und System zur Erfassung eines Absolutbetrages |
| EP92110683A EP0520432B1 (en) | 1991-06-27 | 1992-06-25 | Signal processing circuit and system for detection of absolute value |
| US08/332,502 US5642070A (en) | 1991-06-27 | 1994-10-31 | Signal processing circuit and system for detection of absolute value |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03156871A JP3135283B2 (ja) | 1991-06-27 | 1991-06-27 | 絶対値検出用信号処理回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH056444A JPH056444A (ja) | 1993-01-14 |
| JP3135283B2 true JP3135283B2 (ja) | 2001-02-13 |
Family
ID=15637215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03156871A Expired - Fee Related JP3135283B2 (ja) | 1991-06-27 | 1991-06-27 | 絶対値検出用信号処理回路装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5642070A (ja) |
| EP (1) | EP0520432B1 (ja) |
| JP (1) | JP3135283B2 (ja) |
| DE (1) | DE69229375T2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11264842A (ja) * | 1998-03-18 | 1999-09-28 | Fujitsu Ltd | 信号レベルモニタ回路 |
| JP3675256B2 (ja) * | 1999-10-15 | 2005-07-27 | 日本碍子株式会社 | ベクトル信号処理回路 |
| US6448851B1 (en) * | 2001-08-21 | 2002-09-10 | Texas Instruments Incorporated | Amplifier with offset compensation for a high voltage output transistor stage |
| US7068103B2 (en) * | 2004-04-30 | 2006-06-27 | Texas Instruments Incorporated | Operational transconductance amplifier input driver for class D audio amplifiers |
| WO2012112804A1 (en) | 2011-02-18 | 2012-08-23 | Raindance Technoligies, Inc. | Compositions and methods for molecular labeling |
| RU2491625C1 (ru) * | 2012-07-03 | 2013-08-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Реляторный модуль |
| RU2490704C1 (ru) * | 2012-07-03 | 2013-08-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Реляторный модуль |
| RU2490705C1 (ru) * | 2012-07-03 | 2013-08-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Реляторный модуль |
| RU2580800C1 (ru) * | 2015-03-17 | 2016-04-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" | Селектор временных интервалов |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3588671A (en) * | 1969-01-24 | 1971-06-28 | Nasa | Precision rectifier with fet switching means |
| US3585487A (en) * | 1969-06-26 | 1971-06-15 | Burroughs Corp | High-speed precision rectifier |
| US3911291A (en) * | 1973-07-23 | 1975-10-07 | Burroughs Corp | AC to absolute value linear converter |
| JPS6038048B2 (ja) * | 1978-07-19 | 1985-08-29 | 株式会社日立製作所 | 誤差増幅回路 |
| JPS5650468A (en) * | 1979-09-28 | 1981-05-07 | Yokogawa Hokushin Electric Corp | Absolute value circuit |
| JPS5750178A (en) * | 1980-09-10 | 1982-03-24 | Canon Inc | Photoelectric converter |
| US4495428A (en) * | 1981-06-09 | 1985-01-22 | Victor Company Of Japan, Ltd. | Circuit arrangement for deriving a level control signal using silicon diodes |
| JPS5866064A (ja) * | 1981-10-15 | 1983-04-20 | Toshiba Corp | レベル検出回路 |
| US4642681A (en) * | 1982-10-08 | 1987-02-10 | Canon Kabushiki Kaisha | Color image processing apparatus for generating color output signals and a black output signal in a mutually exclusive manner |
| JPS59116878A (ja) * | 1982-12-24 | 1984-07-05 | Hitachi Ltd | 絶対値回路 |
| JPS6153809A (ja) * | 1984-08-22 | 1986-03-17 | Sharp Corp | 差動増幅回路 |
| JPH0654957B2 (ja) * | 1985-11-13 | 1994-07-20 | キヤノン株式会社 | 光電変換装置 |
| JPS62117085A (ja) * | 1985-11-18 | 1987-05-28 | Victor Co Of Japan Ltd | 絶対値回路 |
| JPH0775289B2 (ja) * | 1986-03-03 | 1995-08-09 | 株式会社日立製作所 | 相互コンダクタンス増幅回路 |
| US4853646A (en) * | 1988-07-19 | 1989-08-01 | Fairchild Semiconductor Corporation | Temperature compensated bipolar circuits |
| JPH0279608A (ja) * | 1988-09-16 | 1990-03-20 | Olympus Optical Co Ltd | 演算増幅器のオフセット調整装置 |
-
1991
- 1991-06-27 JP JP03156871A patent/JP3135283B2/ja not_active Expired - Fee Related
-
1992
- 1992-06-25 EP EP92110683A patent/EP0520432B1/en not_active Expired - Lifetime
- 1992-06-25 DE DE69229375T patent/DE69229375T2/de not_active Expired - Fee Related
-
1994
- 1994-10-31 US US08/332,502 patent/US5642070A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5642070A (en) | 1997-06-24 |
| EP0520432B1 (en) | 1999-06-09 |
| EP0520432A2 (en) | 1992-12-30 |
| DE69229375D1 (de) | 1999-07-15 |
| EP0520432A3 (en) | 1993-10-27 |
| JPH056444A (ja) | 1993-01-14 |
| DE69229375T2 (de) | 2000-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020113652A1 (en) | Amplifier circuit | |
| JP3135283B2 (ja) | 絶対値検出用信号処理回路装置 | |
| US5192884A (en) | Active filter having reduced capacitor area but maintaining filter characteristics | |
| US4908870A (en) | Motional load driver | |
| EP0526423A1 (en) | An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance | |
| US5371476A (en) | Amplifying circuit | |
| US6411161B1 (en) | AC coupling circuit | |
| KR0155616B1 (ko) | 영상 신호 클램프 회로 | |
| US4945314A (en) | Amplifier arrangement with saturation detection | |
| KR100291237B1 (ko) | 클램프 회로 | |
| US6313884B1 (en) | Gamma correction | |
| EP0508711B1 (en) | Transistor direct-coupled amplifier | |
| US6114909A (en) | Differential amplifier for correcting offsets at inputs using low capacitance capacitor | |
| EP1164695A1 (en) | Circuit for detecting distortion in an amplifier, in particular an audio amplifier | |
| JPH11136268A (ja) | フィールドバスインターフェース回路 | |
| JP2000155139A (ja) | 電流検出装置 | |
| JPH0221775Y2 (ja) | ||
| JPH057115A (ja) | ノイズ除去型パルス増幅回路 | |
| JPS62241406A (ja) | レベル検出回路 | |
| JPH05235659A (ja) | 増幅器のオフセット除去回路 | |
| JPH01202904A (ja) | レベル検波回路 | |
| JPH0251318B2 (ja) | ||
| JPH08148954A (ja) | 利得可変増幅器 | |
| JPS6354809A (ja) | バイアス回路 | |
| JPS648954B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001114 |
|
| LAPS | Cancellation because of no payment of annual fees |