JPS62117085A - 絶対値回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は絶対値回路に係り、入力電圧の絶対値電圧を発
生ずる絶対値回路に関する。

従来の技術 従来より、各種信号処理の分野において、例えば自動利
得制御回路等に必要な信号振幅の検出器として絶対値回
路が利用されてきた。

第６図は従来の絶対値回路の一例の回路系統図を示す。

同図中、１は入力端子、２はＮＰＮトランジスタＱａ　
、　Ｑｂ　、電流源Ｉａ、基準電圧Ｖを発生する基準電
圧源及び抵抗Ｒａ〜Ｒｄよりなる周知の差動増幅器を示
す。また、３はＮＰＮトランジスタＱｃ　、Ｑｄと、そ
れらのエミッタに共通接続された電流源１ｂとよりなる
信号選択回路を示し、上記エミッタの接続点は出力端子
４と接続されている。

ここで、Ｍ準電圧Ｖに対して第７図（Ａ）に示す如く変
化する入力電圧Ｖａが入力端子１を介してトランジスタ
Ｑａのベースに供給されると、周知の原理により、電圧
Ｖ′に対して第７図（Ｂ）。

（Ｃ）に示す如く変化する電圧Ｖｂ、Ｖｃがトランジス
タＱａ　、Ｑｂのコレクタより出力される。

但し、上記Ｖ′は、Ｖａ＝ＶのときのトランジスタＱａ
　、Ｑｂのコレクタ電圧を示す。

上記電圧Ｖｂ　、ＶｃはトランジスタＱｃ　、　Ｑｄの
夫々のベースに供給される。ｆΔ号選択回路３は周知の
如く、入来する電圧Ｖｂ　、Ｖｃのうち大なる方を出力
端子４へ出力する。

ここで、入力電圧Ｖａと基準電圧Ｖとの差をΔＶａ　　
（−Ｖａ−Ｖ）とおくと、上記電圧ｖｂ及びＶｃは夫々
（１）式及び０式のように表わされる。

ｖｂ＝ｖ’　−ΔＶａ　　　　　　　　　　（１）ｖｃ
　＝ｖ’　＋Δｖａ　　　　　　　　　　（２）従って
、出力端子４へ出力される電圧Ｖｄは、トランジスタＱ
ｃ　、Ｑｄの順方向ベース・エミッタ間電圧をＶＢＥと
おくと、０式のように表わされる。

Ｖｄ　＝　ｌ　ＡＶａ　ｌ　＋Ｖ’　−Ｖｅ　Ｅ　　　
　Ｇ）このようにして、出力電圧Ｖｄは第７図（Ｄ）に
示す如く、基準となる電圧（Ｖ’　−ＶＢ　Ｅ　）に対
して、上記電圧差の絶対値１ΔＶａ　ｌが加鐸されたよ
うな波形となる。従って、第６図図示回路は入力電圧Ｖ
ａの絶対値が出力電圧■ｄとして出力される所謂絶対値
回路として動作する。

発明が解決しようとする問題点 しかるに、上記信号選択回路３は、その出力電圧Ｖｄが
トランジスタＱｃ　、Ｑｄの出力インピーダンスにより
分割される結果、その入力間の電圧差が小なる場合（例
えば、ｌ　Ｖｂ　−Ｖｃ　１．＜　１００ｍＶとなる場
合）、周知の如く出力の直線性が悪化してしまう。従っ
て、上記従来の絶対値回路においては、小信号入力時に
その絶対値出力が非直線特性を有するという問題点があ
った。

また、上記従来の絶対値回路において、その出力電圧Ｖ
ｄの基準電圧がＶ’　−ＶＢＥで固定であり、自由に設
定はできないので後続回路の接続条ｆ［が制限されると
いう不具合があった。

さらに、上記基準電圧は電圧ＶＢＨに伴う温度特性を有
し、後続回路はこの温度特性の補償を必要とする等の問
題点があった。

そこで、本発明は、電流発生手段、切換回路。

カレン１〜ミラ一回路、加粋器及び電流−電圧変換器を
設けることにより、上記問題点を解決した絶対値回路を
提供することを目的とする。

問題点を解決づるための手段 本発明になる絶対値回路は、入力電圧に応じた第１の′
ｉｌｉ流を発生出力する電流発生手段と、電流発生手段
より供給される第１の電流の一方の極性を選択して第２
のｆｆｉ流として出力するとＪζに、第１の電流の他方
の極性を選択して第３の電流として出力する切換回路と
、第２の電流の極性を第３の電流の極性と同じ極性に変
換して出力するカレントミラー回路と、第３の電流及び
カレントミラー回路の出力電流を夫々加算して加算出力
電流を発生する加陣器と、加算出力電流を出力電圧に変
換する電流−電圧変Ｉｌｋ器とより構成される。

作用 上記電流発生手段より出力される第１の電流は、切換回
路により互いに極性の異なる第２及び第３の電流に変換
され、大々異なる期間に交ηに出力される。

上記第２の電流は、カレントミラー回路にて第３の電流
ど同じ極性に変換された後、加鈴器にて第３の電流と夫
々加算される。この加掠器の加算出力電流は電流−電圧
変換器により、出力電圧に変換される。

このようにして、入力電圧の絶対値になる出ツノ電圧が
得られる。次に、本発明回路の実施例について、第１図
〜第５図と共に説明する。

実施例 第１図は本発明になる絶対値回路の第１実施例のブロッ
ク系統図を示す。ここで、入力端子５に入来する入力電
圧■１は差動増幅器６に供給され、ここで電流ｒ１に変
換された後、切換回路７へ出力される。切換回路７は、
電流■１の一方の極性に対応した（例えば、正極性の）
電流Ｉ２を発生して加ｎ器８へ出ツノすると共に、電流
Ｔ１の他方の極性に対応したく例えば、負極性の）電流
Ｉ３を発生してカレントミラー回路９へ出力する。

カレントミラー回路９は入来する電流１３の権竹を上記
電流Ｉ２と同じ極性に変換して得た電流＋３’　を加算
器８に供給する。加算器８は入来する電流Ｉ２及び１３
′を人々加算して得た加ｎ出力電流ｒ４を電流−電圧変
換器（Ｉ−Ｖ変換器というものとする）１０へ出力する
。Ｉ−Ｖ変換器１０は入来する電流■４を出力電圧■２
に変換して出力端子１１へ出力する。このようにして入
力電圧Ｖ１の絶対値に比例した出力電圧■２が得られる
。

第２図は第１図図示ブロック系統の詳細な回路系統図を
示す。同図中、第１図と同一構成部分には同一の符号を
付しである。ここで、差動増幅器６は、ＮＰＮトランジ
スタＱ＋　、Ｑ２　、基準電流１ｏを発生出力する電流
源１２，１３、基準直流電圧Ｖｅを発生出力する基準直
流電圧源１４、抵抗値ｒ１を有する抵抗Ｒ＋、及びダイ
オードＤ１及びＰＮＰｔ−ランジスタＱ３よりなるカレ
ントミラー回路より構成される公知の電流出力型差動増
幅器である。

上記トランジスタＱ１のベースには入力端子５が接続さ
れ、そのエミッタは１！流源１２を介して接地される。

また、トランジスタＱ２のベースは基準直流電圧源１４
を介して接地され、そのエミッタは電流源１３を介して
接地される。このトランジスタＱ＋及びＱ２の夫々のエ
ミッタは抵抗Ｒ１を介して接続される。

一方、トランジスタＱ３のエミッターベース間にはダイ
オードＤ１のアノード及びカソードが夫々接続され、ト
ランジスタＱ３のコレクタは上記トランジスタＱ２のコ
レクタに接続される。また、上記ダイオードＤ＋のカソ
ード及びトランジスタＱ３のベースの接続点は上記トラ
ンジスタＱ１のコレクタに接続される。

前記切換回路７は、エミッタが夫々共通接続されたＮＰ
ＮＩ−ランジスタＱ４及びＰＮＰｔ−ランジスタＱ５よ
りなり、そのエミッタ共通接続点へは前記トランジスタ
Ｑ２及びＱ３の人々のコレクタの共通接続点に接続され
る。また、このトランジスタＱ４及びＱ５は直列に接続
されたダイオードＤ２〜Ｄ４及び電流源１５によりベー
スバイアスされており、トランジスタＱ４のベースはダ
イオードＤ３のカソード及びダイオードＤ４のアノード
の接続点に接続され、トランジスタＱ５のベースはダイ
オードＤ４のカソード及び電流源１５の接続点に夫々接
続される。

前記カレントミラー回路９は、ＰＮＰトランジスタＱ６
及びトランジスタＱ６のエミッタ・ベース間にそのアノ
ード及びカソードが夫々接続されたダイオードＤ５より
構成される。このトランジスタＱ６のベース及びダイオ
ードＤ５のカソードの接続点は上記トランジスタＱ４の
コレクタに接続される。

前記加算器８は、トランジスタＱ５及びＱ６の夫々のコ
レクタの単なる結節点で構成される。一方、前記Ｉ−Ｖ
変換器１０は抵抗値ｒ２を有する抵抗Ｒ２及び直流電圧
Ｖ。を発生出力する直流電圧源１６より構成される。こ
こで、上記加符器８になる結節点は出力端子１１に接続
されると共に、抵抗Ｒ２及びａ流電圧源１６を直列に介
して接地される。

また、電源電圧＋Ｖｃｃを供給する電源端子は、前記ダ
イオードＤ１のアノード及び１−ランジスタＱ３のエミ
ッタの接続点とダイオードＤ５のアノ−ド及びトランジ
スタＱ６のエミッタの接続点に夫々接続されると共に、
前記ダイオードＤ２〜Ｄ４及び電流源１５を直列に介し
て接地される。

次に、上記構成になる第２図図示回路系統の動作につい
て第３図に示す信号波形図と共に説明する。

いま、第３図（Ａ）に示す如く基準直流電圧ＶＢに対し
て変化する入力電圧Ｖ＋が、入力端子５を介して前記ト
ランジスタＱ１のベースに供給されると、周知の差信増
幅器の原理により、第３図（Ｂ）に示す如き電流１１が
発生されて、前記トランジスタＱ２及びＱ３の夫々のコ
レクタの共通接点より前記トランジスタＱ４及びＱ５の
エミッタ共通接続点Ａへ出力される。

ここで、第３図にて時刻ｔ１〜ｔ２及びｔ３〜ｔ４等に
示す如く、電流■１が正極性のとぎ（すなわら、１１≧
０のとき）、上記エミッタ共通接続点への電位は上昇し
、これにより］−ラランジスタラはオンとなり、トラン
ジスタＱ４は零バイアスされてオフとなる。一方、時刻
ｔ２〜ｔ３？７に示す如く、電流１１が負極性のとき（
すなわら、１＋　＜Ｑのとき）、エミッタ共通接続点へ
の電位は低下し、これにより、］・ランジスタＱ４Ｇ、
ｔオンとなり、トランジスタＱ５は零バイアスされてオ
フとなる。従って、トランジスタＱ５のコレクタより第
３図（Ｃ）に示す如ぎ電流１２が発生出力され、一方、
トランジスタＱ４のコレクタより同図（Ｄ）に示す如ぎ
電流Ｉ３が発生出力される。

上記電流Ｉ３は、前記カレントミラー回路９のダイオー
ドＤｓを順方向に介して流れるため、周知のカレントミ
ラー回路の動作原理により、電流■３と同じ波形を有す
゛る電流１３／がトランジスタＱ６のコレクタより発生
出力される。

加算器８は入来する電流Ｉ２及びＩ３’を加締して、第
３図（Ｅ）に示ず如き加鋒出力電流Ｉ４を発生出力する
。Ｉ−Ｖ変換器１０は入来する電流Ｉ４を第３図（Ｆ）
に示す如き出力電圧Ｖ２＝ＶＯ＋ｒ２　　・■４に変換
して出力端子１１へ出力する。

ここで、前記入力電圧ｖ１と基準直流電圧Ｖｓどの差を
ΔＶ　（＝Ｖ＋−Ｖ口）と表わすと、前記電流りは、差
動増幅器６の変換利得が１　／　ｒ　＋であるから、（
４）式のように表わされる。

Ｉｔ　＝　（１／ｒ＋　）　・ΔＶ（４）従って、第３
図（Ｂ）及び（Ｅ）に示す如く、加算器８の加陣出力電
流Ｉ４は電流りの絶対値であるため、加締出力電流Ｉ４
は６）式のように表わされる。

１４＝　ｌ　Ｉｔ　　ｌ　＝　（１／ｒ＋　）　・１Δ
■１■ このため、Ｉ−Ｖ変換器１０の出力電圧ｖ２は６）式の
ように表わされる。

Ｖ２＝Ｖｏ＋（ｒ２／ｒ＋　）−１ΔＶ１（ｔ３） 以上により、第２図図示回路系統は、変換利得を　ｒ２
／ｒ＋　とし、基準電圧をＶ。とする入力電圧Ｖ１の絶
対値出力電圧ｖ２を出力する絶対値回路として動作する
。第４図は本発明回路の第２実施例の回路系統図を示ツ
１．同図中、第１図及び第２図と同一構成部分には同一
のｎ８を付し、その説明を省略するつこの第２実施例は
、切換回路７中のトランジスタＱ５のコレクタ側にカレ
ントミラー回路９′を接続し、かつ、１−■変換器１０
′内にダイオードＤ６及びＰＮＰｔ−ランジスタＱ７よ
りなるカレントミラー回路を設けたことに特徴を有する
。

ここで、上記カレントミラー回路９′はダイオードＤｓ
’及びＮＰＮトランジスタＱ６’　よりなり、ダイオー
ドＤｓ’のカソード及びトランジスタＱｓ’のエミッタ
は夫々接地されている。このダイオードＤｓ’　のアノ
ード及びトランジスタＱ６’のベースの接続点は上記ｌ
・ランジスタＱ５のコレクタに接続される。

加算器８′１よ、トランジスタＱ４のコレクタ及びトラ
ンジスタＱｅ’　のコレクタの結節点より構成される。

一方、［−Ｖ変換器１０′内σ月・ランジスタＱ７のエ
ミッターベース間にはダイオードＤ６のアノード及びカ
ソードが人々接続される。

このダイオードＤ６のカソード及びトランジスタＱ７の
ベースの接続点は十記加障器８′になる結節点に接続さ
れ、また、ダイオードＤ６のアノード及びトランジスタ
Ｑ７のエミッタの接続点は前記電源端子に接続される。

さらに、トランジスタＱ７のコレクタは出力端子１７に
接続されると共に、前記抵抗Ｒ２及び直流電圧源１６を
直列に介して接地される。

次に、第２実施例の動作について説明するに、トランジ
スタＱ５のコレクタより出力される前記電流■２は、ダ
イオードＤｓ’を順方向に介して流れるため、周知のカ
レントミラー回路の動作原理により、トランジスタ０６
′のコレクタより第３図（Ｃ）に示す如き電流１２′が
出力される。

加算鼎８′は、トランジスタＱ４及びＱｓ’のコレクタ
より夫々供給される電流Ｉ３及びＩ２’を加算して、第
３図（Ｅ）に示す如ぎ加算出力電流Ｉ４’を発生する。

この電流１４’　はダイオードＤ６を順方向に介して流
れるため、上記と同様に、トランジスタＱ７のコレクタ
より出力電流■５が出力される。

ここで、ダイオードＤ６及びトランジスタＱ７よりなる
カレントミラー回路の電流増幅利得をｎと表わすと、上
記出力電流Ｉｓは、ｌ５−ｎＩａ’　ど表わされる１、
従って、前記６）式の関係により、出力電流Ｉ５は、■
式のように表わされる。

Ｉｓ　＝ｎ　・（１／ｒ＋　）　・ＩΔＶｌ　　　（７
）これにより、出力端子１７へ出力される絶対値出力電
圧Ｖ２’　は０式のように表わされる。

Ｖ２　’　−Ｖｏ　４−ｎ串（ｒ２／ｒ＋）φ１Δ■１
　　　　　　　　　　■ このようにして、第４図図示回路系統はｌ［圧Ｖｏ及び
変換器１７ｎ・（ｒ２／ｒ＋）を有する絶対値回路とし
て動作し、また、ダイオードＤ６及びトランジスタＱｙ
よりなるカレントミラー回路により加算出力電流ｈ′の
電流増幅を行なっているので、上記の如く変換利得を高
くでき、出力電圧Ｖ２’　の最大値も略電源電圧Ｖｃｅ
まで大きくできるという利点を有する。

なお、前記第１図及び第４図図示回路系統において、第
５図に示す如く、トランジスタＱ４及びＱ５の夫々のベ
ースをダイオードＤ４のカソード及び電流源１５の接続
点に接続するよう構成し、トランジスタＱ４及びＱ５の
ベース間バイアスを零に設定してもよい。また、この場
合の回路動作は前記第１及び第２実施例と同じである。

次に、本発明回路における小信号入力時の出力直線性に
ついて説明する。いま、入力電圧Ｖ１がＶ＋：ｌ：Ｖｕ
のとき、電圧へ■は小レベルとなり、よって、差動増幅
器６より出力される電流１１も小レベルとなる。しかし
、切換回路７は眞述の如く、入来する電流１１の極性の
みに依存して、そのトランジスタＱ４及びＱ５のオン、
オフが制御されているので、入力電流１＋の大小には拘
わらず直線性を維持して電流が１２及び１３を出力する
ことができる。従って、小信号入力時にら絶対値出力電
圧■２の直線性は旧われることがない。

また、本発明回路は出りの基準電圧■。を他の回路動作
とは全く独立して任意の電圧に設定できるので、温度特
性も良好で、かつ、安定した出力電圧ｖ２を（ｑること
ができる。さらに、本発明回路の入出力間の変換利得は
、前記抵抗比ｒｚ／ｒ１等で決定されるので、上記基準
電圧Ｖｏとは独立に設定できて、後続回路の接続条件に
制限がない。

なお、本発明回路の回路構成は前記第１及び第２実施例
に限定されるものではなく、他の回路構成でもよい。ま
た、前記差動増幅ｒｉｉ６は他の電流発生手段でもよい
。

発明の効果 上述の如く、本発明によれば、電流発生手段。

切換回路、カレントミラー回路、加口器及び電流−電圧
変換器を夫々設ｉ）だので、出力がトランジスタの出力
インピーダンスに影響されることもなく、小信号入力時
にも良好な出力直線性を有し、任意の基準電圧及び任意
の変換利得を独立に設定可能な絶対値回路を実現でき、
例えば自動利得制御回路等の（、ｆｉ号レベルの検出回
路等に応用して、その検出精度及び温度変化に対する安
定度も向上させることができ、さらに、電流元１手段は
−の電流を出力するよう構成されているため、ｌ１７Ｊ
換回路は１系統ですみ、回路構成を簡単にできる等の特
長を有する。

【図面の簡単な説明】

第１図及び第２図は夫々本発明になる絶対値回路の第１
実施例を示すブロック系統図及び回路系統図、第３図は
本発明回路の動作説明用信号波形図、第４図は本発明回
路の第２実施例を示す回路系統図、第５図は第２図及び
第４図図示回路系統中の切換回路等の他の実施例を示す
回路系統図、第６図及び第７図は夫々従来の絶対値回路
の一例を示す回路系統図及び動作説明用信号波形図であ
る。 ５・・・入力端子、６・・・差動増幅器、７・・・切換
回路、８．８′加算器、９，９′・・・カレントミラー
回路、１０．１０’・・・電流−電圧変換器、１１．１
７・・・出力端子、１２，１３．１５・・・電流源、１
４・・・基準直流電圧源、１６・・・直流電圧源、Ｄ＋
−Ｄａ。 Ｄｓ’　・・・ダイオード、０１〜Ｑ７　、　Ｑｓ　’
　・・・トランジスタ、Ｒ＋　、Ｒ２・・・抵抗。 第１図 嬉２図 第３図 第４図 第５図

Claims (3)

【特許請求の範囲】
1. （１）入力電圧に応じた第１の電流を発生出力する電流
   発生手段と、該電流発生手段より供給される該第１の電
   流の一方の極性を選択して第２の電流として出力すると
   共に、該第１の電流の他方の極性を選択して第３の電流
   として出力する切換回路と、該第２の電流の極性を該第
   ３の電流の極性と同じ極性に変換して出力するカレント
   ミラー回路と、該第３の電流及び該カレントミラー回路
   の出力電流を夫々加算して加算出力電流を発生する加算
   器と、該加算出力電流を出力電圧に変換する電流−電圧
   変換器とより構成したことを特徴とする絶対値回路。
2. （２）該電流発生手段は、差動増幅器より構成され、該
   切換回路は、エミッタが夫々共通接続され、かつ、互い
   に接合極性の異なる第１及び第２のトランジスタよりな
   り、そのエミッタ共通接続点を該第１の電流の入力端子
   とし、該第１及び第２のトランジスタの夫々のコレクタ
   を該第２及び第３の電流の出力端とし、該第１の電流の
   極性により制御されて該第１及び第２のトランジスタの
   うちいずれか一方のトランジスタがオンしたとき、他方
   のトランジスタがオフして上記両出力端のうちいずれか
   一方から該第２又は第３の電流を出力することを特徴と
   する特許請求の範囲第１項記載の絶対値回路。
3. （３）該電流−電圧変換器は、該加算出力電流を増幅す
   る電流増幅器と、該電流増幅器の出力電流が流れる抵抗
   及び基準電圧源とよりなり、該電流増幅器及び該抵抗の
   接続点を前記出力電圧の出力端とすることを特徴とする
   特許請求の範囲第１項記載の絶対値回路。