JPS648954B2 - - Google Patents
Info
- Publication number
- JPS648954B2 JPS648954B2 JP4359281A JP4359281A JPS648954B2 JP S648954 B2 JPS648954 B2 JP S648954B2 JP 4359281 A JP4359281 A JP 4359281A JP 4359281 A JP4359281 A JP 4359281A JP S648954 B2 JPS648954 B2 JP S648954B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- resistor
- transistor
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 6
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/52—Automatic gain control
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Receiver Circuits (AREA)
Description
【発明の詳細な説明】
本発明は映像信号用、特に磁気録画再生装置に
最適なAGC回路に関する。 一般に磁気録画再生装置（以下VTRと称する）
におけるAGC回路は、第１図に示す如く、入力
端子１に被AGC用の増幅段２、クランプ回路３、
比較段４及び検波段５を順次接続すると共に、該
比較段４に対し基準電圧回路６によつて所定のレ
ベルの基準電圧を供給し、前記検波段５の次段に
は直流増幅器７が接続されている。８はクランプ
出力端子を示す。 ところが前記構成において、AGCの信号レベ
ルを検出するための前記比較器の基準電圧が温度
変化及び電源電圧の変動によつて変化してしま
い、これを除去する場合回路構成が複雑となつて
集積回路（IC）化が極めて困難であつた。 そこで本発明は、前記欠点を除去した新規な映
像信号用AGC回路を提供するもので、以下図面
に従つて説明すると、第２図は本発明の同回路を
示し、入力端子１に加えられる入力信号viは結合
コンデンサを介してクランプ回路３を構成する入
力トランジスタ９、第１の差動増幅器１０に加わ
り、スイツチングトランジスタ１１によつて前記
入力信号viとして映像信号が加わる場合、同期信
号の先端レベルが一定となつて、入力トランジス
タ９のエミツタに接続した端子８からクランプ出
力が得られる。 斯る同期信号の先端レベルが一定になされた映
像信号は増幅器１２の第２の差動増幅器１３を構
成するトランジスタ１４，１５の一方のトランジ
スタ１４のベースに加わり、負荷抵抗１６に直流
結合されたインピーダンス変換用のエミツタフオ
ロアトランジスタ１７を介して第３の差動増幅器
１８を構成するトランジスタ１９，２０の一方の
トランジスタ１９のベースに加えられる。 この場合前記第１及び第２の差動増幅器１０，
１３の他方の各トランジスタ２１，１は第１のバ
イアス用トランジスタ２２によつて所定のレベル
の固定バイアスが与えられている。 一方第２の差動増幅器１３及び第３の差動増幅
器１８の定電流源用に設けた各エミツタ側に接続
された定電流トランジスタ２３，２４，２５のベ
ースはバイアス手段２６に設けた第２のバイアス
用トランジスタ２７のエミツタに共通接続してあ
る。 これと同時に前記第２のバイアス用トランジス
タ２７のエミツタは基準電圧回路６の第１の基準
用トランジスタ２８のベースにの接続され、該第
１の基準用トランジスタ２８のコレクタは第２の
基準用トランジスタ２９のベースに接続され、該
第２の基準用トランジスタ２９のエミツタは比較
段４を構成する第３の差動増幅器１８の一方の入
力端即ちトランジスタ２０のベースに接続されて
基準電圧が加えられている。検波段５を構成する
トランジスタ３０，３１の一方のベースは負荷抵
抗３２からの信号が加わり、一定の振幅以上の信
号によつて前記負荷抵抗３２における電圧降下が
生じたとき、トランジスタ３０，３１がオンにな
り、AGC出力が端子３３に現われる。 このとき抵抗３４及びコンデンサ３５より成る
フイルタ３６によつて平滑され、前記AGC出力
端子３３からは所定のAGC電圧が導出されるこ
とになる。 ここで前記増幅器１２の入力側であるトランジ
スタ１４のベースにおける同期信号の先端の直流
電圧はトランジスタ１５のベース電圧と同一とな
り、トランジスタ１５のコレクタに接続された負
荷抵抗１６の一端には同期信号が下向きに出力信
号となる。 同期信号の期間におけるトランジスタ１５のコ
レクタ電流はエミツタ電流にほぼ等しく、定電流
トランジスタ２４にI3として流れる。従つてエミ
ツタフオロアトランジスタ１７のベースでの同期
信号の先端レベルに相当する直流電圧は無信号時
の直流電圧に等しく、これをVAとする。 比較段４を構成する第３の差動増幅器１８のベ
ースに接続された第２のバイアス用トランジスタ
２９のベース電位をVBとすると、エミツタフオ
ロアトランジスタ１７のベースにおける信号レベ
ルがピーク・ピークで△Ｖ＝VB―VAになつたと
きに検波段４の出力が現われて、端子３３からの
AGC電圧により、AGCが動作し始め、これによ
り次段に接続される第１図図示の直流増幅器７の
利得を充分に大きく設定しておくと、入力信号レ
ベルが大きくなつても、AGCの作用でエミツタ
フオロアトランジスタ１７のベースでの信号レベ
ルは△Ｖで抑えられ、又トランジスタ１５のエミ
ツタでのクランプ出力は△Ｖ×R11／R12となる。 従つて△Ｖ＝VB―VAの値が電源電圧及び温度
に依存しない様にすれば前記クランプ出力も電源
電圧変動、温度変化に影響されることなく、安定
な特性が得られる。 そこで各電流及び電圧を第２図から求めると抵
抗３７，３８及びダイオード３９，４０に流れる
電流I1は I1＝VCC―2VD／R6＋R7 …(1) となり、又定電流トランジスタ２４に流れる電流
I3及び基準電圧用トランジスタ２８のエミツタ抵
抗に流れる電流I4は次の値となる。 I3＝R7／R6＋R7×VCC―2VD／R10 …(2) I4＝R7／R6＋R7×VCC―2VD／R18 …(3) 次にＡ点の電圧VA及びＢ点の電圧VBは各々次
式から求められる。上式でVDはダイオード３９，
４０の順方向電圧を示す。 VA＝VCC―I3R12 …(4) VB＝VCC―R17（I4―I5） …(5) 従つて前記VAとVBの差△Ｖは △Ｖ＝VB―VA＝I3R12―R17（I4―I5） …(6) となる。 ここでツエナーダイオード４１の両端の電圧
VZは VZ＝I6（R20＋R21）＋I5R21 …(7) 又I6R20＝I5R19＋I4R18 …(8) となり、式(7)(8)より VZ＝R20＋R21／R20（I5R19＋I4R18）＋I5R21 従つて抵抗４２を流れる電流I5は I5＝VZ／R19＋R21＋R19・R21／R20―
R18（１＋R21／R20）／R19＋R21＋R19・R21／R20I4 …(9) となり式(2)(3)(6)(9)より △Ｖ＝R7・R12／（R6＋R7）R10（VCC―2VD
）＋R17／R19＋R21＋R19・R21／R20VZ ―R7・R17／（R6＋R7）R18｛１＋R18（１＋R21／R20
）／R19＋R21＋R19・R21／R20｝（VCC―2VD） 前式で△ＶがVCC及びVDに依存しないためには
VCC及びVDの項について整理すると次式のように
なり、各々をゼロ（０）に選ぶと式(11)及び式(12)に
示す如くなる。 △Ｖ＝〔R7・R12／（R6＋R7）R10―R7・R1
7／（R6＋R7）R18｛１＋R18（１＋R21／R20）／R19＋R2
1｝〕 （VCC―2VD）＋R17／R19＋R21＋R19・R21
／R20VZ…(10) VCC、VDの項をゼロにしたとき、式(10)で２項だ
けとなり、 △Ｖ＝R17／R19＋R21＋R19・R21／R20VZ…(11) R12／R10＝R17／R18｛１＋R18（１＋R21／R20）／R19
＋R21｝…(12) であるからこの式(12)を満足する抵抗値を選べばよ
い。 尚、前述の式においてダイオード３９，４０の
順方向電圧VDと定電流トランジスタ２３，２４，
２５の各ベース・エミツタ間立上り電圧VBEは全
て等しいものとする（シリコンの場合0.7Vとな
る）。 又、前記定電流トランジスタ２３を流れる電流
I2は抵抗値R9，R10を等しくした場合I3に等しく I2＝R7／R6＋R7×VCC―2VD／R10 となる。 ところで、第２図の説明においてはツエナーダ
イオード４１の電圧VZを抵抗R21及びR20で分圧
し、その分圧した電圧を抵抗R19の一端に印加す
るようにしたが、本発明はこれに限定されるもの
ではなく、前記抵抗R19の一端には電源電圧変動
の影響を受けない基準電圧が印加されていれば良
い。例えば、抵抗R21の値を零に設定すると、ツ
エナーダイオード４１の電圧Vzが抵抗R19の一端
に直接印加される。この場合の各抵抗の値の設定
は、第(12)式より R12／R10＝R17／R18｛１＋R18／R19｝…（13） となる。従つて、第（13）式を満足する様な抵抗
値を設定すれば、電源電圧の変動の影響を受けな
い△Ｖを得ることが出来る。 以上の通り本発明は増幅段と比較段を直流結合
した場合各構成要素である差動増幅器の定電流源
のバイアスを共通になし、設計条件を所定の値に
なし、電源電圧変動と温度変化による特性変化を
除去でき、特に入力信号として映像信号を印加
し、クランプ回路で同期信号の先端を同一レベル
にし、該同期信号の先端が無信号時の直流レベル
と同一になる様な増幅器を前記増幅段に用いた場
合、極めて特性の安定化が図れると共に本発明回
路はVTR等の映像信号処理回路のAGC回路に用
いれば効果大である。
最適なAGC回路に関する。 一般に磁気録画再生装置（以下VTRと称する）
におけるAGC回路は、第１図に示す如く、入力
端子１に被AGC用の増幅段２、クランプ回路３、
比較段４及び検波段５を順次接続すると共に、該
比較段４に対し基準電圧回路６によつて所定のレ
ベルの基準電圧を供給し、前記検波段５の次段に
は直流増幅器７が接続されている。８はクランプ
出力端子を示す。 ところが前記構成において、AGCの信号レベ
ルを検出するための前記比較器の基準電圧が温度
変化及び電源電圧の変動によつて変化してしま
い、これを除去する場合回路構成が複雑となつて
集積回路（IC）化が極めて困難であつた。 そこで本発明は、前記欠点を除去した新規な映
像信号用AGC回路を提供するもので、以下図面
に従つて説明すると、第２図は本発明の同回路を
示し、入力端子１に加えられる入力信号viは結合
コンデンサを介してクランプ回路３を構成する入
力トランジスタ９、第１の差動増幅器１０に加わ
り、スイツチングトランジスタ１１によつて前記
入力信号viとして映像信号が加わる場合、同期信
号の先端レベルが一定となつて、入力トランジス
タ９のエミツタに接続した端子８からクランプ出
力が得られる。 斯る同期信号の先端レベルが一定になされた映
像信号は増幅器１２の第２の差動増幅器１３を構
成するトランジスタ１４，１５の一方のトランジ
スタ１４のベースに加わり、負荷抵抗１６に直流
結合されたインピーダンス変換用のエミツタフオ
ロアトランジスタ１７を介して第３の差動増幅器
１８を構成するトランジスタ１９，２０の一方の
トランジスタ１９のベースに加えられる。 この場合前記第１及び第２の差動増幅器１０，
１３の他方の各トランジスタ２１，１は第１のバ
イアス用トランジスタ２２によつて所定のレベル
の固定バイアスが与えられている。 一方第２の差動増幅器１３及び第３の差動増幅
器１８の定電流源用に設けた各エミツタ側に接続
された定電流トランジスタ２３，２４，２５のベ
ースはバイアス手段２６に設けた第２のバイアス
用トランジスタ２７のエミツタに共通接続してあ
る。 これと同時に前記第２のバイアス用トランジス
タ２７のエミツタは基準電圧回路６の第１の基準
用トランジスタ２８のベースにの接続され、該第
１の基準用トランジスタ２８のコレクタは第２の
基準用トランジスタ２９のベースに接続され、該
第２の基準用トランジスタ２９のエミツタは比較
段４を構成する第３の差動増幅器１８の一方の入
力端即ちトランジスタ２０のベースに接続されて
基準電圧が加えられている。検波段５を構成する
トランジスタ３０，３１の一方のベースは負荷抵
抗３２からの信号が加わり、一定の振幅以上の信
号によつて前記負荷抵抗３２における電圧降下が
生じたとき、トランジスタ３０，３１がオンにな
り、AGC出力が端子３３に現われる。 このとき抵抗３４及びコンデンサ３５より成る
フイルタ３６によつて平滑され、前記AGC出力
端子３３からは所定のAGC電圧が導出されるこ
とになる。 ここで前記増幅器１２の入力側であるトランジ
スタ１４のベースにおける同期信号の先端の直流
電圧はトランジスタ１５のベース電圧と同一とな
り、トランジスタ１５のコレクタに接続された負
荷抵抗１６の一端には同期信号が下向きに出力信
号となる。 同期信号の期間におけるトランジスタ１５のコ
レクタ電流はエミツタ電流にほぼ等しく、定電流
トランジスタ２４にI3として流れる。従つてエミ
ツタフオロアトランジスタ１７のベースでの同期
信号の先端レベルに相当する直流電圧は無信号時
の直流電圧に等しく、これをVAとする。 比較段４を構成する第３の差動増幅器１８のベ
ースに接続された第２のバイアス用トランジスタ
２９のベース電位をVBとすると、エミツタフオ
ロアトランジスタ１７のベースにおける信号レベ
ルがピーク・ピークで△Ｖ＝VB―VAになつたと
きに検波段４の出力が現われて、端子３３からの
AGC電圧により、AGCが動作し始め、これによ
り次段に接続される第１図図示の直流増幅器７の
利得を充分に大きく設定しておくと、入力信号レ
ベルが大きくなつても、AGCの作用でエミツタ
フオロアトランジスタ１７のベースでの信号レベ
ルは△Ｖで抑えられ、又トランジスタ１５のエミ
ツタでのクランプ出力は△Ｖ×R11／R12となる。 従つて△Ｖ＝VB―VAの値が電源電圧及び温度
に依存しない様にすれば前記クランプ出力も電源
電圧変動、温度変化に影響されることなく、安定
な特性が得られる。 そこで各電流及び電圧を第２図から求めると抵
抗３７，３８及びダイオード３９，４０に流れる
電流I1は I1＝VCC―2VD／R6＋R7 …(1) となり、又定電流トランジスタ２４に流れる電流
I3及び基準電圧用トランジスタ２８のエミツタ抵
抗に流れる電流I4は次の値となる。 I3＝R7／R6＋R7×VCC―2VD／R10 …(2) I4＝R7／R6＋R7×VCC―2VD／R18 …(3) 次にＡ点の電圧VA及びＢ点の電圧VBは各々次
式から求められる。上式でVDはダイオード３９，
４０の順方向電圧を示す。 VA＝VCC―I3R12 …(4) VB＝VCC―R17（I4―I5） …(5) 従つて前記VAとVBの差△Ｖは △Ｖ＝VB―VA＝I3R12―R17（I4―I5） …(6) となる。 ここでツエナーダイオード４１の両端の電圧
VZは VZ＝I6（R20＋R21）＋I5R21 …(7) 又I6R20＝I5R19＋I4R18 …(8) となり、式(7)(8)より VZ＝R20＋R21／R20（I5R19＋I4R18）＋I5R21 従つて抵抗４２を流れる電流I5は I5＝VZ／R19＋R21＋R19・R21／R20―
R18（１＋R21／R20）／R19＋R21＋R19・R21／R20I4 …(9) となり式(2)(3)(6)(9)より △Ｖ＝R7・R12／（R6＋R7）R10（VCC―2VD
）＋R17／R19＋R21＋R19・R21／R20VZ ―R7・R17／（R6＋R7）R18｛１＋R18（１＋R21／R20
）／R19＋R21＋R19・R21／R20｝（VCC―2VD） 前式で△ＶがVCC及びVDに依存しないためには
VCC及びVDの項について整理すると次式のように
なり、各々をゼロ（０）に選ぶと式(11)及び式(12)に
示す如くなる。 △Ｖ＝〔R7・R12／（R6＋R7）R10―R7・R1
7／（R6＋R7）R18｛１＋R18（１＋R21／R20）／R19＋R2
1｝〕 （VCC―2VD）＋R17／R19＋R21＋R19・R21
／R20VZ…(10) VCC、VDの項をゼロにしたとき、式(10)で２項だ
けとなり、 △Ｖ＝R17／R19＋R21＋R19・R21／R20VZ…(11) R12／R10＝R17／R18｛１＋R18（１＋R21／R20）／R19
＋R21｝…(12) であるからこの式(12)を満足する抵抗値を選べばよ
い。 尚、前述の式においてダイオード３９，４０の
順方向電圧VDと定電流トランジスタ２３，２４，
２５の各ベース・エミツタ間立上り電圧VBEは全
て等しいものとする（シリコンの場合0.7Vとな
る）。 又、前記定電流トランジスタ２３を流れる電流
I2は抵抗値R9，R10を等しくした場合I3に等しく I2＝R7／R6＋R7×VCC―2VD／R10 となる。 ところで、第２図の説明においてはツエナーダ
イオード４１の電圧VZを抵抗R21及びR20で分圧
し、その分圧した電圧を抵抗R19の一端に印加す
るようにしたが、本発明はこれに限定されるもの
ではなく、前記抵抗R19の一端には電源電圧変動
の影響を受けない基準電圧が印加されていれば良
い。例えば、抵抗R21の値を零に設定すると、ツ
エナーダイオード４１の電圧Vzが抵抗R19の一端
に直接印加される。この場合の各抵抗の値の設定
は、第(12)式より R12／R10＝R17／R18｛１＋R18／R19｝…（13） となる。従つて、第（13）式を満足する様な抵抗
値を設定すれば、電源電圧の変動の影響を受けな
い△Ｖを得ることが出来る。 以上の通り本発明は増幅段と比較段を直流結合
した場合各構成要素である差動増幅器の定電流源
のバイアスを共通になし、設計条件を所定の値に
なし、電源電圧変動と温度変化による特性変化を
除去でき、特に入力信号として映像信号を印加
し、クランプ回路で同期信号の先端を同一レベル
にし、該同期信号の先端が無信号時の直流レベル
と同一になる様な増幅器を前記増幅段に用いた場
合、極めて特性の安定化が図れると共に本発明回
路はVTR等の映像信号処理回路のAGC回路に用
いれば効果大である。
第１図は本発明を説明するためのブロツク図、
第２図は本発明の映像信号用AGC回路を示す。 主な図番の説明 ２…被AGC用増幅段、３…
クランプ回路、４…比較段、５…検波段、６…基
準電圧回路、７…直流増幅器、８…クランプ出力
端子、９…入力トランジスタ、１０…第１の差動
増幅器、１３…第２の差動増幅器、１８…第３の
差動増幅器、３３…AGC出力端子、３６…フイ
ルタ。
第２図は本発明の映像信号用AGC回路を示す。 主な図番の説明 ２…被AGC用増幅段、３…
クランプ回路、４…比較段、５…検波段、６…基
準電圧回路、７…直流増幅器、８…クランプ出力
端子、９…入力トランジスタ、１０…第１の差動
増幅器、１３…第２の差動増幅器、１８…第３の
差動増幅器、３３…AGC出力端子、３６…フイ
ルタ。
Claims (1)
- 【特許請求の範囲】 １ 一方の入力端子にクランプされた映像信号
が、他方の入力端子に前記映像信号のクランプ電
圧と等しい直流電圧が印加される差動増幅回路
と、一方の入力端子に前記差動増幅回路の出力映
像信号が印加され、他方の入力端子に前記出力映
像信号の直流レベルと異なるバイアス電圧を発生
するバイアス回路が接続された比較回路と、該比
較回路の出力信号を検波する検波回路とを備え、
前記差動増幅回路の動作電流源となる第１トラン
ジスタと前記バイアス回路を構成する第２トラン
ジスタとに同一のバイアス電圧を加えるとともに
前記第２トランジスタのエミツタに補償用の抵抗
を介して電源電圧変動の影響を受けない基準電圧
を発生する基準電圧発生回路を接続したことを特
徴とする映像信号用AGC回路。 ２ 前記基準電圧発生回路は、電源とアースとの
間に直列接続された第１抵抗及びツエナーダイオ
ードと、該第１抵抗及びツエナーダイオードの接
続点とアースとの間に直列接続された第２及び第
３抵抗とから成り、該第２及び第３抵抗の接続点
から基準電圧を発生することを特徴とする特許請
求の範囲第１項記載の映像信号用AGC回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4359281A JPS57157692A (en) | 1981-03-24 | 1981-03-24 | Automatic gain control circuit for video signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4359281A JPS57157692A (en) | 1981-03-24 | 1981-03-24 | Automatic gain control circuit for video signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57157692A JPS57157692A (en) | 1982-09-29 |
| JPS648954B2 true JPS648954B2 (ja) | 1989-02-15 |
Family
ID=12668060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4359281A Granted JPS57157692A (en) | 1981-03-24 | 1981-03-24 | Automatic gain control circuit for video signal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57157692A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59216383A (ja) * | 1983-05-24 | 1984-12-06 | Mitsubishi Electric Corp | テレビジヨン受像機 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5474045U (ja) * | 1977-11-05 | 1979-05-26 |
-
1981
- 1981-03-24 JP JP4359281A patent/JPS57157692A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57157692A (en) | 1982-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6012826B2 (ja) | 受信回路 | |
| EP0526423B1 (en) | An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance | |
| JPS648954B2 (ja) | ||
| JPH03110907A (ja) | Ａｍ検波回路 | |
| JPH0112417Y2 (ja) | ||
| JPH0918745A (ja) | 映像信号クランプ回路 | |
| JPS6343923B2 (ja) | ||
| EP0113224B1 (en) | Signal translating circuits | |
| US4485350A (en) | Variable electronic impedance circuit | |
| JP2691632B2 (ja) | ゲイン可変型増幅回路 | |
| JP3421430B2 (ja) | 電圧安定化回路 | |
| JP3534275B2 (ja) | 電流源及び集積回路 | |
| JPS6133483B2 (ja) | ||
| JP2557398B2 (ja) | 増幅回路 | |
| JP3221058B2 (ja) | 整流回路 | |
| JPH0348683B2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| KR940000928B1 (ko) | 전압 폴로워 회로 | |
| JP3041917B2 (ja) | ピークホールド回路 | |
| KR910005774Y1 (ko) | 제어신호 증폭 재생회로 | |
| JPH057886B2 (ja) | ||
| JPH0345568B2 (ja) | ||
| JPH0122288Y2 (ja) | ||
| JPH0354430Y2 (ja) |