KR940000928B1 - 전압 폴로워 회로 - Google Patents

전압 폴로워 회로 Download PDF

Info

Publication number
KR940000928B1
KR940000928B1 KR1019900014248A KR900014248A KR940000928B1 KR 940000928 B1 KR940000928 B1 KR 940000928B1 KR 1019900014248 A KR1019900014248 A KR 1019900014248A KR 900014248 A KR900014248 A KR 900014248A KR 940000928 B1 KR940000928 B1 KR 940000928B1
Authority
KR
South Korea
Prior art keywords
transistor
base
voltage follower
constant current
follower circuit
Prior art date
Application number
KR1019900014248A
Other languages
English (en)
Other versions
KR910007243A (ko
Inventor
유우지 이토오
스니티 투티다
Original Assignee
가부시기가이샤 도시바
아오이 죠이치
도시바 오디오 비디오 엔지니어링 가부시기가이샤
오오시마 고타로오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 도시바, 아오이 죠이치, 도시바 오디오 비디오 엔지니어링 가부시기가이샤, 오오시마 고타로오 filed Critical 가부시기가이샤 도시바
Publication of KR910007243A publication Critical patent/KR910007243A/ko
Application granted granted Critical
Publication of KR940000928B1 publication Critical patent/KR940000928B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.

Description

전압 폴로워 회로
제1도는 본 발명의 전압 폴로워 회로의 일실시예를 보인 회로도.
제2도는 제1도에 도시한 회로의 각부에서의 전위 파형도.
제3도는 종래의 전압 폴로워 회로의 일예를 도시한 회로도.
제4도는 제3도에 도시한 회로의 각부에서의 전위 파형도.
제5도는 종래의 전압 폴로워 회로의 다른 예를 도시한 회로도.
제6도는 제5도에 도시한 회로의 각부에 있어서의 전위 파형도.
*도면의 주요부분에 대한 부호의 설명
Q1~Q7 : 트랜지스터 R1~R5 : 저항
본 발명은 전자기기등에 사용되는 리니어 집적회로에서의 전압 폴로워 회로에 관한 것이다.
제3도는 종래 이런 종류의 전압 폴로워 회로의 일예를 도시한 회로도이다. 트랜지스터 Q1과 Q2는 차동증폭회로를 구성하고 이들 트랜지스터(Q1,Q2)의 공통 에미터는 트랜지스터(Q3) 및 저항(R1)으로 구성되는 정전류원을 거쳐 접지되고 있다. 또 트랜지스터 Q2의 콜렉터 측은 트랜지스터(Q4) 및 저항(R3)으로 구성되는 정전류원을 거쳐 전압원(Vcc )에 접속되어 있다. 또 트랜지스터(Q2)의 베이스는 트랜지스터(Q6)와 저항(R2)으로 구성되는 정전류원을 거쳐 접지되는 동시에 트랜지스터(Q5)를 거쳐 전압원(Vcc)에 접속되어 있다. 이 트랜지스터(Q5)의 베이스는 트랜지스터(Q2)의 콜렉터에 접속되어 있다. 트랜지스터(Q1)의 베이스에는 제4도(a)에 도시한 바와 같은 2VP-P의 비디오 신호가 입력되고 그 콜렉터는 전압원(Vcc)에 직접 접속되어 있다. 또한 제4도(c)에 도시한 바와 같은 출력비디오 신호는 트랜지스터(Q2)의 베이스로부터 인출된다.
상기 회로에서 Vcc=5V, VB2=0.9V, VB3=4.1V로 하고 트랜지스터(Q1)의 베이스에 입력되는 비디오신호의 싱크칩은 2.0V에 클램프되어 있는 것으로 한다. 따라서 100%백(白)은 4.0V가 된다. 이 경우 상기한 전압 폴로워 회로가 정상적으로 동작하고 있다고 가정하면 트랜지스터(Q2)의 베이스로부터는 싱크칩 2.0V, 100%백 4.0V의 비디오 신호가 출력된다. 그러나 트랜지스터(Q2)의 콜렉터에서는 제4도(b)에 보인 바와 같이 싱크 칩과 100%백의 전압이 대략 2.7V 및 4.7V로 되어버리기 때문에 트랜지스터(Q4)가 포화해 버리고, 전압 폴로워 회로로서 정상적인 동작을 행할 수 없게 되어 버린다. 즉 제3도에 도시한 전압 폴로워 회로에서는 트랜지스터(Q2)의 동적 범위(dynamin range)가 작기 때문에 입력된 비디오 신호가 정상적인 형태로 출력되지 않는다는 결점이 있었다. 그래서 트랜지스터(Q1)의 베이스에 입력되는 비디오 신호의 클램프 전압을 약간(약 0.3V 정도)내려서 그분만큼 트랜지스터(Q2)의 동적 범위를 크게할 수 있으나 이것으로도 아직 불충분 하였다.
제5도는 본래는 레벨시프트회로이나 입력신호가 대략 출력신호와 같게 되므로 전압 폴로워 회로로서도 사용할 수 있는 회로예를 나타낸 도면이다. 트랜지스터(Q1,Q2)는 차동쌍을 구성하고 그 공통에미터는 트랜지스터(Q3)와 저항(R1)으로 구성되는 정전류원을 거쳐 접지되어 있다.
트랜지스터(Q1)의 콜렉터에는 전압(Vcc)이 인가되고 베이스에는 제6도(a)에 보이는 바와 같이 비디오 신호가 입력되도록 되어 있다. 트랜지스터(Q2)의 콜렉터는 트랜지스터(Q4) 및 저항(R2)으로 구성되는 정전류원을 거쳐 전압(Vcc)에 접속되어 있다. 또 트랜지스터(Q2)의 콜렉터와 베이스는 공통화되고, 여기에서 제6도(b)에 도시한 바와 같은 비디오 신호가 인출된다. 이 회로에서는 Vcc=5V로 충분한 동적범위를 확보할 수 있고 전압 폴로워 회로로서 정상적인 동작을 행하게 하게 하는 것이 가능하다. 그러나 이 회로의 출력측에 부하로서 저항(R3)이 접속된때에는 트랜지스터(Q1)의 에미터 저항과 트랜지스터(Q2)의 에미터 저항이 트랜지스터(Q1)의 베이스에 입력된 비디오 신호의 DC 레벨과 함께 변동하므로 트랜지스터(Q2)의 베이스 및 콜렉터에서 출력되는 비디오 신호의 선형성이 저하되어 왜곡이 생기는 결점이 있었다. 그래서 이 선형성을 개선하기 위하여는 전류(i1,i2)를 크게 하든가 또는 저항(R3)을 크게 하지 않으면 안된다. 그러나 저항(R3)은 다른 회로와의 관련으로 일의적으로 결정되는 일이 많고, 결국 전류(i1,i2)를 크게 하기 위하여 소비전력이 증대해버리는 결점이 있었다.
상기와 같이 종래의 전압 폴로워 회로에서는 동적 범위가 부족하여 정상적인 전압 폴로워 회로로서의 동작을 할 수 없다는 결점이 있었다. 그래서 동적 범위를 확보할 수 있는 레벨시프트 회로를 전압 폴로워 회로로서 사용할 수 있으나 이 회로는 부하로서 저항이 접속된 경우에 출력 신호의 선형성이 저하된다는 결점이 있었다. 그래서 본 발명은 상기의 결점을 제거함으로서 충분한 동적 범위를 확보할 수 있으며 또 양호한 선형성을 지니는 전압 폴로워 회로를 제공하는 것을 목적으로 하고 있다.
본 발명의 전압 폴로워 회로는, 차동쌍을 구성하는 제1, 제2의 트랜지스터와, 이들 제1, 제2의 트랜지스터의 공통 에미터에 정전류를 공급하는 제1의 정전류원과, 상기 제 1의 트랜지스터에 전압 Vcc를 인가하는 전압원과, 이 전압원에 콜렉터가 접속되고 베이스가 상기 제2의 트랜지스터의 콜렉터에 접속된 제3의 트랜지스터와, 이 제3의 트랜지스터의 에미터와 상기 제2의 트랜지스터의 베이스를 접속하는 다이오드와, 상기 제2의 트랜지스터의 콜렉터와 상기 제3의 트랜지스터의 베이스와의 접속점에 정전류를 공급하는 제2의 정전류원과, 상기 제3의 트랜지스터의 에미터에 정전류를 공급하는 제3의 정전류원과, 상기 제2의 트랜지스터의 베이스에 정전류를 공급하는 제4의 정전류원을 구비한 구성을 지닌다.
본 발명의 전압 폴로워 회로에 있어서, 제1의 트랜지스터의 베이스로부터 입력된 신호는 제2의 트랜지스터의 베이스에 나타나는데, 이때 제3의 트랜지스터의 에미터에 제2의 트랜지스터의 베이스에 다이오드를 거쳐서 귀환이 걸려 있으므로 제2의 트랜지스터가 포화하는 일이 없다. 더우기 상기 제2의 트랜지스터의 베이스에 부하로서 저항이 접속된 경우에도 상기 베이스는 귀환단자로서 동작하기 때문에 이 저항의 영향에 의해 신호의 선형성이 저하되는 일이 없다.
[실시예]
이하, 본 발명의 일실시예를 도면을 참조하여 설명한다.
제1도는 본 발명의 전압 폴로워 회로의 일실시예를 도시한 회로도이다. 트랜지스터(Q1,Q2)는 차동쌍을 구성하고 그 공통에미터는 트랜지스터(Q3) 및 저항(R1)으로 구성되는 제1정전류원을 거쳐 접지되어 있다. 트랜지스터(Q2)의 콜렉터는 트랜지스터(Q4) 및 저항(R3)으로 구성되는 제2정전류원을 거쳐 전압원(Vcc)에 접속되어 있다. 트랜지스터(Q5)의 베이스에 접속되고 이 트랜지스터(Q5)의 콜렉터는 전압원(Vcc)에 접속되고, 또 에미터는 트랜지스터(Q6)와 저항(R2)으로 구성되는 제3정전류원을 거쳐 접지되어 있다. 트랜지스터(Q5)의 에미터는 귀환용의 트랜지스터(Q7)(다이오드로서 동작한다)를 거쳐 트랜지스터(Q2)의 베이스에 접속되어 있다. 또 트랜지스터(Q2)의 베이스는 트랜지스터(Q8) 및 저항(R4)으로 이루어지는 제4정전류원을 거쳐서 전압원(Vcc)에 접속되어 있다. 또 트랜지스터(Q1)의 베이스가 신호의 입력단으로 트랜지스터(Q2)의 베이스가 신호의 출력단으로 되어 있다. 제2도는 제1도에 도시한 회로의 각 부의 전위파형례를 나타낸 도면이다. 동도(A)는 트랜지스터(Q1)의 베이스의 전위를 나타내고, 동도(B)는 트랜지스터(Q2)의 콜렉터의 전위를, 동도(C)는 트랜지스터(Q7)이 에미터의 전위를, 동도(D)는 트랜지스터(Q2)의 베이스의 전위를 나타내고 있다.
다음에 본 실시예의 동작에 대하여 설명한다. 상기 회로는 제3도에 도시한 종래의 전압 폴로워 회로의 구성에 더하여 트랜지스터(Q5)의 에미터에서 트랜지스터(Q7)를 거쳐 트랜지스터(Q2)의 베이스에 귀환을 걸도록 구성되어 있다. 즉, 트랜지스터(Q5)의 에미터에 제3정전류원을 접속하는 동시에 트랜지스터(Q2)의 베이스에 제4정전류원을 접속하고, 또 트랜지스터(Q7)를 거쳐 직류적으로 레벨시프트를 하여 전위를 올리고 이 레벨시프트단에서 트랜지스터(Q2)의 베이스에 귀환이 걸려 있다.
따라서 트랜지스터(Q1)의 베이스에 제2도(a)에 도시한 바와 같은 2VP-P의 비디오 신호가 입력되었을때에 종래의 회로에서는 동적 범위가 부족한 트랜지스터(Q2)의 콜렉터단의 전위가, 제2도(b)에 도시한대로 싱크칩시 2.0V에서, 100%백일때 4.0V가 되어 충분한 동적범위가 확보된다. 이 때문에 Vcc=5V에 있어서도 제2도(a)에 도시한 비디오 신호를 충분히 취급할 수 있다. 또 트랜지스터(Q5)와 트랜지스터(Q7)이 베이스-에미터 전압(VBE)이 같으면 트랜지스터(Q2)의 베이스와 콜렉터는 항상 동전위가 되므로 트랜지스터(Q2)의 포화가 일어나지 않는다. 더우기 출력단자에 부하로서 저항(R5)이 접속되어도 이 출력단자는 귀환단자이기 때문에 트랜지스터(Q8)의 콜렉터 전류 i1＞Vout/R5가 성립하고 전압 폴로워 회로로서 동작하고 있는한 트랜지스터(Q7)에 의한 출력신호의 선형성은 제한되지 않는다.
본 실시예에 의하면, 전압 폴로워 회로의 출력측을 직류레벨시프트 회로로서 구성하고 그 레벨시프트단에서 트랜지스터(Q2)의 베이스에 귀환을 걸어서 전압 폴로워 회로를 구성하고 있기 때문에, 2VP-P의 비디오 신호에 대하여도 충분한 동적 범위를 확보할 수 잇고 정상적인 전압 폴로워 동작을 행할 수 있다. 또 출력단자는 귀환단자이기 때문에 출력신호의 선형성의 저하도 없고, 품질이 좋은 비디오 신호를 얻을 수 있다. 또 상기 회로의 입력되는 비디오 신호로서는 싱크칩에서 100%백까지 2VP-P의 비디오 신호를 상정하고 있는데 실제로는 120%백을 지니는 비디오 신호가 입력되는 경우도 있으므로 실제로는 2.4VP-P의 비디오 신호에 대하여도 상기 동적 범위의 확보가 필요하게 되나 상기 회로는 이 레벨의 비디오 신호에 대하여도 충분한 대응을 행할 수 있다.
이상 기술한 바와 같이 본 발명의 전압 폴로워 회로에 의하면 충분한 동적 범위를 확보할 수 있고, 또한 출력신호의 선형성을 확보할 수 있다.

Claims (7)

  1. 에미터가 서로 접속된 제 1 트랜지스터(Q1)와 제 2 트랜지스터(Q2)를 구비하는데, 제 2 트랜지스터(Q2)의 에미터에 제 1 정전류원(Q3,R1)이 접속되고 콜렉터에 제 2 정전류원(Q4, R3)이 접속된 차동증폭기를 포함한 전압 폴로워 회로에 있어서, 베이스가 제 2 트랜지스터(Q2)의 콜렉터에 접속된 제 3 트랜지스터(Q5) ; 제 3 트랜지스터(Q5)의 에미터 및 제 2 트랜지스터(Q2)의 베이스에 접속된 다이오드(Q7)와 ; 제 3 트랜지스터(Q5)의 에미터에 접속된 제 3 정전류원(Q6,R2)과; 제 2 트랜지스터(Q2)의 베이스에 접속된 제 4 정전류원(Q8,R4)을 포함한 것을 특징으로 하는 전압 폴로워 회로.
  2. 제1항에 있어서, 제 1 트랜지스터(Q1)의 베이스가 입력 신호를 수신하는 것을 특징으로 하는 전압 폴로워 회로.
  3. 제1항에 있어서, 제 2 트랜지스터(Q2)의 베이스가 출력단자인 것을 특징으로 하는 전압 폴로워 회로.
  4. 제3항에 있어서, 출력단자와 접지점 사이에 접속된 저항(R5)을 아울러 포함한 것을 특징으로 하는 전압 폴로워 회로.
  5. 제1항에 있어서, 각각의 정전류원이 저항(R1,R3,R2,R4) 및 상기 저항(R1,R3,R2,R4)에 직렬 접속된 트랜지스터(Q3,Q4,Q6,Q8)를 갖는 것을 특징으로 하는 전압 폴로워 회로.
  6. 제1항에 있어서, 제 1 및 제 2 정전류원 각각이 저항(R1, R3)을 가지며, 제3 및 제 4 정전류원 각각이 저항(R2,R4) 및 상기 저항(R2,R4)에 직렬 접속된 트랜지스터(Q6,Q8)를 갖는 것을 특징으로 하는 전압 폴로워 회로.
  7. 제1항에 있어서, 상기 다이오드 베이스 및 콜렉터가 제 2 트랜지스터(Q2)의 베이스에 접속되고 에미터가 제 3 트랜지스터(Q5)의 에미터에 접속된 트랜지스터 형태인 것을 특징으로 하는 전압 폴로워 회로.
KR1019900014248A 1989-09-11 1990-09-10 전압 폴로워 회로 KR940000928B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1-232939 1989-09-11
JP1232939A JP2831718B2 (ja) 1989-09-11 1989-09-11 ボルテージフォロワ回路
JP01-232939 1989-09-11

Publications (2)

Publication Number Publication Date
KR910007243A KR910007243A (ko) 1991-04-30
KR940000928B1 true KR940000928B1 (ko) 1994-02-04

Family

ID=16947219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900014248A KR940000928B1 (ko) 1989-09-11 1990-09-10 전압 폴로워 회로

Country Status (2)

Country Link
JP (1) JP2831718B2 (ko)
KR (1) KR940000928B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102659904B1 (ko) * 2022-08-25 2024-04-24 국립공주대학교 산학협력단 마이크로컨트롤러 실습키트의 입출력 포트 보호 회로

Also Published As

Publication number Publication date
JP2831718B2 (ja) 1998-12-02
JPH0397305A (ja) 1991-04-23
KR910007243A (ko) 1991-04-30

Similar Documents

Publication Publication Date Title
US4462005A (en) Current mirror circuit
KR970005291B1 (ko) 증폭장치
US4961046A (en) Voltage-to-current converter
US4437023A (en) Current mirror source circuitry
JPS60205618A (ja) カスコード接続電流源回路配置
KR940000928B1 (ko) 전압 폴로워 회로
KR930007295B1 (ko) 증폭기 장치
US5973564A (en) Operational amplifier push-pull output stage with low quiescent current
KR0161364B1 (ko) 고입력 임피던스 회로 및 반도체 장치
US4132907A (en) Full wave rectifier circuit
GB2035003A (en) Differential amplifier
JP3221058B2 (ja) 整流回路
USRE34771E (en) Voltage follower circuit having improved dynamic range
JP3282402B2 (ja) 直線検波回路
KR920003805Y1 (ko) 클램프 앰프의자기 기준전압 발생회로
JPS6231523B2 (ko)
JP2577212B2 (ja) 色ノイズ低減回路
KR940002235Y1 (ko) 고주파용 차동 증폭기
JP2566941B2 (ja) 集積回路の直流オフセツト電圧補償回路
JPS6113403B2 (ko)
JPS648954B2 (ko)
KR930006078Y1 (ko) 히스테리시스 특성을 갖는 전압비교회로
KR0142353B1 (ko) 이득을 갖는 전류 미러 회로
JPH04273707A (ja) レベルシフト回路
JPH02109407A (ja) 増幅回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970127

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee