JP2577212B2 - 色ノイズ低減回路 - Google Patents
色ノイズ低減回路Info
- Publication number
- JP2577212B2 JP2577212B2 JP22079686A JP22079686A JP2577212B2 JP 2577212 B2 JP2577212 B2 JP 2577212B2 JP 22079686 A JP22079686 A JP 22079686A JP 22079686 A JP22079686 A JP 22079686A JP 2577212 B2 JP2577212 B2 JP 2577212B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- base
- npn transistor
- pnp transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はカラーテレビジョン受信機において、輝度信
号や色差信号の色ノイズを低減するための色ノイズ低減
回路に関するものである。
号や色差信号の色ノイズを低減するための色ノイズ低減
回路に関するものである。
［従来の技術］ 従来この種の回路としては、本願出願人が先に出願し
た回路が知られている（実願昭61−126341号、実開昭63
−33259号）。
た回路が知られている（実願昭61−126341号、実開昭63
−33259号）。
これは第３図に示すように、電源と接地間に第１のNP
NトランジスタTr1と第１のPNPトランジスタTr2とでコン
プリメンタリ・エミッタホロワ・プッシュプル回路が形
成されている。このプッシュプル回路の出力点Ｅと接地
点との間にコンデンサＣが接続されていると共に、前記
出力点Ｅには更にトランジスタTr5からなるエミッタホ
ロワ型のバッファを介して出力OUTが接続されている。
前記第１のPNPトランジスタTr2のベースに第２のNPNト
ランジスタTr3のエミッタが接続されており、前記第１
のNPNトランジスタTr1のベースに第２のPNPトランジス
タTr4が接続されている。
NトランジスタTr1と第１のPNPトランジスタTr2とでコン
プリメンタリ・エミッタホロワ・プッシュプル回路が形
成されている。このプッシュプル回路の出力点Ｅと接地
点との間にコンデンサＣが接続されていると共に、前記
出力点Ｅには更にトランジスタTr5からなるエミッタホ
ロワ型のバッファを介して出力OUTが接続されている。
前記第１のPNPトランジスタTr2のベースに第２のNPNト
ランジスタTr3のエミッタが接続されており、前記第１
のNPNトランジスタTr1のベースに第２のPNPトランジス
タTr4が接続されている。
また、前記第２のNPNトランジスタTr3と第２のPNPト
ランジスタTr4の各ベース間には第１及び第２の抵抗R
1、R2が直列接続され、第１の抵抗R1と第２の抵抗R2と
の接続点ＦにトランジスタTr6からなるエミッタホロワ
型のバッファを介して入力端INが接続されている。
ランジスタTr4の各ベース間には第１及び第２の抵抗R
1、R2が直列接続され、第１の抵抗R1と第２の抵抗R2と
の接続点ＦにトランジスタTr6からなるエミッタホロワ
型のバッファを介して入力端INが接続されている。
前記第２のNPNトランジスタTr3のコレクタは電源に接
続され、第２のPNPトランジスタTr4のコレクタは接地さ
れている。
続され、第２のPNPトランジスタTr4のコレクタは接地さ
れている。
また、前記第２のNPNトランジスタTr3のベースと第１
の抵抗R1との接続点と電源（およびコレクタ）との間に
ベースバイアス用の第１の定電流源I1が接続され、第２
のPNPトランジスタTr4のベースと第２の抵抗R2との接続
点と接地点（およびコレクタ）との間にベースバイアス
用の第２の定電流源I2が接続されている。
の抵抗R1との接続点と電源（およびコレクタ）との間に
ベースバイアス用の第１の定電流源I1が接続され、第２
のPNPトランジスタTr4のベースと第２の抵抗R2との接続
点と接地点（およびコレクタ）との間にベースバイアス
用の第２の定電流源I2が接続されている。
更に、第１のNPNトランジスタTr1のベースとコレクタ
および電源との間にベースバイアス用の第３の定電流源
I3が接続されると共に、第１のPNPトランジスタTr2のベ
ースと接地点との間にベースバイアス用の第４の定電流
源I4が接続されている。
および電源との間にベースバイアス用の第３の定電流源
I3が接続されると共に、第１のPNPトランジスタTr2のベ
ースと接地点との間にベースバイアス用の第４の定電流
源I4が接続されている。
各定電流源I1乃至I4の電流値はいずれもＩ（Ｉ＝I1＝
I2＝I3＝I4）であり、トランジスタTr1とトランジスタT
r2のベース・エミッタ間電圧Vbeは同一で［Vbe（Tr1）
＝Vbe（Tr2）］、また抵抗R1と抵抗R2は同一抵抗値で
（R1＝R2＝Ｒ）、トランジスタTr3とトランジスタTr4の
各ベース間電圧（Vbb＝2RI）はトランジスタTr3のVbe
（Tr3）とトランジスタTr4のVbe（Tr4）との和より小さ
く設定してある。［Vbb＜Vbe（Tr3）＋Vbe（Tr4）］。
I2＝I3＝I4）であり、トランジスタTr1とトランジスタT
r2のベース・エミッタ間電圧Vbeは同一で［Vbe（Tr1）
＝Vbe（Tr2）］、また抵抗R1と抵抗R2は同一抵抗値で
（R1＝R2＝Ｒ）、トランジスタTr3とトランジスタTr4の
各ベース間電圧（Vbb＝2RI）はトランジスタTr3のVbe
（Tr3）とトランジスタTr4のVbe（Tr4）との和より小さ
く設定してある。［Vbb＜Vbe（Tr3）＋Vbe（Tr4）］。
このような条件の下で、トランジスタTr1、Tr2がオン
となるスレショルドレベルは２つの抵抗R1、R2の接続点
Ｆの電位を基準にしてみると、それぞれ正方向にRI（I2
R2）だけ高く設定され、負方向にRI（I1 R1）だけ低く
設定されている。
となるスレショルドレベルは２つの抵抗R1、R2の接続点
Ｆの電位を基準にしてみると、それぞれ正方向にRI（I2
R2）だけ高く設定され、負方向にRI（I1 R1）だけ低く
設定されている。
以上の構成において、その動作は実願昭61−126341号
に記載されているので詳細は省略するが、入力信号とし
て第４図に示すように、雑音を含む色差信号が印加さ
れた場合について考える。
に記載されているので詳細は省略するが、入力信号とし
て第４図に示すように、雑音を含む色差信号が印加さ
れた場合について考える。
雑音のある色差信号が２つの抵抗R1、R2の接続点Ｆに
入力されると、期間t1においては接続点Ｆ点とトランジ
スタTr1、Tr2の出力点Ｅ点との電位差が小さいため、ト
ランジスタTr3、Tr4は抵抗R1、R2の電圧降下RIによって
オンとなり、トランジスタTr1、Tr2はともにオフとなっ
てプッシュプル回路は動作せず出力されない。
入力されると、期間t1においては接続点Ｆ点とトランジ
スタTr1、Tr2の出力点Ｅ点との電位差が小さいため、ト
ランジスタTr3、Tr4は抵抗R1、R2の電圧降下RIによって
オンとなり、トランジスタTr1、Tr2はともにオフとなっ
てプッシュプル回路は動作せず出力されない。
期間t2においては、入力信号の立ち上がりによって、
接続点Ｆの電圧が正側にRIを越えるとトランジスタTr4
は抵抗R2による電圧降下がないときと同様の状態となっ
てオフとなり、トランジスタTr1がオンする。よって、
抵抗R1、R2の接続点Ｆ点とトランジスタTr1、Tr2の出力
点Ｅ点との電位差がVbe（Tr4オン時）−RI−Vbe（Tr1）
を保って出力電圧が立ち上がる（第４図）。入力信号
が立ち上がってしまうと、期間t3においてトランジスタ
Tr1はオフ、トランジスタTr4はオンとなる。
接続点Ｆの電圧が正側にRIを越えるとトランジスタTr4
は抵抗R2による電圧降下がないときと同様の状態となっ
てオフとなり、トランジスタTr1がオンする。よって、
抵抗R1、R2の接続点Ｆ点とトランジスタTr1、Tr2の出力
点Ｅ点との電位差がVbe（Tr4オン時）−RI−Vbe（Tr1）
を保って出力電圧が立ち上がる（第４図）。入力信号
が立ち上がってしまうと、期間t3においてトランジスタ
Tr1はオフ、トランジスタTr4はオンとなる。
一方、入力信号が期間t4において立ち下がり、接続点
Ｆの電圧が負側にRIを越えるとトランジスタTr3は抵抗R
Iによる電圧降下がないときと同様の状態となってオフ
となり、トランジスタTr2がオンすることにより、抵抗R
1、R2の接続点Ｆ点とトランジスタTr1、Tr2の出力点Ｅ
点との電位差が−Vbe（Tr3オン時）＋RI＋Vbe（Tr2）を
保って出力電圧が立ち下がる（第４図）。
Ｆの電圧が負側にRIを越えるとトランジスタTr3は抵抗R
Iによる電圧降下がないときと同様の状態となってオフ
となり、トランジスタTr2がオンすることにより、抵抗R
1、R2の接続点Ｆ点とトランジスタTr1、Tr2の出力点Ｅ
点との電位差が−Vbe（Tr3オン時）＋RI＋Vbe（Tr2）を
保って出力電圧が立ち下がる（第４図）。
このような動作により、入力信号（色差信号）に含ま
れる雑音成分がスレショルドレベル範囲内であれば、ト
ランジスタTr3、Tr4がオンとなり、トランジスタTr1、T
r1がオフとなって、出力に現われず、大きな入力信号の
変化に対応した出力信号のみが出力され、雑音のない出
力信号を得ることができる。
れる雑音成分がスレショルドレベル範囲内であれば、ト
ランジスタTr3、Tr4がオンとなり、トランジスタTr1、T
r1がオフとなって、出力に現われず、大きな入力信号の
変化に対応した出力信号のみが出力され、雑音のない出
力信号を得ることができる。
［発明が解決しようとする課題］ 以上のような回路において、前述のように第１、第２
の定電流源I1、I2に所定の一定電流が流れているとし、
第１、第２の抵抗R1、R2に生じる電圧降下をE1、E2とす
ると、第１のNPNトランジスタTr1及び第１のPNPトラン
ジスタTr2がオンして動作状態となる条件は、入力信号
電圧をVinとすれば、各々Vin−E2＋Vbe（Tr4）＞Vbe（T
r1）およびVin＋E1−Vbe（Tr3）＜−Vbe（Tr2）とな
る。
の定電流源I1、I2に所定の一定電流が流れているとし、
第１、第２の抵抗R1、R2に生じる電圧降下をE1、E2とす
ると、第１のNPNトランジスタTr1及び第１のPNPトラン
ジスタTr2がオンして動作状態となる条件は、入力信号
電圧をVinとすれば、各々Vin−E2＋Vbe（Tr4）＞Vbe（T
r1）およびVin＋E1−Vbe（Tr3）＜−Vbe（Tr2）とな
る。
一方、E1、E2がゼロの場合には、各々Vin＋Vbe（Tr
4）＞Vbe（Tr1）およびVin−Vbe（Tr3）＜−Vbe（Tr2）
となる。
4）＞Vbe（Tr1）およびVin−Vbe（Tr3）＜−Vbe（Tr2）
となる。
したがって、第１のNPNトランジスタTr1及び第１のPN
PトランジスタTr2はE2、E1だけカットオフ状態となって
いる。
PトランジスタTr2はE2、E1だけカットオフ状態となって
いる。
このとき第４図の入力信号に対する同図の出力信
号を見ると、信号の振幅が正方向に対して＋E2以内また
は負方向に対して−E1以内であれば、トランジスタTr
1、Tr2はカットオフ状態となっており出力されない。と
ころが振幅が正方向に対して＋E2を越えると第１のNPN
トランジスタTr1がオンとなり、負方向に対して−E1を
越えると第１のPNPトランジスタTr2がオンとなるため、
第４図に示すように、各トランジスタTr1、Tr2のカッ
トオフ領域では、その直前にオフしていたトランジスタ
Tr1またはTr2の逆側にE1またはE2だけオフセットを生じ
てしまう。
号を見ると、信号の振幅が正方向に対して＋E2以内また
は負方向に対して−E1以内であれば、トランジスタTr
1、Tr2はカットオフ状態となっており出力されない。と
ころが振幅が正方向に対して＋E2を越えると第１のNPN
トランジスタTr1がオンとなり、負方向に対して−E1を
越えると第１のPNPトランジスタTr2がオンとなるため、
第４図に示すように、各トランジスタTr1、Tr2のカッ
トオフ領域では、その直前にオフしていたトランジスタ
Tr1またはTr2の逆側にE1またはE2だけオフセットを生じ
てしまう。
つまり、スレショルドレベルを増大させていくと、入
力信号に対してスレショルドレベルに比例したオフセッ
ト電圧が生じる。従って、この回路を色差信号に用いる
と、（Ｒ−Ｙ）、（Ｂ−Ｙ）、（Ｇ−Ｙ）信号の各々に
オフセット電圧が生じ、ホワイトバランスや色相がずれ
た画像となる。
力信号に対してスレショルドレベルに比例したオフセッ
ト電圧が生じる。従って、この回路を色差信号に用いる
と、（Ｒ−Ｙ）、（Ｂ−Ｙ）、（Ｇ−Ｙ）信号の各々に
オフセット電圧が生じ、ホワイトバランスや色相がずれ
た画像となる。
そこで本発明の目的は、輝度信号の輪郭信号を用いて
スレショルドレベル（クリップレベル）を制御すること
によりオフセット電圧を軽減した色ノイズ低減回路を提
供ことにある。
スレショルドレベル（クリップレベル）を制御すること
によりオフセット電圧を軽減した色ノイズ低減回路を提
供ことにある。
［課題を解決するための手段］ 叙上の如き課題を解決するために成された本発明は、
電源と接地間に接続された第１のNPNトランジスタＴR1
と第１のPNPトランジスタＴR2とで構成されるコンプリ
メンタリ・エミッタホロワ・プッシュプル回路と、 前記コンプリメンタリ・エミッタホロワ・プッシュプ
ル回路の出力点と接地間に接続されたコンデンサと、 前記第１のPNPトランジスタＴR2のベースにエミッタ
が接続されコレクタが電源に接続された第２のNPNトラ
ンジスタＴR3と、 前記第１のNPNトランジスタＴR1のベースにエミッタ
が接続されコレクタが接地された第２のPNPトランジス
タＴR4と、 前記第２のNPNトランジスタＴR3と第２のPNPトランジ
スタＴR4の各ベース間に直列接続された第１及び第２の
抵抗R1、R2と、 前記第２のNPNトランジスタＴR3と第２のPNPトランジ
スタＴR4の各ベースにバイアス電流を供給する第１及び
第２の定電流源I1、I2と、 前記第１のNPNトランジス
タＴR1と第１のPNPトランジスタＴR2の各ベースにバイ
アス電流を供給する第３及び第４の定電流源I3、I4とを
備え、前記第１及び第２の抵抗R1、R2の共通接続点に入
力信号として色差信号を印加するようにした色ノイズ低
減回路であって、 輝度信号を微分する微分回路と、 前記微分回路よりの微分出力の絶対値に応じて前記第
１及び第２の定電流源I1、I2の電流値を低減するように
制御する回路とを備えたことを特徴とする。
電源と接地間に接続された第１のNPNトランジスタＴR1
と第１のPNPトランジスタＴR2とで構成されるコンプリ
メンタリ・エミッタホロワ・プッシュプル回路と、 前記コンプリメンタリ・エミッタホロワ・プッシュプ
ル回路の出力点と接地間に接続されたコンデンサと、 前記第１のPNPトランジスタＴR2のベースにエミッタ
が接続されコレクタが電源に接続された第２のNPNトラ
ンジスタＴR3と、 前記第１のNPNトランジスタＴR1のベースにエミッタ
が接続されコレクタが接地された第２のPNPトランジス
タＴR4と、 前記第２のNPNトランジスタＴR3と第２のPNPトランジ
スタＴR4の各ベース間に直列接続された第１及び第２の
抵抗R1、R2と、 前記第２のNPNトランジスタＴR3と第２のPNPトランジ
スタＴR4の各ベースにバイアス電流を供給する第１及び
第２の定電流源I1、I2と、 前記第１のNPNトランジス
タＴR1と第１のPNPトランジスタＴR2の各ベースにバイ
アス電流を供給する第３及び第４の定電流源I3、I4とを
備え、前記第１及び第２の抵抗R1、R2の共通接続点に入
力信号として色差信号を印加するようにした色ノイズ低
減回路であって、 輝度信号を微分する微分回路と、 前記微分回路よりの微分出力の絶対値に応じて前記第
１及び第２の定電流源I1、I2の電流値を低減するように
制御する回路とを備えたことを特徴とする。
［実施例］ 以下、本発明の実施例を図面を参照して説明する。
第１図に示す本発明の実施例においては、第３図の構
成に加えて、輝度信号を微分する微分回路１と、該微分
回路１の出力の絶対値を出力する絶対値回路２と、絶対
値出力信号によって出力が制御される電流制御回路３と
が設けられ、該電流制御回路３からの出力により第１、
第２の定電流源I1、I2の電流が制御される。
成に加えて、輝度信号を微分する微分回路１と、該微分
回路１の出力の絶対値を出力する絶対値回路２と、絶対
値出力信号によって出力が制御される電流制御回路３と
が設けられ、該電流制御回路３からの出力により第１、
第２の定電流源I1、I2の電流が制御される。
そして、入力信号として第２図に示す色差信号が印
加される。
加される。
以上の構成において、色差信号の変化する部分と、輝
度信号の変化する部分はある程度の相関関係を有すると
いう性質を利用して輝度信号（第２図）を微分回路１
で微分し（第２図）、絶対値回路２により絶対値を得
て（第２図）、その出力レベルに比例して電流制御回
路３により定電流源I1、I2の電流波形は第２図ｅに示す
ようになり、色差信号のエッジ部分ではI1、I2が小さく
なるので、E1、E2が小さくなり、トランジスタTr1、Tr2
にはトランジスタTr4、Tr3より入力信号に応じた電圧が
与えられ、トランジスタTr1、Tr2のどちらか一方が入力
信号に追従して駆動される。即ち、エッジ領域では入力
信号がそのまま出力されるので、エッジ直前のオフセッ
トは除去されることになる（第２図）。
度信号の変化する部分はある程度の相関関係を有すると
いう性質を利用して輝度信号（第２図）を微分回路１
で微分し（第２図）、絶対値回路２により絶対値を得
て（第２図）、その出力レベルに比例して電流制御回
路３により定電流源I1、I2の電流波形は第２図ｅに示す
ようになり、色差信号のエッジ部分ではI1、I2が小さく
なるので、E1、E2が小さくなり、トランジスタTr1、Tr2
にはトランジスタTr4、Tr3より入力信号に応じた電圧が
与えられ、トランジスタTr1、Tr2のどちらか一方が入力
信号に追従して駆動される。即ち、エッジ領域では入力
信号がそのまま出力されるので、エッジ直前のオフセッ
トは除去されることになる（第２図）。
なお、上記実施例では色差信号について説明したが、
原色信号であってもよい。
原色信号であってもよい。
［発明の効果］ 以上のように本発明によれば、輝度信号を微分した信
号で最終段のプッシュプル構成のトランジスタのバイア
スを制御するように構成したので、波形のエッジ後に生
じるオフセットを除去することができ、色相やホワイト
バランスのずれを軽減することができる。
号で最終段のプッシュプル構成のトランジスタのバイア
スを制御するように構成したので、波形のエッジ後に生
じるオフセットを除去することができ、色相やホワイト
バランスのずれを軽減することができる。
第１図は本発明にかかる実施例を示す図、第２図（ａ）
乃至（ｆ）は第１図における各部の波形を示す図、第３
図は本出願人が先に出願した構成を示す図、第４図は第
３図における入出力波形を示す図である。 １……微分回路 ２……絶対値回路 ３……電流制御回路
乃至（ｆ）は第１図における各部の波形を示す図、第３
図は本出願人が先に出願した構成を示す図、第４図は第
３図における入出力波形を示す図である。 １……微分回路 ２……絶対値回路 ３……電流制御回路
Claims (1)
- 【請求項１】電源と接地間に接続された第１のNPNトラ
ンジスタＴR1と第１のPNPトランジスタＴR2とで構成さ
れるコンプリメンタリ・エミッタホロワ・プッシュプル
回路と、 前記コンプリメンタリ・エミッタホロワ・プッシュプル
回路の出力点と接地間に接続されたコンデンサと、 前記第１のPNPトランジスタＴR2のベースにエミッタが
接続されコレクタが電源に接続された第２のNPNトラン
ジスタＴR3と、 前記第１のNPNトランジスタＴR1のベースにエミッタが
接続されコレクタが接地された第２のPNPトランジスタ
ＴR4と、 前記第２のNPNトランジスタＴR3と第２のPNPトランジス
タＴR4の各ベース間に直列接続された第１及び第２の抵
抗R1、R2と、 前記第２のNPNトランジスタＴR3と第２のPNPトランジス
タＴR4の各ベースにバイアス電流を供給する第１及び第
２の定電流源I1、I2と、 前記第１のNPNトランジスタＴR1と第１のPNPトランジス
タＴR2の各ベースにバイアス電流を供給する第３及び第
４の定電流源I3、I4とを備え、前記第１及び第２の抵抗
R1、R2の共通接続点に入力信号として色差信号を印加す
るようにした色ノイズ低減回路であって、 輝度信号を微分する微分回路と、 前記微分回路よりの微分出力の絶対値に応じて前記第１
及び第２の定電流源I1、I2の電流値を低減するように制
御する回路とを備えたことを特徴とする色ノイズ低減回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22079686A JP2577212B2 (ja) | 1986-09-18 | 1986-09-18 | 色ノイズ低減回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22079686A JP2577212B2 (ja) | 1986-09-18 | 1986-09-18 | 色ノイズ低減回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6374386A JPS6374386A (ja) | 1988-04-04 |
| JP2577212B2 true JP2577212B2 (ja) | 1997-01-29 |
Family
ID=16756700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22079686A Expired - Lifetime JP2577212B2 (ja) | 1986-09-18 | 1986-09-18 | 色ノイズ低減回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2577212B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2621641B2 (ja) * | 1990-11-09 | 1997-06-18 | 日本ビクター株式会社 | 映像信号の雑音低減回路 |
-
1986
- 1986-09-18 JP JP22079686A patent/JP2577212B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6374386A (ja) | 1988-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2840632B2 (ja) | 全波整流回路 | |
| JPS63136712A (ja) | 差動比較回路 | |
| EP0623997B1 (en) | Hysteresis comparator working with a low voltage supply | |
| JPH0449287B2 (ja) | ||
| US5831473A (en) | Reference voltage generating circuit capable of suppressing spurious voltage | |
| JP2577212B2 (ja) | 色ノイズ低減回路 | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPH0787314B2 (ja) | 増幅器 | |
| JPH0230902Y2 (ja) | ||
| JP2557552B2 (ja) | ピーククリップ回路 | |
| JPH0533105Y2 (ja) | ||
| JPS6127927B2 (ja) | ||
| JPS6218979Y2 (ja) | ||
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| KR940000928B1 (ko) | 전압 폴로워 회로 | |
| JP3221058B2 (ja) | 整流回路 | |
| JPS641783Y2 (ja) | ||
| JPH0441612Y2 (ja) | ||
| JPH0419881Y2 (ja) | ||
| JPS6113403B2 (ja) | ||
| JPH0834415B2 (ja) | コンパレ−タ回路 | |
| JPS6110333Y2 (ja) | ||
| JPH024524Y2 (ja) | ||
| JP2797620B2 (ja) | 比較回路 | |
| JPS6325769Y2 (ja) |