JPH024524Y2 - - Google Patents
Info
- Publication number
- JPH024524Y2 JPH024524Y2 JP1982186294U JP18629482U JPH024524Y2 JP H024524 Y2 JPH024524 Y2 JP H024524Y2 JP 1982186294 U JP1982186294 U JP 1982186294U JP 18629482 U JP18629482 U JP 18629482U JP H024524 Y2 JPH024524 Y2 JP H024524Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switching
- circuit
- emitter
- emitter follower
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
本考案はスイツチング回路に係り、大振幅の入
力信号でも小振幅のスイツチング信号にて高速に
スイツチングし、かつ、周波数特性の劣化なく取
出し得るスイツチング回路を提供することを目的
とする。
力信号でも小振幅のスイツチング信号にて高速に
スイツチングし、かつ、周波数特性の劣化なく取
出し得るスイツチング回路を提供することを目的
とする。
テレビジヨン文字多重放送等で、例えば色度信
号と輝度信号とを夫々交互にスイツチングして取
出すスイツチング回路が用いられることがある。
第１図はこのようなスイツチングに用いられる従
来のスイツチング回路の一例の回路図を示す。
号と輝度信号とを夫々交互にスイツチングして取
出すスイツチング回路が用いられることがある。
第１図はこのようなスイツチングに用いられる従
来のスイツチング回路の一例の回路図を示す。
同図中、V1は映像信号源、１はスイツチング
制御信号入力端子で、端子１からの制御信号ａ
（第２図Ａ）はスイツチングパルス発生回路２に
てＬレベルに電圧V2、Ｈレベルに電圧V3をもつ
スイツチングパルスｂ（第２図Ｂ）（電圧V2は映
像信号V1の最小電圧より低く、電圧V3は映像信
号V1の最大電圧より高く、その振幅は映像信号
V1の最大振幅よりも大の12V程度に設定されて
いる）とされ、トランジスタQ10，Q20、電流源
３にて構成される差動形スイツチング回路に供給
されて映像信号V1をスイツチングする。
制御信号入力端子で、端子１からの制御信号ａ
（第２図Ａ）はスイツチングパルス発生回路２に
てＬレベルに電圧V2、Ｈレベルに電圧V3をもつ
スイツチングパルスｂ（第２図Ｂ）（電圧V2は映
像信号V1の最小電圧より低く、電圧V3は映像信
号V1の最大電圧より高く、その振幅は映像信号
V1の最大振幅よりも大の12V程度に設定されて
いる）とされ、トランジスタQ10，Q20、電流源
３にて構成される差動形スイツチング回路に供給
されて映像信号V1をスイツチングする。
スイツチングパルスｂのＬレベル期間、トラン
ジスタQ10がオン、トランジスタQ20がオフとさ
れ、トランジスタQ10のベースに供給されている
映像信号がトランジスタQ10，Q12の共通エミツ
タより取出される。この場合、トランジスタQ10
のベース・エミツタ間電圧をVBE10とすると、ト
ランジスタQ10のエミツタより取出される電圧は
（V1−VBE10）である。なお、トランジスタQ10は
エミツタホロワとして動作しているので、そのコ
レクタから出力を取出す方式のものに比して映像
信号の周波数特性は劣化しない。
ジスタQ10がオン、トランジスタQ20がオフとさ
れ、トランジスタQ10のベースに供給されている
映像信号がトランジスタQ10，Q12の共通エミツ
タより取出される。この場合、トランジスタQ10
のベース・エミツタ間電圧をVBE10とすると、ト
ランジスタQ10のエミツタより取出される電圧は
（V1−VBE10）である。なお、トランジスタQ10は
エミツタホロワとして動作しているので、そのコ
レクタから出力を取出す方式のものに比して映像
信号の周波数特性は劣化しない。
一方、スイツチングパルスｂのＨレベル期間、
トランジスタQ10がオフ、トランジスタQ20がオ
ンとされ、トランジスタQ10，Q20の共通エミツ
タより電圧（V3−VBE20）が取出され（VBE20はト
ランジスタQ20のベース・エミツタ間電圧）、映
像信号V1は取出されない。このように、スイツ
チングパルスｂの入来により、トランジスタ
Q10，Q20の共通エミツタからは第２図Ｃに示す
如きＨレベルに電圧（V3−VBE20）、Ｌレベルに
電圧（V1−VBE10）をもつ出力パルスｃが取出さ
れる。
トランジスタQ10がオフ、トランジスタQ20がオ
ンとされ、トランジスタQ10，Q20の共通エミツ
タより電圧（V3−VBE20）が取出され（VBE20はト
ランジスタQ20のベース・エミツタ間電圧）、映
像信号V1は取出されない。このように、スイツ
チングパルスｂの入来により、トランジスタ
Q10，Q20の共通エミツタからは第２図Ｃに示す
如きＨレベルに電圧（V3−VBE20）、Ｌレベルに
電圧（V1−VBE10）をもつ出力パルスｃが取出さ
れる。
ところで、映像信号は一般にその振幅、直流電
位ともに夫々刻々変化しているので、映像信号を
確実にスイツチングするには、従来の回路では、
スイツチングパルスｂの振幅を映像信号V1の最
大振幅よりも大きい振幅（例えばアース電位〜
VCC）にすることが必要である。このように従来
の回路では大振幅のスイツチングパルスが必要で
あるが、大振幅のスイツチングパルスは第２図Ｂ
に示すように一般にある立上り時定数及び立下り
時定数をもつ。
位ともに夫々刻々変化しているので、映像信号を
確実にスイツチングするには、従来の回路では、
スイツチングパルスｂの振幅を映像信号V1の最
大振幅よりも大きい振幅（例えばアース電位〜
VCC）にすることが必要である。このように従来
の回路では大振幅のスイツチングパルスが必要で
あるが、大振幅のスイツチングパルスは第２図Ｂ
に示すように一般にある立上り時定数及び立下り
時定数をもつ。
このため、従来回路では出力パルスｃは入力パ
ルスａに対して時間遅れを生じ、かつ、映像信号
のレベル変動に応じてその立上り、立下りに第２
図Ｃ，Ｄに示す出力パルスｃ（レベルがV1の場
合）、出力パルスｄ（レベルがV1′になつた場合で、
そのＬレベル電圧は（V1′−VBE1））のように変動
を生じ、即ち、高速度にスイツチングできず、正
確な出力パルスを得ることができない欠点があつ
た。
ルスａに対して時間遅れを生じ、かつ、映像信号
のレベル変動に応じてその立上り、立下りに第２
図Ｃ，Ｄに示す出力パルスｃ（レベルがV1の場
合）、出力パルスｄ（レベルがV1′になつた場合で、
そのＬレベル電圧は（V1′−VBE1））のように変動
を生じ、即ち、高速度にスイツチングできず、正
確な出力パルスを得ることができない欠点があつ
た。
一般に、大振幅の高速スイツチングパルスを発
生させることは現在のアナログ技術では非常に困
難であり、このような大振幅のスイツチングパル
スを用いずに映像信号を高速にスイツチングし得
る回路を構成することが要求されている。
生させることは現在のアナログ技術では非常に困
難であり、このような大振幅のスイツチングパル
スを用いずに映像信号を高速にスイツチングし得
る回路を構成することが要求されている。
本考案は上記欠点を除去し、上記要求を満足し
たものであり、以下、図面と共にその一実施例に
ついて説明する。
たものであり、以下、図面と共にその一実施例に
ついて説明する。
第３図は本考案になるスイツチング回路の一実
施例の回路図を示し、同図中、第１図と同一構成
部分には同一符号を付す。同図において、NPN
形トランジスタQ1，Q2、抵抗R1にて第１エミツ
タホロワ回路、PNP形トランジスタQ3，Q4、抵
抗R2にて第２エミツタホロワ回路が夫々構成さ
れており、トランジスタQ1，Q3の夫々のエミツ
タは接続されてこの接続点に出力端子４が接続さ
れている。トランジスタQ1のベースは映像信号
源V1に接続されている一方、トランジスタQ3の
ベースは直流電源V5（映像信号V1の最大値よりも
高い電圧値（例えば１０Ｖ）に設定されている）
に接続されている。
施例の回路図を示し、同図中、第１図と同一構成
部分には同一符号を付す。同図において、NPN
形トランジスタQ1，Q2、抵抗R1にて第１エミツ
タホロワ回路、PNP形トランジスタQ3，Q4、抵
抗R2にて第２エミツタホロワ回路が夫々構成さ
れており、トランジスタQ1，Q3の夫々のエミツ
タは接続されてこの接続点に出力端子４が接続さ
れている。トランジスタQ1のベースは映像信号
源V1に接続されている一方、トランジスタQ3の
ベースは直流電源V5（映像信号V1の最大値よりも
高い電圧値（例えば１０Ｖ）に設定されている）
に接続されている。
トランジスタQ2のベースには第２図Ｅに示す
第１スイツチングパルスｅ（Ｈレベルが電圧V6、
Ｌレベルが零）、トランジスタQ4のベースには同
図Ｆに示す第２スイツチングパルスｆ（Ｈレベル
が電圧VCC、Ｌレベルが電圧（VCC−V6））が夫々
同時に供給される構成とされており、パルスｅ，
ｆの振幅は共に例えば１Ｖ程度に設定されてお
り、第１図示の回路におけるスイツチングパルス
ｂの振幅に比して極く小さい。
第１スイツチングパルスｅ（Ｈレベルが電圧V6、
Ｌレベルが零）、トランジスタQ4のベースには同
図Ｆに示す第２スイツチングパルスｆ（Ｈレベル
が電圧VCC、Ｌレベルが電圧（VCC−V6））が夫々
同時に供給される構成とされており、パルスｅ，
ｆの振幅は共に例えば１Ｖ程度に設定されてお
り、第１図示の回路におけるスイツチングパルス
ｂの振幅に比して極く小さい。
ここで、トランジスタQ2のベースにパルスｅ
のＨレベル、トランジスタQ4のベースにパルス
ｆのＨレベルが夫々供給されると、トランジスタ
Q2がオン、トランジスタQ4がオフとされる。こ
れにより、トランジスタQ2、抵抗R1にはI1＝（V6
−VBE2）／R1（VBE2はトランジスタQ2のベース・
エミツタ間電圧）なる電流が流れて第１電流源と
して作動し（一方、後述の第２電流源は非作動と
なる）、トランジスタQ1のエミツタには電圧（V1
−VBE1）（＜V5）が印加され（VBE1はトランジス
タQ1のベース・エミツタ間電圧）、トランジスタ
Q3はオフとされ、出力端子４より電圧（V1−
VBE1）の出力パルスｇ（第２図Ｇ）が取出される。
のＨレベル、トランジスタQ4のベースにパルス
ｆのＨレベルが夫々供給されると、トランジスタ
Q2がオン、トランジスタQ4がオフとされる。こ
れにより、トランジスタQ2、抵抗R1にはI1＝（V6
−VBE2）／R1（VBE2はトランジスタQ2のベース・
エミツタ間電圧）なる電流が流れて第１電流源と
して作動し（一方、後述の第２電流源は非作動と
なる）、トランジスタQ1のエミツタには電圧（V1
−VBE1）（＜V5）が印加され（VBE1はトランジス
タQ1のベース・エミツタ間電圧）、トランジスタ
Q3はオフとされ、出力端子４より電圧（V1−
VBE1）の出力パルスｇ（第２図Ｇ）が取出される。
一方、トランジスタQ2のベースにパルスｅの
Ｌレベル、トランジスタQ4のベースにパルスｆ
のＬレベルが夫々供給されると、トランジスタ
Q2がオフ、トランジスタQ4がオンとされる。こ
れにより、トランジスタQ4、抵抗R2にはI2＝
｛VCC−（VCC−V6）−VBE4｝／R2＝（V6−VBE4）／
R2（VBE4はトランジスタQ4のベース・エミツタ間
電圧）なる電流が流れて第２電流源として作動し
（一方、上記第１電流源は非作動となる）、トラン
ジスタQ3のエミツタには電圧（V5＋VBE3）（＞
V1）が印加され（VBE3はトランジスタQ3のベー
ス・エミツタ間電圧）、トランジスタQ1はオフと
され、出力端子４より電圧（V5＋VBE3）の出力
パルスｇ（第２図Ｇ）が取出される。
Ｌレベル、トランジスタQ4のベースにパルスｆ
のＬレベルが夫々供給されると、トランジスタ
Q2がオフ、トランジスタQ4がオンとされる。こ
れにより、トランジスタQ4、抵抗R2にはI2＝
｛VCC−（VCC−V6）−VBE4｝／R2＝（V6−VBE4）／
R2（VBE4はトランジスタQ4のベース・エミツタ間
電圧）なる電流が流れて第２電流源として作動し
（一方、上記第１電流源は非作動となる）、トラン
ジスタQ3のエミツタには電圧（V5＋VBE3）（＞
V1）が印加され（VBE3はトランジスタQ3のベー
ス・エミツタ間電圧）、トランジスタQ1はオフと
され、出力端子４より電圧（V5＋VBE3）の出力
パルスｇ（第２図Ｇ）が取出される。
このように、第１エミツタホロワ回路及び第２
エミツタホロワ回路の２つのエミツタホロワ回路
を構成し、これを夫々第１スイツチングパルス
ｅ、第２スイツチングパルスｆで駆動する構成と
したので、パルスｅ及びパルスｆの夫々の振幅は
夫々のエミツタホロワ回路に動作電流を供給する
だけの振幅（1V）があれば十分であり、従つて、
立上り及び立下りの急峻な所謂高速スイツチング
パルスを容易に実現できる。実際の回路では、立
上り時間及び立下り時間ともに約10〜20nsecが観
測された。
エミツタホロワ回路の２つのエミツタホロワ回路
を構成し、これを夫々第１スイツチングパルス
ｅ、第２スイツチングパルスｆで駆動する構成と
したので、パルスｅ及びパルスｆの夫々の振幅は
夫々のエミツタホロワ回路に動作電流を供給する
だけの振幅（1V）があれば十分であり、従つて、
立上り及び立下りの急峻な所謂高速スイツチング
パルスを容易に実現できる。実際の回路では、立
上り時間及び立下り時間ともに約10〜20nsecが観
測された。
なお、本実施例回路では、映像信号はトランジ
スタQ1，Q2、抵抗R1にて構成されるエミツタホ
ロワ回路を介してトランジスタQ1のエミツタ端
子より出力されるため、周波数特性の劣化を招く
ことはない。
スタQ1，Q2、抵抗R1にて構成されるエミツタホ
ロワ回路を介してトランジスタQ1のエミツタ端
子より出力されるため、周波数特性の劣化を招く
ことはない。
又、第１エミツタホロワ回路をPNP形のトラ
ンジスタ、第２エミツタホロワ回路をNPN形の
トランジスタで構成してもよい。この場合、各電
源の極性は第３図に示す回路のままでよい。
ンジスタ、第２エミツタホロワ回路をNPN形の
トランジスタで構成してもよい。この場合、各電
源の極性は第３図に示す回路のままでよい。
又、電流源は上記実施例のように必ずしもトラ
ンジスタと抵抗とで構成しなくてもよく、この他
の回路で構成してもよい。
ンジスタと抵抗とで構成しなくてもよく、この他
の回路で構成してもよい。
上述の如く、本考案になるスイツチング回路
は、エミツタ端子に第１の電流源を有し、ベース
端子に第１の入力信号を供給されるNPN形トラ
ンジスタを有して構成される第１のエミツタホロ
ワ回路と、エミツタ端子に第２の電流源を有し、
ベース端子に第２の入力信号を供給されるPNP
形トランジスタを有して構成される第２のエミツ
タホロワ回路とを設け、第１及び第２の電流源を
同一形状のスイツチング信号によりこのスイツチ
ング信号のレベルに対応して一方がオン（オフ）
となると同時に、他方がオフ（オン）となるよう
に接続し、かつ、第１のエミツタホロワ回路の出
力点と第２のエミツタホロワ回路の出力点とを接
続してなり、スイツチング信号により第１及び第
２のエミツタホロワ回路をオン、オフせしめてそ
の出力点より第１の入力信号と第２の入力信号と
を切換えて出力するよう構成したため、スイツチ
ング信号は夫々のエミツタホロワに動作電流を供
給するだけの振幅があれば十分であり、例えば、
映像信号等をスイツチングする場合、1V程度あ
れば十分であり、例えば12V程度の大振幅を必要
とする従来回路に比して極く小さい振幅の信号で
よく、従つて、従来回路に比して立上り、立下り
の急峻な所謂高速スイツチングパルスを容易に実
現でき、従来回路に比してスイツチングタイミン
グの正確な出力信号を得ることができる。またト
ランジスタのエミツタ端子より出力するようにし
たので、周波数特性の劣化を防ぎ、特に、映像信
号の如き広帯域で大振幅をもつ信号など、別々の
入力信号をスイツチングするのに最適である等の
特長を有する。
は、エミツタ端子に第１の電流源を有し、ベース
端子に第１の入力信号を供給されるNPN形トラ
ンジスタを有して構成される第１のエミツタホロ
ワ回路と、エミツタ端子に第２の電流源を有し、
ベース端子に第２の入力信号を供給されるPNP
形トランジスタを有して構成される第２のエミツ
タホロワ回路とを設け、第１及び第２の電流源を
同一形状のスイツチング信号によりこのスイツチ
ング信号のレベルに対応して一方がオン（オフ）
となると同時に、他方がオフ（オン）となるよう
に接続し、かつ、第１のエミツタホロワ回路の出
力点と第２のエミツタホロワ回路の出力点とを接
続してなり、スイツチング信号により第１及び第
２のエミツタホロワ回路をオン、オフせしめてそ
の出力点より第１の入力信号と第２の入力信号と
を切換えて出力するよう構成したため、スイツチ
ング信号は夫々のエミツタホロワに動作電流を供
給するだけの振幅があれば十分であり、例えば、
映像信号等をスイツチングする場合、1V程度あ
れば十分であり、例えば12V程度の大振幅を必要
とする従来回路に比して極く小さい振幅の信号で
よく、従つて、従来回路に比して立上り、立下り
の急峻な所謂高速スイツチングパルスを容易に実
現でき、従来回路に比してスイツチングタイミン
グの正確な出力信号を得ることができる。またト
ランジスタのエミツタ端子より出力するようにし
たので、周波数特性の劣化を防ぎ、特に、映像信
号の如き広帯域で大振幅をもつ信号など、別々の
入力信号をスイツチングするのに最適である等の
特長を有する。
第１図は従来回路の一例の回路図、第２図Ａ〜
Ｇは従来回路及び本考案回路の動作説明用信号波
形図、第３図は本考案回路の一実施例の回路図で
ある。 ４……出力端子、V1……映像信号源、VCC，V5
……直流電源、R1，R2……抵抗、Q1〜Q4……ト
ランジスタ。
Ｇは従来回路及び本考案回路の動作説明用信号波
形図、第３図は本考案回路の一実施例の回路図で
ある。 ４……出力端子、V1……映像信号源、VCC，V5
……直流電源、R1，R2……抵抗、Q1〜Q4……ト
ランジスタ。
Claims (1)
- エミツタ端子に第１の電流源を有し、ベース端
子に第１の入力信号を供給されるNPN形トラン
ジスタを有して構成される第１のエミツタホロワ
回路と、エミツタ端子に第２の電流源を有し、ベ
ース端子に第２の入力信号を供給されるPNP形
トランジスタを有して構成される第２のエミツタ
ホロワ回路とを設け、該第１及び第２の電流源を
同一形状のスイツチング信号により該スイツチン
グ信号のレベルに対応して一方がオン（オフ）と
なると同時に、他方がオフ（オン）となるように
接続し、かつ、該第１のエミツタホロワ回路の出
力点と該第２のエミツタホロワ回路の出力点とを
接続してなり、該スイツチング信号により該第１
及び第２のエミツタホロワ回路をオン、オフせし
めて該出力点より該第１の入力信号と該第２の入
力信号とを切換えて出力するよう構成したスイツ
チング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18629482U JPS5996940U (ja) | 1982-12-09 | 1982-12-09 | スイツチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18629482U JPS5996940U (ja) | 1982-12-09 | 1982-12-09 | スイツチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5996940U JPS5996940U (ja) | 1984-06-30 |
| JPH024524Y2 true JPH024524Y2 (ja) | 1990-02-02 |
Family
ID=30402426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18629482U Granted JPS5996940U (ja) | 1982-12-09 | 1982-12-09 | スイツチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5996940U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55123237A (en) * | 1979-03-15 | 1980-09-22 | Hitachi Denshi Ltd | Switching circuit of differential amplifier |
-
1982
- 1982-12-09 JP JP18629482U patent/JPS5996940U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55123237A (en) * | 1979-03-15 | 1980-09-22 | Hitachi Denshi Ltd | Switching circuit of differential amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5996940U (ja) | 1984-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4287435A (en) | Complementary transistor inverting emitter follower circuit | |
| EP0199381B1 (en) | Amplifier arrangement | |
| US4266149A (en) | Pulse signal amplifier | |
| JPH024524Y2 (ja) | ||
| JPS605663Y2 (ja) | 映像信号切替器 | |
| JPS6151447B2 (ja) | ||
| JP3074963B2 (ja) | 信号切り替え回路 | |
| JP2844796B2 (ja) | 増幅回路 | |
| JPH0445199Y2 (ja) | ||
| JPH0563067B2 (ja) | ||
| JPH05308276A (ja) | Ｅｃｌゲート | |
| JPS601921A (ja) | アナログ・スイツチ回路 | |
| JP3172310B2 (ja) | バッファ回路 | |
| JPS641783Y2 (ja) | ||
| JP2512153B2 (ja) | 同期信号分離装置 | |
| JPH057887B2 (ja) | ||
| JPH02246507A (ja) | レベルスライス回路 | |
| JPH0451094B2 (ja) | ||
| JPH08181885A (ja) | クランプ回路及びこれを用いた同期信号除去回路 | |
| JPH0831786B2 (ja) | ドライバ回路 | |
| JPS5911228B2 (ja) | 垂直偏向回路 | |
| JPH0683061B2 (ja) | 半導体論理回路 | |
| JPH01117685A (ja) | 集積回路化モータ速度制御，駆動回路 | |
| JPS6123415A (ja) | Ｅｃｌ−ｔｔｌレベル変換回路 | |
| JPS62264706A (ja) | 出力段回路 |