JPH08181885A - クランプ回路及びこれを用いた同期信号除去回路 - Google Patents
クランプ回路及びこれを用いた同期信号除去回路Info
- Publication number
- JPH08181885A JPH08181885A JP6318523A JP31852394A JPH08181885A JP H08181885 A JPH08181885 A JP H08181885A JP 6318523 A JP6318523 A JP 6318523A JP 31852394 A JP31852394 A JP 31852394A JP H08181885 A JPH08181885 A JP H08181885A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- video signal
- base
- capacitor
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成で映像信号を任意の期間でクラン
プするとともに、大振幅ノイズによる誤動作を防止す
る。 【構成】 入力端子１１から入力されるクランプパルス
のハイレベル期間では、トランジスタ６がオンし、トラ
ンジスタ５はエミッタフォロワとして動作する。このた
め、コンデンサ１は瞬時に充電し、トランジスタ５のエ
ミッタは抵抗３，４の分圧により決まる電圧に固定され
る。クランプパルス以外のロ−レベル期間では、トラン
ジスタ６がオフし、トランジスタ５のベ−ス電圧は電源
電圧となるため、トランジスタ５はオンできない。この
ため、コンデンサ１の両端の電圧は次にクランプパルス
がハイレベルとなるまでの期間保持される。以上の動作
により、映像信号を任意の期間でクランプすることがで
きる。
プするとともに、大振幅ノイズによる誤動作を防止す
る。 【構成】 入力端子１１から入力されるクランプパルス
のハイレベル期間では、トランジスタ６がオンし、トラ
ンジスタ５はエミッタフォロワとして動作する。このた
め、コンデンサ１は瞬時に充電し、トランジスタ５のエ
ミッタは抵抗３，４の分圧により決まる電圧に固定され
る。クランプパルス以外のロ−レベル期間では、トラン
ジスタ６がオフし、トランジスタ５のベ−ス電圧は電源
電圧となるため、トランジスタ５はオンできない。この
ため、コンデンサ１の両端の電圧は次にクランプパルス
がハイレベルとなるまでの期間保持される。以上の動作
により、映像信号を任意の期間でクランプすることがで
きる。
Description
【０００１】
【産業上の利用分野】本発明は、映像信号を所定の直流
レベルにクランプするクランプ回路及びこれを用いた同
期信号除去回路に関する。
レベルにクランプするクランプ回路及びこれを用いた同
期信号除去回路に関する。
【０００２】
【従来の技術】映像信号を所定の直流レベルにクランプ
する手段としては、例えば、特開昭５８−１５９０７０
号公報に記載のように、コンデンサの一方の端子に映像
信号を入力し、その他方の端子を抵抗を介して接地され
るとともに、トランジスタのエミッタに接続し、このト
ランジスタのベ−スに抵抗分割で任意の直流電圧を印加
し、このトランジスタのコレクタを電源に接続し、この
トランジスタのエミッタから出力信号を取り出すように
構成したクランプ回路が知られている。
する手段としては、例えば、特開昭５８−１５９０７０
号公報に記載のように、コンデンサの一方の端子に映像
信号を入力し、その他方の端子を抵抗を介して接地され
るとともに、トランジスタのエミッタに接続し、このト
ランジスタのベ−スに抵抗分割で任意の直流電圧を印加
し、このトランジスタのコレクタを電源に接続し、この
トランジスタのエミッタから出力信号を取り出すように
構成したクランプ回路が知られている。
【０００３】以下、かかる従来技術を図１０により説明
する。但し、１はコンデンサ、２〜４は抵抗、５はトラ
ンジスタ、９は入力端子、１０は出力端子、１２は電源
である。
する。但し、１はコンデンサ、２〜４は抵抗、５はトラ
ンジスタ、９は入力端子、１０は出力端子、１２は電源
である。
【０００４】同図において、映像信号がコンデンサ１の
一方の端子に入力されると、その同期信号の期間のみト
ランジスタ５がオンし、点線で示す方向に電流が流れて
コンデンサ１に電荷が充電される。このときの充電時定
数は極めて小さいため、コンデンサ１は瞬時に充電さ
れ、トランジスタ５のエミッタ電位は抵抗３，４の比に
よって決まるベ−ス電圧よりベース・エミッタ間電圧Ｖ
beだけ低い電圧に固定される。
一方の端子に入力されると、その同期信号の期間のみト
ランジスタ５がオンし、点線で示す方向に電流が流れて
コンデンサ１に電荷が充電される。このときの充電時定
数は極めて小さいため、コンデンサ１は瞬時に充電さ
れ、トランジスタ５のエミッタ電位は抵抗３，４の比に
よって決まるベ−ス電圧よりベース・エミッタ間電圧Ｖ
beだけ低い電圧に固定される。
【０００５】同期信号以外の期間では、トランジスタ５
はオフし、一点鎖線で示す方向に放電電流が流れるので
あるが、このとき、抵抗２の抵抗値を充分に大きい値と
すれば、コンデンサ１の両端の電圧は次の同期信号まで
の期間保持することができ、トランジスタ５のエミッタ
から得られる出力信号は、その同期信号の尖頭値が抵抗
３，４の比によって決まるベ−ス電圧よりもＶbeだけ低
い電圧にクランプされる。
はオフし、一点鎖線で示す方向に放電電流が流れるので
あるが、このとき、抵抗２の抵抗値を充分に大きい値と
すれば、コンデンサ１の両端の電圧は次の同期信号まで
の期間保持することができ、トランジスタ５のエミッタ
から得られる出力信号は、その同期信号の尖頭値が抵抗
３，４の比によって決まるベ−ス電圧よりもＶbeだけ低
い電圧にクランプされる。
【０００６】これによると、極めて簡単な構成で映像信
号を任意の電圧にクランプすることができる。
号を任意の電圧にクランプすることができる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来例では、映像信号を任意の期間、例えば、バックポ−
チの期間でクランプしようとする場合や、同期信号が無
いあるいは同期信号が除去された映像信号をクランプし
ようとする場合については考慮されておらず、また、図
１１に示すように、同期信号の尖頭値を超える振幅の大
きいノイズを含んだ映像信号が入力された場合には、ノ
イズの尖頭値でクランプされてしまう毛代がある。
来例では、映像信号を任意の期間、例えば、バックポ−
チの期間でクランプしようとする場合や、同期信号が無
いあるいは同期信号が除去された映像信号をクランプし
ようとする場合については考慮されておらず、また、図
１１に示すように、同期信号の尖頭値を超える振幅の大
きいノイズを含んだ映像信号が入力された場合には、ノ
イズの尖頭値でクランプされてしまう毛代がある。
【０００８】本発明の目的は、かかる問題を解消し、か
つ極めて簡単な構成で安定したクランプ処理を行なうこ
とができるようにしたクランプ回路及びそれを用いた同
期信号除去回路を提供することにある。
つ極めて簡単な構成で安定したクランプ処理を行なうこ
とができるようにしたクランプ回路及びそれを用いた同
期信号除去回路を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、コンデンサの充放電の時定数を、映像信
号の内容によらず、任意の期間のみ小さくできるよう
に、スイッチ素子を設ける。
に、本発明は、コンデンサの充放電の時定数を、映像信
号の内容によらず、任意の期間のみ小さくできるよう
に、スイッチ素子を設ける。
【００１０】
【作用】クランプ回路とは、コンデンサの充放電の時定
数を変化させ、時定数の小さい期間の入力信号レベルを
任意の直流レベルに揃えるものであるから、上記手段を
用いることにより、映像信号を任意の期間でクランプす
ることが可能となる。また、クランプ回路の動作する期
間を限定できるため、大振幅のノイズによって誤動作す
る確率も著しく小さくなる。
数を変化させ、時定数の小さい期間の入力信号レベルを
任意の直流レベルに揃えるものであるから、上記手段を
用いることにより、映像信号を任意の期間でクランプす
ることが可能となる。また、クランプ回路の動作する期
間を限定できるため、大振幅のノイズによって誤動作す
る確率も著しく小さくなる。
【００１１】
【実施例】以下、本発明の実施例を図面により説明す
る。図１は本発明によるクランプ回路の第１の実施例を
示す回路図であって、１はコンデンサ、２〜４は抵抗、
５はＰＮＰ型のトランジスタ、６はＮＰＮ型のトランジ
スタ、７，８は抵抗、９は入力端子、１０は出力端子、
１１は入力端子、１２は電源である。
る。図１は本発明によるクランプ回路の第１の実施例を
示す回路図であって、１はコンデンサ、２〜４は抵抗、
５はＰＮＰ型のトランジスタ、６はＮＰＮ型のトランジ
スタ、７，８は抵抗、９は入力端子、１０は出力端子、
１１は入力端子、１２は電源である。
【００１２】同図において、コンデンサ１の一方の端子
は映像信号の入力端子９に接続され、コンデンサ１の他
方の端子は抵抗２を介して電源１２に接続するととも
に、トランジスタ５のエミッタ及び出力端子１０に接続
されている。このトランジスタ５のコレクタは接地さ
れ、ベ−スは抵抗３を介して電源１２に、また、抵抗４
を介してトランジスタ６のコレクタに夫々接続してい
る。このトランジスタ６のエミッタは接地され、ベ−ス
は、抵抗８を介して接地するとともに、抵抗７を介して
クランプパルスの入力端子１１にも接続されている。
は映像信号の入力端子９に接続され、コンデンサ１の他
方の端子は抵抗２を介して電源１２に接続するととも
に、トランジスタ５のエミッタ及び出力端子１０に接続
されている。このトランジスタ５のコレクタは接地さ
れ、ベ−スは抵抗３を介して電源１２に、また、抵抗４
を介してトランジスタ６のコレクタに夫々接続してい
る。このトランジスタ６のエミッタは接地され、ベ−ス
は、抵抗８を介して接地するとともに、抵抗７を介して
クランプパルスの入力端子１１にも接続されている。
【００１３】次に、この実施例の動作を簡単に説明す
る。
る。
【００１４】入力端子９から正極性または負極性の映像
信号が入力される。また、入力端子１１からは、この入
力映像信号のバックポ−チ期間に相当する期間のみハイ
レベルとなるクランプパルスが入力される。即ち、図２
に示すように、クランプパルス１４は入力映像信号１３
のバックポーチ期間にタイミングが合っている。
信号が入力される。また、入力端子１１からは、この入
力映像信号のバックポ−チ期間に相当する期間のみハイ
レベルとなるクランプパルスが入力される。即ち、図２
に示すように、クランプパルス１４は入力映像信号１３
のバックポーチ期間にタイミングが合っている。
【００１５】そこで、ハイレベルのクランプパルス期間
のみ、即ち、映像信号のバックポ−チの期間のみ、トラ
ンジスタ６がオンし、この結果、トランジスタ５はその
ベ−ス電圧が下がってオンする。このとき、トランジス
タ５のベ−ス電圧は抵抗３，４の分圧比によって決定さ
れる。トランジスタ５がオンすると、図中の点線矢印で
示す方向に電流が流れ、コンデンサ１に電荷が充電され
るのであるが、このとき、トランジスタ５はエミッタフ
ォロワとして動作しているため、充電時定数は小さく、
コンデンサ１は瞬時に充電されて、トランジスタ５のエ
ミッタ電圧はトランジスタ５のベ−ス電圧（抵抗３，４
の分圧比により決まる電圧）よりベース・エミッタ間電
圧Ｖｂｅだけ高い電圧に固定される。
のみ、即ち、映像信号のバックポ−チの期間のみ、トラ
ンジスタ６がオンし、この結果、トランジスタ５はその
ベ−ス電圧が下がってオンする。このとき、トランジス
タ５のベ−ス電圧は抵抗３，４の分圧比によって決定さ
れる。トランジスタ５がオンすると、図中の点線矢印で
示す方向に電流が流れ、コンデンサ１に電荷が充電され
るのであるが、このとき、トランジスタ５はエミッタフ
ォロワとして動作しているため、充電時定数は小さく、
コンデンサ１は瞬時に充電されて、トランジスタ５のエ
ミッタ電圧はトランジスタ５のベ−ス電圧（抵抗３，４
の分圧比により決まる電圧）よりベース・エミッタ間電
圧Ｖｂｅだけ高い電圧に固定される。
【００１６】クランプパルスのロ−レベルの期間では、
トランジスタ６はカットオフ状態となり、トランジスタ
５はそのベ−ス電圧が電源電圧となってカットオフ状態
になる。従って、この期間では、コンデンサ１は図中一
点鎖線で示す矢印の方向に放電するのであるが、抵抗２
の抵抗値を充分に大きい値に選んでおくことにより、放
電時定数が大きくなるため、次にクランプパルスが入力
端子１１から入力されるまでの期間、コンデンサ１に蓄
積された電荷はほとんど保持される。
トランジスタ６はカットオフ状態となり、トランジスタ
５はそのベ−ス電圧が電源電圧となってカットオフ状態
になる。従って、この期間では、コンデンサ１は図中一
点鎖線で示す矢印の方向に放電するのであるが、抵抗２
の抵抗値を充分に大きい値に選んでおくことにより、放
電時定数が大きくなるため、次にクランプパルスが入力
端子１１から入力されるまでの期間、コンデンサ１に蓄
積された電荷はほとんど保持される。
【００１７】以上の動作により、出力端子１０には、バ
ックポ−チ期間のレベル、即ち、ペデスタルレベルがト
ランジスタ５のオン時のベ−ス電圧よりＶbeだけ高い電
圧に揃えられた出力映像信号が得られる。
ックポ−チ期間のレベル、即ち、ペデスタルレベルがト
ランジスタ５のオン時のベ−ス電圧よりＶbeだけ高い電
圧に揃えられた出力映像信号が得られる。
【００１８】図３は本発明によるクランプ回路の第２の
実施例を示す回路図であって、１５は抵抗、１６はＰＮ
Ｐ型のトランジスタ、１７はＮＰＮ型のトランジスタで
あり、図１に対応する部分には同一符号を付けて重複す
る説明を省略する。
実施例を示す回路図であって、１５は抵抗、１６はＰＮ
Ｐ型のトランジスタ、１７はＮＰＮ型のトランジスタで
あり、図１に対応する部分には同一符号を付けて重複す
る説明を省略する。
【００１９】この実施例は、図３に示すように、図１に
示した第１の実施例におけるＰＮＰ型のトランジスタ５
の代わりにＮＰＮ型のトランジスタ１７を用い、抵抗１
５とトランジスタ１６とを追加したであるが、その基本
的な動作はこの第１の実施例と同じである。
示した第１の実施例におけるＰＮＰ型のトランジスタ５
の代わりにＮＰＮ型のトランジスタ１７を用い、抵抗１
５とトランジスタ１６とを追加したであるが、その基本
的な動作はこの第１の実施例と同じである。
【００２０】図３において、トランジスタ１７がＮＰＮ
型である故、入力端子１１からクランプパルスが供給さ
れないロ−レベル期間にトランジスタ５をオフさせるた
め、スイッチ素子としてのトランジスタ１６が抵抗３と
電源１２との間に設けられている。
型である故、入力端子１１からクランプパルスが供給さ
れないロ−レベル期間にトランジスタ５をオフさせるた
め、スイッチ素子としてのトランジスタ１６が抵抗３と
電源１２との間に設けられている。
【００２１】ここでは、このクランプパルスの極性が図
１に示した第１の実施例と同じとしており、このため、
トランジスタ６と抵抗１５によって極性反転回路が構成
されており、これによって反転されてトランジスタ１６
のベ−スに供給される。
１に示した第１の実施例と同じとしており、このため、
トランジスタ６と抵抗１５によって極性反転回路が構成
されており、これによって反転されてトランジスタ１６
のベ−スに供給される。
【００２２】図４は本発明によるクランプ回路の第３の
実施例を示す回路図であって、１８はＰＮＰ型のトラン
ジスタ、１９，２０はダイオード、２９，３０は抵抗で
あり、図１，図３に対応する部分には同一符号を付けて
重複する説明を省略する。
実施例を示す回路図であって、１８はＰＮＰ型のトラン
ジスタ、１９，２０はダイオード、２９，３０は抵抗で
あり、図１，図３に対応する部分には同一符号を付けて
重複する説明を省略する。
【００２３】図１，図３に示した第１，第２の実施例で
は、入力映像信号の直流レベルが急変したとき、ある一
方向の変化には速やかに対応できるのであるが、他の一
方向の変化には速やかに対応できず、直流レベルの変化
が出力信号に現れてしまうという問題がある。
は、入力映像信号の直流レベルが急変したとき、ある一
方向の変化には速やかに対応できるのであるが、他の一
方向の変化には速やかに対応できず、直流レベルの変化
が出力信号に現れてしまうという問題がある。
【００２４】例えば、上記第１の実施例では、入力映像
信号の直流レベルが高くなった場合には、充電電流が図
中の点線にて示す方向に流れ、コンデンサ１が瞬時に充
電するので、出力信号に入力映像信号の直流レベル変動
が現われることはないが、逆に、入力映像信号の直流レ
ベルが低くなった場合には、図中の一点鎖線にて示す方
向に放電電流が流れるのであるが、この場合、直流レベ
ルの変動が大きいと、クランプ期間においても、トラン
ジスタ５がカットオフし、クランプ回路が機能しなくな
って入力映像信号の直流レベル変動が出力信号に現われ
てしまう。上記第２の実施例では、第１の実施例とは逆
の現象が起こる。
信号の直流レベルが高くなった場合には、充電電流が図
中の点線にて示す方向に流れ、コンデンサ１が瞬時に充
電するので、出力信号に入力映像信号の直流レベル変動
が現われることはないが、逆に、入力映像信号の直流レ
ベルが低くなった場合には、図中の一点鎖線にて示す方
向に放電電流が流れるのであるが、この場合、直流レベ
ルの変動が大きいと、クランプ期間においても、トラン
ジスタ５がカットオフし、クランプ回路が機能しなくな
って入力映像信号の直流レベル変動が出力信号に現われ
てしまう。上記第２の実施例では、第１の実施例とは逆
の現象が起こる。
【００２５】図４に示す第３の実施例は、この点を改善
したものであり、同図において、コンデンサ１の充放電
をトランジスタ１７またはトランジスタ１８を介して行
なうようにしたものである。
したものであり、同図において、コンデンサ１の充放電
をトランジスタ１７またはトランジスタ１８を介して行
なうようにしたものである。
【００２６】この場合、入力映像信号の直流レベルが高
くなると、トランジスタ１８を介して図中の点線の方向
に電流が流れ、コンデンサ１が充電される。逆に、入力
映像信号の直流レベルが低くなると、トランジスタ１７
を介して図中の一点鎖線の方向に電流が流れ、コンデン
サ１は放電する。ところが、充電の場合も、放電の場合
も、時定数は小さいため、充放電は速やかに行なわれ、
そのため、入力映像信号の直流レベルの変動が出力信号
に現れることはない。
くなると、トランジスタ１８を介して図中の点線の方向
に電流が流れ、コンデンサ１が充電される。逆に、入力
映像信号の直流レベルが低くなると、トランジスタ１７
を介して図中の一点鎖線の方向に電流が流れ、コンデン
サ１は放電する。ところが、充電の場合も、放電の場合
も、時定数は小さいため、充放電は速やかに行なわれ、
そのため、入力映像信号の直流レベルの変動が出力信号
に現れることはない。
【００２７】この実施例でも、トランジスタ６，１６の
スイッチ動作により、クランプパルスが供給されないロ
−レベル期間では、トランジスタ１７，１８をオフさせ
て、コンデンサ１の電荷を保持するようにしている。ダ
イオ−ド１９，２０は、トランジスタ１７，１８のオン
時のエミッタ電圧が両者で等しくなるようにするための
ものである。
スイッチ動作により、クランプパルスが供給されないロ
−レベル期間では、トランジスタ１７，１８をオフさせ
て、コンデンサ１の電荷を保持するようにしている。ダ
イオ−ド１９，２０は、トランジスタ１７，１８のオン
時のエミッタ電圧が両者で等しくなるようにするための
ものである。
【００２８】なお、抵抗２９は、トランジスタ６がオン
したときに、トランジスタ１８のコレクタ電圧を充分に
低い電圧まで下げるためのものであり、抵抗３０は、ト
ランジスタ１６がオフしたときに、トランジスタ１７を
確実にオフさせるためのものである。
したときに、トランジスタ１８のコレクタ電圧を充分に
低い電圧まで下げるためのものであり、抵抗３０は、ト
ランジスタ１６がオフしたときに、トランジスタ１７を
確実にオフさせるためのものである。
【００２９】図５は本発明によるクランプ回路の第４の
実施例を示す回路図であって、２１は抵抗、２２はコン
デンサ、２３はＰＮＰ型のトランジスタ、２４は出力端
子であり、図１に対応する部分には同一符号を付けて重
複する説明を省略する。
実施例を示す回路図であって、２１は抵抗、２２はコン
デンサ、２３はＰＮＰ型のトランジスタ、２４は出力端
子であり、図１に対応する部分には同一符号を付けて重
複する説明を省略する。
【００３０】この実施例は、第１の実施例を応用し、ク
ランプされた映像信号のペデスタルレベルに等しいレベ
ルの直流電圧が同時に得られるようにしたものである。
ランプされた映像信号のペデスタルレベルに等しいレベ
ルの直流電圧が同時に得られるようにしたものである。
【００３１】図５において、トランジスタ５のベ−スに
トランジスタ２３のベ−スが接続される。このトランジ
スタ２３のコレクタは接地され、エミッタは抵抗２１を
介して電源１２に接続するとともに、コンデンサ２３を
介して接地され、また、出力端子２４に接続されてい
る。
トランジスタ２３のベ−スが接続される。このトランジ
スタ２３のコレクタは接地され、エミッタは抵抗２１を
介して電源１２に接続するとともに、コンデンサ２３を
介して接地され、また、出力端子２４に接続されてい
る。
【００３２】かかる構成により、トランジスタ２３のエ
ミッタは、トランジスタ６がオンしたときのトランジス
タ５，２３のベ−ス電圧よりもＶbeだけ高い電圧に固定
される。即ち、出力端子１０からの出力映像信号のペデ
スタルレベルに等しい直流電圧が、出力端子２４より得
られる。このとき、抵抗２，２１の抵抗値を等しくして
おけば、出力端子１０の出力映像信号のペデスタルレベ
ルと出力端子２４に得られる直流電圧との間のばらつき
の要因となるものは、トランジスタ５，２３のＶbeのば
らつきのみであるから、出力端子２４からは映像信号の
ペデスタルレベルに相当する直流電圧を極めて高い精度
で得ることができる。また、トランジスタ５，２３の温
度特性は同一であるから、この実施例では、相対的に温
度の影響を受けることがない。
ミッタは、トランジスタ６がオンしたときのトランジス
タ５，２３のベ−ス電圧よりもＶbeだけ高い電圧に固定
される。即ち、出力端子１０からの出力映像信号のペデ
スタルレベルに等しい直流電圧が、出力端子２４より得
られる。このとき、抵抗２，２１の抵抗値を等しくして
おけば、出力端子１０の出力映像信号のペデスタルレベ
ルと出力端子２４に得られる直流電圧との間のばらつき
の要因となるものは、トランジスタ５，２３のＶbeのば
らつきのみであるから、出力端子２４からは映像信号の
ペデスタルレベルに相当する直流電圧を極めて高い精度
で得ることができる。また、トランジスタ５，２３の温
度特性は同一であるから、この実施例では、相対的に温
度の影響を受けることがない。
【００３３】図６は、この出力端子１０に得られる出力
電圧波形２５と出力端子１０に得られる直流電圧２６
（破線）を示している。
電圧波形２５と出力端子１０に得られる直流電圧２６
（破線）を示している。
【００３４】図７は本発明によるクランプ回路の第５の
実施例を示す回路図であって、図３及び図５に対応する
部分には同一符号を付けている。
実施例を示す回路図であって、図３及び図５に対応する
部分には同一符号を付けている。
【００３５】この実施例は、図３に示した第２の実施例
において、図５に示した第４の実施例のように、抵抗２
１、コンデンサ２２及びトランジスタ２３を設け、出力
端子２４から第４の実施零と同様の直流電圧が得られる
ようにしたものであり、その動作は第２，第４の実施例
とほぼ同じである。
において、図５に示した第４の実施例のように、抵抗２
１、コンデンサ２２及びトランジスタ２３を設け、出力
端子２４から第４の実施零と同様の直流電圧が得られる
ようにしたものであり、その動作は第２，第４の実施例
とほぼ同じである。
【００３６】図８は本発明によるクランプ回路の第６の
実施例を示す回路図であって、２７はＮＰＮ型のトラン
ジスタであり、前出図面に対応する部分には同一符号を
付けて重複する説明を省略する。
実施例を示す回路図であって、２７はＮＰＮ型のトラン
ジスタであり、前出図面に対応する部分には同一符号を
付けて重複する説明を省略する。
【００３７】この実施例は、図４に示した第３の実施例
にトランジスタ２３，２７及びコンデンサ２２を設け、
図５，図７で示した実施例と同様の効果が得られるよう
にしたものである。
にトランジスタ２３，２７及びコンデンサ２２を設け、
図５，図７で示した実施例と同様の効果が得られるよう
にしたものである。
【００３８】図９は以上のクランプ回路を用いた同期信
号除去回路の一実施例を示す構成図であって、３１，３
２はＮＰＮ型のトランジスタ、３３は抵抗、３４は出力
端子、３５は図５，図７，図８に示したクランプ回路で
あり、前出図面に対応する部分には同一符号を付けてい
る。
号除去回路の一実施例を示す構成図であって、３１，３
２はＮＰＮ型のトランジスタ、３３は抵抗、３４は出力
端子、３５は図５，図７，図８に示したクランプ回路で
あり、前出図面に対応する部分には同一符号を付けてい
る。
【００３９】同図において、クランプ回路３５の映像信
号の出力端子１０はトランジスタ３１のベ−スに、ペデ
スタル電圧の出力端子２４はトランジスタ３２のベ−ス
に夫々接続されている。そして、トランジスタ３１，３
２のコレクタは電源１２に接続され、夫々のエミッタは
抵抗３３を介して接地されるとともに、出力端子３４に
接続されている。
号の出力端子１０はトランジスタ３１のベ−スに、ペデ
スタル電圧の出力端子２４はトランジスタ３２のベ−ス
に夫々接続されている。そして、トランジスタ３１，３
２のコレクタは電源１２に接続され、夫々のエミッタは
抵抗３３を介して接地されるとともに、出力端子３４に
接続されている。
【００４０】かかる構成において、出力端子１０から出
力される映像信号の同期信号以外の期間では、映像信号
は必ずペデスタルレベルよりも高いレベルにあるため、
トランジスタ３１がオンし、トランジスタ３２はオフし
て出力端子３４に映像信号が出力され、映像信号の同期
信号の期間では、映像信号は必ずペデスタルレベルより
も低いレベルにあるため、トランジスタ３１はオフし、
トランジスタ３２がオンして出力端子３４にこのペデス
タルレベルに相当する直流電圧が出力される。従って、
出力端子３４からは、同期信号を除去された映像信号が
出力される。
力される映像信号の同期信号以外の期間では、映像信号
は必ずペデスタルレベルよりも高いレベルにあるため、
トランジスタ３１がオンし、トランジスタ３２はオフし
て出力端子３４に映像信号が出力され、映像信号の同期
信号の期間では、映像信号は必ずペデスタルレベルより
も低いレベルにあるため、トランジスタ３１はオフし、
トランジスタ３２がオンして出力端子３４にこのペデス
タルレベルに相当する直流電圧が出力される。従って、
出力端子３４からは、同期信号を除去された映像信号が
出力される。
【００４１】
【発明の効果】以上説明したように、本発明によるクラ
ンプ回路によれば、極めて簡単な構成でもって、映像信
号を任意の期間でクランプする回路を実現できる。ま
た、映像信号のクランプ期間のレベルに相当する直流電
圧を極めて高い精度で得ることができ、大振幅のノイズ
によってクランプ回路が誤動作する確率も大幅に低減で
きる。
ンプ回路によれば、極めて簡単な構成でもって、映像信
号を任意の期間でクランプする回路を実現できる。ま
た、映像信号のクランプ期間のレベルに相当する直流電
圧を極めて高い精度で得ることができ、大振幅のノイズ
によってクランプ回路が誤動作する確率も大幅に低減で
きる。
【００４２】また、本発明による同期信号除去回路によ
れば、映像信号のクランプ期間のレベルに相当する直流
電圧を高い精度で得ることができるため、極めて簡単な
構成で同期信号を除去することができる。
れば、映像信号のクランプ期間のレベルに相当する直流
電圧を高い精度で得ることができるため、極めて簡単な
構成で同期信号を除去することができる。
【図１】本発明によるクランプ回路の第１の実施例を示
す回路図である。
す回路図である。
【図２】図１に示した実施例での入力映像信号とクラン
プパルスの位相関係を示す図である。
プパルスの位相関係を示す図である。
【図３】本発明によるクランプ回路の第２の実施例を示
す回路図である。
す回路図である。
【図４】本発明によるクランプ回路の第３の実施例を示
す回路図である。
す回路図である。
【図５】本発明によるクランプ回路の第４の実施例を示
す回路図である。
す回路図である。
【図６】図５での出力映像信号と出力直流電圧のレベル
関係を示す図である。
関係を示す図である。
【図７】本発明によるクランプ回路の第５の実施例を示
す回路図である。
す回路図である。
【図８】本発明によるクランプ回路の第６の実施例を示
す回路図である。
す回路図である。
【図９】本発明による同期信号除去回路の一実施例を示
す構成図である。
す構成図である。
【図１０】従来のクランプ回路の一例を示す回路図であ
る。
る。
【図１１】図１０に示した従来のクランプ回路での誤動
作の原因の一例を示す図である。
作の原因の一例を示す図である。
１ コンデンサ ２〜４ 抵抗 ５，６ トランジスタ ７，８ 抵抗 ９ 映像信号の入力端子 １０ 映像信号の出力端子 １１ クランプパルスの入力端子 １２ 電源 １５ 抵抗 １６〜１８ トランジスタ １９，２０ ダイオ−ド ２１ 抵抗 ２２ コンデンサ ２３ トランジスタ ２４ ペデスタル電圧の出力端子 ２７ トランジスタ ２９，３０ 抵抗 ３１，３２ トランジスタ ３３ 抵抗 ３４ 出力端子 ３５ クランプ回路
Claims (7)
- 【請求項１】 映像信号をコンデンサの一方の端子に入
力し、該コンデンサの他方の端子をトランジタのエミッ
タに接続するとともに抵抗を介して電源に接続し、該ト
ランジスタのコレクタを接地して、該トランジスタのエ
ミッタから出力信号を取り出すようにしたクランプ回路
において、 該トランジスタのベ−スに、所定の期間のみ該トランジ
スタがオンとなるようにスイッチ素子を介してバイアス
電圧を加え該トランジスタを該所定の期間のみ動作させ
て、入力される該映像信号を該所望の期間でクランプで
きるように構成したことを特徴とするクランプ回路。 - 【請求項２】 映像信号をコンデンサの一方の端子に入
力し、該コンデンサの他方の端子をトランジタのエミッ
タに接続するとともに、抵抗を介して接地し、該トラン
ジスタのコレクタを電源に接続して、該トランジスタの
エミッタから出力信号を取り出すようにしたクランプ回
路において、 該トランジスタのベ−スに、所定の期間のみ該トランジ
スタがオンとなるようにスイッチ素子を介してバイアス
電圧を加え、 該トランジスタを該所定の期間のみ動作させて、入力さ
れる該映像信号を該所望の期間でクランプできるように
構成したことを特徴とするクランプ回路。 - 【請求項３】 映像信号をコンデンサの一方の端子に入
力し、該コンデンサの他方の端子を第１，第２のトラン
ジスタ夫々のエミッタに接続し、 該第１のトランジスタのベ−スは、所定の期間で該トラ
ンジスタがオンとなるように第１のスイッチ素子を介し
てバイアス電圧が加えられるとともに第１のダイオ−ド
のアノ−ドに接続し、 該第２のトランジスタのベ−スは、該所定期間で該第２
のトランジスタがオンとなるように、該第１のスイッチ
素子と連動してオン，オフする第２のスイッチ素子を介
してバイアス電圧を加えるとともに、第２のダイオ−ド
のカソ−ドに接続し、 該第１，第２のトランジスタのコレクタは、夫々電源に
接続または接地し、 該第２のダイオ−ドのアノ−ドは該第１のダイオ−ドの
カソ−ドに接続し、 該第１，第２のトランジスタのエミッタから出力信号を
取り出すようにして、該第１，第２のトランジスタを該
所定の期間のみ動作させて、入力される該映像信号を該
所望の期間でクランプできるように構成したことを特徴
とするクランプ回路。 - 【請求項４】 請求項１において、 前記トランジスタのベ−スに第２のトランジスタのベ−
スを接続し、 該第２のトランジスタは、コレクタが接地され、エミッ
タが、抵抗を介して電源に接続されるとともに、コンデ
ンサを介して接地または電源に接続され、 該第２のトランジスタのエミッタから、クランプされた
映像信号のクランプ期間の直流レベルと同じレベルの直
流電圧が得られるように構成したことを特徴としたクラ
ンプ回路。 - 【請求項５】 請求項２において、 前記トランジスタのベ−スに第２のトランジスタのベ−
スを接続し、 該第２のトランジスタは、コレクタが電源に接続され、
エミッタが、抵抗を介して接地するとともに、コンデン
サを介して接地または電源に接続され、 該第２のトランジスタのエミッタから、クランプされた
映像信号のクランプ期間の直流レベルと同じレベルの直
流電圧を得られるように構成したことを特徴としたクラ
ンプ回路。 - 【請求項６】 請求項３において、 前記第１，第２のトランジスタのベ−スに、夫々第３，
第４のトランジスタのベ−スを接続し、 該第３のトランジスタは、コレクタが電源に接続され、
エミッタが、コンデンサを介して接地または電源に接続
するとともに、該第４のトランジスタのエミッタに接続
され、 該第４のトランジスタは、コレクタが接地され、 該第３，第４のトランジスタのエミッタから、クランプ
された映像信号のクランプ期間の直流レベルと同じレベ
ルの直流電圧を得られるように構成したことを特徴とす
るクランプ回路。 - 【請求項７】 請求項４，５または６に記載のクランプ
回路を用いた同期信号除去回路であって、 前記映像信号のバックポ−チの期間で前記スイッチ素子
をオンさせることにより、前記映像信号を該バックポ−
チの期間でクランプされた映像信号を前記クランプ回路
の出力映像信号とし、 該出力映像信号を第５のトランジスタのベ−スに入力
し、同時に前記クランプ回路より出力される映像信号の
クランプ期間の直流電圧、即ち、ペデスタルレベルに相
当する直流電圧を第６のトランジスタのベ−スに入力し
て、該第５，第６のトランジスタ夫々のコレクタを電源
に接続し、夫々のエミッタどおしを接続して抵抗または
電流源を介して接地し、 夫々のエミッタから同期信号が除去された映像信号が得
られるように構成したことを特徴とする同期信号除去回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6318523A JPH08181885A (ja) | 1994-12-21 | 1994-12-21 | クランプ回路及びこれを用いた同期信号除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6318523A JPH08181885A (ja) | 1994-12-21 | 1994-12-21 | クランプ回路及びこれを用いた同期信号除去回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08181885A true JPH08181885A (ja) | 1996-07-12 |
Family
ID=18100068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6318523A Pending JPH08181885A (ja) | 1994-12-21 | 1994-12-21 | クランプ回路及びこれを用いた同期信号除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08181885A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000037904A (ko) * | 1998-12-03 | 2000-07-05 | 김영환 | 영상 노이즈 성분 제거 회로 |
| JP2012242943A (ja) * | 2011-05-17 | 2012-12-10 | Rohm Co Ltd | 電圧検出回路 |
-
1994
- 1994-12-21 JP JP6318523A patent/JPH08181885A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000037904A (ko) * | 1998-12-03 | 2000-07-05 | 김영환 | 영상 노이즈 성분 제거 회로 |
| JP2012242943A (ja) * | 2011-05-17 | 2012-12-10 | Rohm Co Ltd | 電圧検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0154890B2 (ja) | ||
| JPH08181885A (ja) | クランプ回路及びこれを用いた同期信号除去回路 | |
| GB1500364A (en) | Dc static switch circuit with transistor surge current pass capability | |
| KR930006230B1 (ko) | 스피리어스 신호 발생 감소 장치 | |
| JP2001209441A (ja) | 定電圧電源回路 | |
| US3980901A (en) | Trigger pulse generator circuit | |
| JPH04282905A (ja) | 位相検波器 | |
| US4105901A (en) | Monostable circuit | |
| JP2586601B2 (ja) | カレントミラー回路 | |
| JPS59218039A (ja) | モノリシツクスイツチ回路 | |
| JPS605663Y2 (ja) | 映像信号切替器 | |
| JPH0633713Y2 (ja) | アナログ・スイッチ回路 | |
| US4122362A (en) | Stepped pulse generator circuit | |
| JPH0246112Y2 (ja) | ||
| JPH024524Y2 (ja) | ||
| JPH0582783B2 (ja) | ||
| JP2668928B2 (ja) | 同期分離回路 | |
| JP2556742B2 (ja) | サンプルホールド回路 | |
| JP2687160B2 (ja) | スイッチ回路 | |
| JPH0138993Y2 (ja) | ||
| JP2569810B2 (ja) | アナログスイッチ | |
| JPH0568154B2 (ja) | ||
| JPH05191186A (ja) | クランプ回路 | |
| JPS59207714A (ja) | 電流検出回路 | |
| JPH0347775B2 (ja) |